JPH01500377A - 2個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法 - Google Patents
2個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法Info
- Publication number
- JPH01500377A JPH01500377A JP62501325A JP50132587A JPH01500377A JP H01500377 A JPH01500377 A JP H01500377A JP 62501325 A JP62501325 A JP 62501325A JP 50132587 A JP50132587 A JP 50132587A JP H01500377 A JPH01500377 A JP H01500377A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal group
- data
- cache memory
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
2個のシステムクロックサイクルを利用する書き込み動作をもったキャッシュメ
モリユニットを供与する装置及び方法
発明の背景
1、発明の分野
この発明は一般にデータ処理システムに関し、より詳細には、中央ユニットがキ
ャッシュメモリユニットを備えているデータ処理システムに関する。本発明によ
れば、短縮されたシステムクロックサイクルの限度内において、キャッシュメモ
リユニットへの書き込み動作が許容される。
2、関連技術の説明
第1図を参照すると、典型的なデータ処理システムが図示されている。データ処
理システムは、少くとも1つの中央処理ユニットlO(又は11)と、少くとも
1つの入出力装置13(又は14)と、メモリユニット15と、データ処理シス
テムのこれらのユニットを結合するシステムバス19とを備えている。中央処理
ユニットは、ソフトウェア及び/又はファームウェアの命令に従って、複数の論
理信号群を処理する。処理するべきこれらの論理信号群は、通常は、メモリユニ
ット15中に記憶されている。]。
個以上の中央処理ユニットに結合することの可能なコンソールユニット12は、
システムを初期設定する内蔵された命令及び装置を有することができ、データ処
理システムの作動の間端局として作動し得る。入出カニニットは、データ処理シ
ステムと端局ユニット、大量記憶ユニット、通信ユニット及びデータ処理システ
ムに結合されるべき他の任意のユニットとの間において論理信号群を交換するた
めのインターフェースを供与し得る。
第1図に示したシステムは、システムプログラムによって定められた手順を実行
することはできるが、このシステムには、主メモリユニットと中央処理ユニット
とが分離しているという難点がある。この分離は、中央処理ユニットによって要
求される論理信号群の伝送を遅延させるため、システムのふるまいに好ましくな
い強い効果を与える。更に、データ処理システムによって通常使用されるプログ
ラムによって要求されるメモリユニットの大きさのため、一般に、より低速の技
術において(即ち、なるため、メモリユニットが中央処理ユニットに均密に関連
されていても、それによるふるまいに対する損失を生じる強い効果が時には結果
する。
大きなメモリユニットに対する必要と妥当なコストで論理信号群に高速アクセス
する必要との相反する要求を満たすために通常用いられる解決策は、中央処理ユ
ニットに組み合わされたキャッシュメモリ又はバッファメモリユニットの使用で
ある。第2図を参照すると、中央処理ユニット10(又は11)は、中央処理ユ
ニットの複数の処理コンポーネントに組合わされたキャッシュメモリユニット2
4を備えている。これらの処理コンポーネントには、命令サブユニット21と実
行サブユニット23とが含まれる。第2図には制御ユニット22も含まれる。こ
の制御ユニットは、命令連鎖の実行の「バイブライン化」として普通知られる技
法に従って命令の実行をオーバーラツプさせることを許容するように、中央処理
ユニットによる命令の実行が複数の命令セグメントに区画されている場合に、有
利に使用することができる。この技法の利点は、1つの区画された命令がその実
行のために比較的長い時間を要し得るとしても、各々の命令セグメントの実行に
割り当てられた時間に等しい期間の後に、複数の次々の命令を開始しうろことで
ある。そのため、中央処理ユニットの複雑さが増大することの代償として、中央
処理ユニットの処理速度を増大させることができる。しかし、各々の命令セグメ
ントの実行に必要な時間は、実行について最長の時間を必要とする命令セグメン
トを受けいれるように選定しなければならない。キャッシュメモリユニットは、
中央処理ユニットの一部分であるから、このユニットの動作は、割り当てられた
時間内に完了しなければならず、さもないと時間が長引くことになる。
キャッシュメモリユニットは、(主メモリユニットと中央処理ユニットの実行部
分との間の)中間の記憶装置として用いられる。キャッシュメモリユニットは、
中央処環ユニットの実行部分にとって最も差迫った重要性の論理信号を主メモリ
から検索する際に生ずる遅延をさけるために、これらの論理信号群を記憶する。
次に第3a図を参照すると、関連技術にしたがったキャッシュメモリユニットの
典型的な構成が図示されている。中央処理ユニットによって取扱われるべきデー
タを表わす論理信号群は、データーイン記憶ユニット31に供給される。関係す
るデータ論理信号群の成る選択された部分を特定化するマスク信号を、データー
イン記憶ユニ31に供給することができる。関係するデータ信号群のアドレスを
表わす論理信号群は、アドレス−イン記憶ユニット32に供給される。記憶ユニ
ット31.32は、ラッチ型回路、フリップフロップ型回路、レジスタ回路、キ
ャッシュメモリユニットの残り部分のためのバッファ信号記憶機能を供与し得る
他の回路又は任意の回路によって実現することができる。アドレス−イン記憶ユ
ニット32からの出力信号の第1部分は、タグ記憶ユニット33のアドレス−イ
ン端子並びにデータ記憶ユニット34のアドレス−イン端子に供給される。アド
レス−イン記憶ユニット32からの出力信号の第2グループは、タグ記憶ユニッ
ト33のデーターイン端子に供給される。データーイン記憶ユニットからの出力
信号は、データ記憶ユニット34のデーターイン端子に供給される。タグ記憶ユ
ニット33とデータ記憶ユニット34とは、複数群の記憶セルから成り、これら
の記憶セル群の数と電気的結合とによって、アドレス−イン記憶ユニット32か
らのアドレス信号の第1信号群が記憶ユニット33.34の記憶セル群をアドレ
ッシングすることを許容する。タグ記憶ユニット33中の各々の群中の記憶セル
の数は、(アドレス信号群の第2群)=(成る与えられたアドレスにおいての複
数のデータ信号群を記憶することによって受け入れられる任意のアドレス信号)
+(記憶するべき各々のデータ信号群に組合せうる任意のステータス論理信号)
を受入れるに足る値とするべきである。データ記憶ユニット34中の各群中の記
憶セルの数は、各々のアドレスに組合された論理信号の数を記憶するに足る値と
するべきである。データ記憶ユニット34の出力端子はデーターアウト記憶ユニ
ット36に結合されている。タグ記憶ユニット33の出力端子とアドレス−イン
記憶ユニット32中のアドレス信号の第2群の出力信号とは、コンパレーターユ
ニット35に結合されている。アドレス信号群の第1群は、タグ記憶ユニット8
3及びデータ記憶ユニット34の両方においてのインデックスアドレスフィール
ド及び記憶セル群に関連したアドレスである。アドレス信号群の第2群(第3b
図においてタグ又は比較アドレスフィールドと呼ばれる)は、典型的には、デー
タ信号群に組合されたアドレスの残部であり、完全なアドレスに関連されたデー
タ信号群と同じインデックスアドレスにおいて、タグ記憶ユニット33に記憶さ
れる。第3b図のアドレス信号群の終端にある破線で示したセルは、データ記憶
ユニット83中の記憶セル群が最小のアドレッシング可能な信号群を記憶してい
る場合に、最下位アドレスビットの保持が余剰であることを表わしている。キャ
ッシュメモリユニットの作用に熟達した人には明らかなように、アドレス信号群
中のインデックスフィールドが第3b図に示すようにアドレス信号群中の最下位
アドレスビットとする必要はなく、成る数のデータ信号群記憶戦略のどれかを具
体化するように選定することができる。
「読み出し」操作、キャッシュメモリユニットからの上方の検索は、次のように
理解することができる。検索のために選定されたアドレス信号群は、アドレス−
イン記憶ユニット32に入力される。アドレス信号群のインデックスアドレスフ
ィールドは、タグ記憶ユニット33のアドレス−イン端子及びデータ記憶ユニッ
ト34のアドレス−イン端子に供給される。「読出し」信号は、記憶ユニット3
3.34に供給されるので、インデックスアドレスフィールド即ち比較アドレス
フィールドによってアドレッシングされたロケーションに記憶された信号群は比
較ユニット35に入力され、データ記憶ユニット34のインデックスアドレスに
記憶された信号群即ち(インデックス)+(比較アドレス)フィールドに関係さ
れたデータ信号群は、データーアウト記憶ユニット36に入力される。それと同
時に、アドレス−イン記憶ユニット32に記憶されたアドレス信号群のタグ又は
比較アドレスフィールドは、コンパレーターユニット35に入力され、タグ記憶
ユニット33から検索された比較アドレスフィールドと比較される。比較の結果
が正であった場合には、データーアウト記憶ユニット3B中のデータ信号群は、
選択された信号群である。この結果は、一般にヒツト信号と一般に称される信号
によって、データーアウト記憶ユニット3Bに伝送される。比較を行なうために
必要な余分な時間の効果を最小とするために、データ信号群を他の装置に転送す
ることができる。「ヒツト」信号(又は、「ヒツト」信号の不在)は、中央処理
ユニットの別の部分において選定されたデータ信号群の転送を制御するために使
用することができる。比較が負であったら、即ち、選択されたデータ信号群がデ
ータ記憶ユニット34中(従って、データーアウト記憶ユニット36中)になか
ったら、選定されたデータ信号群は、主メモリユニットから検索しなければなら
ない。
成るデータ信号群をキャッシュメモリユニット中に記憶する「書き込み」動作は
、次のように具体化される。
アドレス信号群は、アドレス−イン記憶ユニット32に入力され、関係するデー
タ信号群は、データーイン記憶ユニット31に入力される。アドレス信号群のイ
ンデックス部分は、タグ記憶ユニット33のアドレス端子に供給され、アドレス
信号群の比較部分は、比較ユニット35に入力される。タグ記憶ユニット33の
記憶セル群に記憶されたタグアドレス部分(インデックス部分によって特定化さ
れる)は、比較ユニット35に入力されたアト1/ス信号群の比較部分と、比較
ユニット35において比較される。この比較の結果として、タグアドレス群が同
一であったら、「ヒツト」信号は、データ記憶ユニット34の書込み端子を動作
させ、データーイン記憶ユニット31に記憶されたデータ信号群は、アドレス−
イン記憶ユニット32に記憶されたインデックス信号群によって定まるロケーシ
ョンにおいて、データ記憶ユニット34に入力される。「ヒツト」信号が発生し
なかった場合にはデータ信号群は、主メモリ中の関係したアドレス信号群によっ
て特定化されたアドレスにおいて、主メモリユニット15(第1図参照)中に記
憶される。明らかなように、データ信号群の記憶は、タグ信号群の比較が完了し
た後においてのみ行なわれうるので、書き込み動作には、読み出し動作よりも実
質的に長い時間を必要とする。第2図に示したような制御ユニットを有する中央
処理ユニットにおいてキャッシュメモリユニットの作動速度を増大させる試みは
、書き込み動作がシーケンシャルな性質をもつことによって制限される。
そのため、命令連鎖の区画化又はバイブライン化された実行を有する中央処理ユ
ニットに適合さたれた作動を行ない得るキャッシュメモリユニットのための装置
及び方法の必要が感じられている。
発明の概要
本発明の1つの目的は、改良されたデータ処理ユニットを提供することにある。
本発明の別の目的は、中央処理サブシステム中の改良されたキャッシュメモリユ
ニットを提供することにある。
本発明の更に別の目的は、区画化又はバイブライン化命令実行を有する中央処理
ユニットに適合した仕方で作動するキャッシュメモリユニットを提供することに
ある。
本発明のより特定的な目的は、2システムクロツクサイクルにおいて実行可能な
キャッシュメモリ書き込み作動を提供することにある。
本発明の更に別の目的は、データ信号群の記憶が2工程で行なわれ、第1工程で
は、データ信号群に組合された関連アドレス信号群がキャッシュメモリユニット
中に存在することが定められる際に、該データ信号群が一次的に記憶され、第2
工程では、関連アドレス信号群がキャッシュメモリユニット中に存在する場合に
、該データ信号群が記憶される。
前記の目的並びに他の目的は、本発明によれば、2つのシステムクロックサイク
ルの間に書込み動作が行なわれるキャッシュメモリを中央処理ユニットに用意す
ることによって実現される。読み出しサイクルは1サイクルで行なうことができ
る。第1クロツクサイクルの間では、書込み動作に関係したアドレスと、インデ
ックスアドレスにおいてタグ記憶ユニット中に記憶されたタグアドレスフィール
ド即ち比較アドレスフィールドとが比較される。このサイクルの間にデータ信号
群とアドレス信号群のインデックス部分とが補助レジスターに記憶される。
比較が正であった場合、書込み指令が存在している次のサイクルの間に、補助記
憶ユニット中のデータ信号群は、データ記憶ユニットに記憶され、それによって
書き込み動作を終了する。データ信号群の最後のバージョンが読み出し指令の間
に中央処理ユニットによって使用されることを確実にするために、補助記憶ユニ
ット中のデータ信号群のアドレスは、タグ記憶ユニット中の比較アドレスフィー
ルドと共にチェックされる。要求されたデータ信号群が補助記憶ユニットにある
時に、このデータ信号群は、中央処理ユニットに転送される。
本発明のこれらの目的及び他の目的は、図面と共に以下の説明を読むことによっ
て理解されよう。
図面の簡単な説明
第1図は、本発明を利用することのできるデータ処理システムの各コンポーネン
トのブロック図である。
第2図は、第1図に示した中央処理ユニットの1つのもののコンポーネントを示
すブロック図である。
第3a図は、中央処理ユニットに用いられるキャッシュメモリユニットのブロッ
ク図である。
第3b図は、1つのアドレス信号群を限定されたフィールドに区分することを示
す説明図である。
第4図は、本発明によるキャッシュメモリユニットのブロック図である。
第5図は、2サイクル書き込み動作が介在する読み出図である。
図面の簡単な説明
1、図の詳細な説明
第1図、第2図、第3a図及び第3b図については、関連技術について先に説明
した通りである。
次に第4図を参照すると、本発明によるキャッシュメモリユニットが具体的に図
示されている。このキャッシュメモリユニットは、第3a図のキャッシュメモリ
ユニットと同様の仕方で図示されている。余分な装置には、データーイン記憶ユ
ニット31がらのデータ信号群、マスク信号、並びに、アドレス−イン記憶ユニ
ット32に記憶されたアドレス信号群のインデックスフィールド部分を記憶する
ことのできる補助記憶ユニット41が含まれる。
補助コンパレーターユニット42は、補助記憶ユニット41及びアドレス−イン
記憶ユニット32がらのアドレス信号インデックス部分を比較することができる
。データ記憶ユニット34のアドレス端子に供給された論理信号群は、可制御ゲ
ート又はマルチプレクサ−ユニット44によって定められ、指令信号がそれぞれ
読み出し信号であるが又は書き込み信号であるかに従って、アドレス−イン記憶
ユニット32の信号群であるか、又は、補助記憶ユニット41中の信号群である
。マルチプレクサ43によってデーターアウト記憶ユニット36に入力されるよ
うに選択されるデータ信号群は、正の比較信号が補助コンパレーターユニ・ごト
42によって発生したか否かによって定められる。
比較が正であると補助記憶ユニット41からのデー・夕信芳酵が選択され、そう
でないと、記憶ユニット34からのデータ信号群が選択される。データーアウト
記憶ユニット36に人力されたデータ論理信号の中央処理ユニットへの転送は、
第3a図に関連して前述した同じ仕方で、コンパレーターユニット35からの「
ヒツト」信号の供給に依存する。
次に第5図を参照して、最初の2つの書込み指令の間に介在される3つの書込み
動作と1つの読出し動作の実行について説明する。クロックサイクルTlの間に
キャッシュメモリユニットに書込み指令が送出され、タグ記憶ユニット33は、
比較動作を行なう。1つの読出し動作は、サイクルT2の間に、キャッシュメモ
リによって完全に実行することができる。後のサイクルT の間に次の(第2の
)書込み指令がキャッシュメモリユニットに送出され、関係するタグ記憶ユニッ
トの動作が行なわれる。サイクルT1の間のタグ記憶ユニットの動作の結果が正
の比較を表わした場合、同時に、サイクルT の間に、サイクルT1において送
出された書込み指令との関連において、データ信号群がデータ記憶ユニット34
中に記憶される。次に、サイクルT (第3書込み指令がn+1
送出される場合)において、T の間の比較が正ならば、T において送出され
た書込み指令に関係したデータ信芳酵は、データ記憶ユニット34に記憶される
。
3、好適な実施例の動作
書き込み動作のためのキャッシュメモリユニットの作動は、本発明に従って2工
程で行なわれる。第1工程では、データ信号群を特定化するアドレス信号群は、
タグメモリ記憶ユニット中のアドレス信号群と、コンパレーターユニット35に
おいて比較され、アドレスがそれに含まれているか否かが定められる。比較され
ているアドレス信号群に関係したデータ信号群とアドレス信号群のインデックス
部分とは、この比較の間に、補助記憶ユニット41中に記憶される。比較器35
の比較の結果を補助記憶ユニット41に記憶される。アドレス信号群の比較が正
であると、次の書き込み指令が送出された時に、データ信号群は、アドレス信号
群によって特定化されたアドレスにおいて、最終的に、データ記憶ユニット34
中に記憶される。いずれにしても、データ信号群は、可及的にすみやかに記憶さ
れるように、主メモリユニットに転送される。われわれの好ましい実施例によれ
ば、複数のデータ処理サブシステムが主メモリユニットをデータベースとして利
用していることから、主メモリユニットは、データ信号群の最新のバージョンを
常に収納しているべきである。しかし当業者には明らかなように、本発明の他の
実施例は、主メモリの更新のために異なった戦略をもつことができる。
読み出し指令がキャッシュメモリユニットに供給されると、アドレス信号群の比
較フィールドは、タグ記憶ユされる。補助記憶ユニット41に記憶されたアドレ
ス信号群のインデックス部分は、補助記憶ユニット41中において、読み出し作
動に関連されたアドレス信号群のインデックス部分と比較される。補助比較ユニ
ットは42中の比較とコンパレーターユニット35中の比較とが共に正であると
、補助記憶ユニット41に記憶されたデータ信号群は、データ信号群の最新のバ
ージョンであり、このデータ信号群は、中央処理ユニットによって使用される。
第4図に示すように、比較ユニット42からの「ヒツト」信号(アドレッシング
されているデータ信号群の最新のバージョンが補助記憶ユニット4j中にあるこ
とを示す)は、マルチプレクサ−43によって、補助記憶ユニット41からのデ
ータ信号群をデーターアウト記憶ユニット36に供給させる。補助コンパレータ
ーユニットは42からの比較が負であると、即ち、マルチプレクサ−43に「ヒ
ツト」信号が供給されないと、データ記憶ユニット84からのデータ信号群は、
データーアウト記憶ユニット3Bに供給される。コンパレーターユニット35か
らの「ヒツト」信号は、データーアウト記憶ユニット36の内容がデータ記憶ユ
ニット34からのものか又は補助記憶ユニット41からのものかとは拘りなく、
データーアウト記憶ユニット36がその内容を中央処理ユニットに転送すること
を可能とする。
前述したように、コンパレーターユニット35からの「ヒツト」信号がないと、
アドレス−イン記憶ユニット32に記憶されたアドレス信号に対応するキャッシ
ュメモリ中のデータはないので、データーアウト記憶ユニット3Bから中央処理
ユニットにデータが転送されない。
明らかなように、本発明は、キャッシュメモリユニットの書込み作動を2つのサ
ブオペレーション(第1のサブオペレーションは書き込み指令が受信される時に
行なわれ、第2のサブオペレーションは、次の書き込み指令が受信される時に行
なわれる)に区画するが、第2のサブオペレーションは、読み出し指令が受信さ
れない次のシステムクロックサイクルの間に行なわれてもよい。この形態は、読
出し指令が存在しない場合には書き込みサイクルに続くサイクルの間に、また読
み出し指令が存在している場合には、読み出し指令の存在しない最初のシステム
クロックサイクルの間に、補助記憶ユニット41からデータ記憶ユニット34へ
のデータ信号の記憶を活性による論理装置によって実現することができる。
以上の説明は、好適な実施例の作用を説明するためになされ、本発明の範囲を制
限するためのものではない。
本発明の範囲は、以下の請求の範囲のみによって制限される。以上の説明から、
本発明の精神及び範囲に包含されるべき多くの変更が当業者に明らかとなるであ
ろう。
FIG3σ
手続補正書(方式)
昭和6341月14日
Claims (7)
- 1.第1指命に応答して、予選定されたデータ信号群を一時的に記憶するための 第1記憶手段と、該予選定されたデータ信号群に関連された第1アドレス信号群 を一時的に記憶し、該第1アドレス信号群の有効性を特定化するための、アドレ ス記憶手段と、関連された該アドレス信号群が有効である場合に該予選定された データ信号群を次の第1指令の間記憶するための第2記憶手段と、 第2指令に応答して、第2アドレス信号群に関連された選定された論理信号群を 検索する検索手段とを有し、該予選定されたデータ信号群に関連された該第1ア ドレス信号群と該選定された論理信号群に関連された該第2アドレス信号群とを 同一とすることができるようにした、データ処理ユニットの中央処理ユニットに 組合されたキャッシュメモリユニット。
- 2.該第1指令と該次の第1指令との間に該第2指令が生じうるようにした請求 の範囲第1項記載のキャッシュメモリユニット。
- 3.該予選定されたデータ信号群の記憶が、指令のないクロックサイクルの間に 、該指令のないクロックサイクルが該次の第1指令の前に生起した時にに起しう るようにした請求の範囲第2項記載のキャッシュメモリサイクル。
- 4.第1データ信号群が該キャッシュメモリユニット中に存在する時を特定化す る工程と、該特定化工程の間に該第1データ信号群を一時的に記憶させる工程と 、 該特定化工程を反復する間に該データ信号群を該キャッシュメモリに記憶させる 工程と、 中央処理ユニットが必要とするデータ信号群に関連された第2アドレスと第1ア ドレスが同一である場合に該データ信号群を一時的な記憶から検索する工程とを 含む、中央処理ユニットに関連されたキャッシュメモリユニットの操作方法。
- 5.該特定化工程と該記憶工程との間において検索工程を行ないうるようにする 請求の範囲第4項記載のキャッシュメモリユニットの操作方法。
- 6.該検索工程と該記憶工程の不在時に該記憶工程を行ないうるようにする請求 の範囲第5項記載のキャッシュメモリユニットの操作方法。
- 7.入力アドレス信号群が該キャッシュメモリユニットに記憶される時に該入力 アドレス信号群に組合されたデータ信号群を記憶するための、中央処理サブシス テムのキャッシュメモリユニットであって、第1アドレス信号部分によって定め られたロケーションにおいて、該第1アドレス部分と第2アドレス部分に関連さ れたデータ信号群を記憶するための第2記憶ユニットと、 入力アドレス信号群が該記憶された第1アドレス部分と第2アドレス部分とのう ちの1つと同一の場合に第1信号を供給する比較装置と、 該比較装置が第1指令信号群に組合された入力アドレス信号に応答して該第1信 号を供給した時に、該キャッシュメモリユニットの出力端子に、該入力アドレス 信号に関連されたデータ信号群を供給するための検索装置と、第3記憶ユニット と、 供給された入力アドレス信号群に組合されたデータ信号群を一時的に記憶し、供 給された入力アドレス信号群の第2部分を該第3記憶ユニット中に一時的に記憶 し、第2指令信号群に応答して該比較装置を活性化する記憶装置と を有し、該記憶装置は、該比較装置によって第1信号が発生した時に、次の第2 指令信号群が供給されると直ちに、該入力データ信号群を該第2記憶ユニットに 転送し、該第1指令信号群は、入力アドレス信号群の第2アドレス部分が該一時 的に記憶された第2部分と同等である場合に該第3記憶ユニット中の該入力デー タ信号をキャッシュ出力端子に供給する ようにしたキャッシュメモリユニット。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/823,805 US4755936A (en) | 1986-01-29 | 1986-01-29 | Apparatus and method for providing a cache memory unit with a write operation utilizing two system clock cycles |
US823,805 | 1986-01-29 | ||
PCT/US1987/000176 WO1987004823A1 (en) | 1986-01-29 | 1987-01-29 | Apparatus and method for providing a cache memory unit with a write operation utilizing two system clock cycles |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01500377A true JPH01500377A (ja) | 1989-02-09 |
JPH0668736B2 JPH0668736B2 (ja) | 1994-08-31 |
Family
ID=25239776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62501325A Expired - Lifetime JPH0668736B2 (ja) | 1986-01-29 | 1987-01-29 | 2個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4755936A (ja) |
EP (1) | EP0292501B1 (ja) |
JP (1) | JPH0668736B2 (ja) |
AU (1) | AU7032687A (ja) |
CA (1) | CA1277044C (ja) |
DE (1) | DE3781794T2 (ja) |
WO (1) | WO1987004823A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6184753A (ja) * | 1984-10-01 | 1986-04-30 | Hitachi Ltd | バツフアメモリ |
US5034885A (en) * | 1988-03-15 | 1991-07-23 | Kabushiki Kaisha Toshiba | Cache memory device with fast data-write capacity |
US5123097A (en) * | 1989-01-05 | 1992-06-16 | Bull Hn Information Systems Inc. | Apparatus and method for simultaneous execution of a write instruction and a succeeding read instruction in a data processing system with a store through cache strategy |
US5148537A (en) * | 1989-05-02 | 1992-09-15 | Belsan Jay S | Method and apparatus for effecting an intra-cache data transfer |
JPH077356B2 (ja) * | 1989-05-19 | 1995-01-30 | 株式会社東芝 | パイプライン方式のマイクロプロセッサ |
EP0400851A3 (en) * | 1989-06-02 | 1992-10-21 | Hewlett-Packard Company | Efficient cache utilizing a store buffer |
JPH0348951A (ja) * | 1989-07-18 | 1991-03-01 | Fujitsu Ltd | アドレスモニタ装置 |
EP0442690A3 (en) * | 1990-02-13 | 1992-11-19 | Hewlett-Packard Company | Data cache store buffer for high performance computer |
US5450564A (en) * | 1990-05-04 | 1995-09-12 | Unisys Corporation | Method and apparatus for cache memory access with separate fetch and store queues |
US5257377A (en) * | 1991-04-01 | 1993-10-26 | Xerox Corporation | Process for automatically migrating a subset of updated files from the boot disk to the replicated disks |
GB2271204B (en) * | 1992-10-01 | 1996-01-03 | Digital Equipment Int | Digital system memory access |
US5388226A (en) * | 1992-10-05 | 1995-02-07 | Motorola, Inc. | Method and apparatus for accessing a register in a data processing system |
US6151661A (en) * | 1994-03-03 | 2000-11-21 | International Business Machines Corporation | Cache memory storage space management system and method |
DE69530720T2 (de) * | 1994-03-09 | 2003-11-27 | Sun Microsystems, Inc. | Verzögertes Cachespeicherschreiben eines Speicherungsbefehls |
US6076150A (en) * | 1995-08-10 | 2000-06-13 | Lsi Logic Corporation | Cache controller with improved instruction and data forwarding during refill operation |
US5987578A (en) * | 1996-07-01 | 1999-11-16 | Sun Microsystems, Inc. | Pipelining to improve the interface of memory devices |
US6061762A (en) * | 1997-04-14 | 2000-05-09 | International Business Machines Corporation | Apparatus and method for separately layering cache and architectural specific functions in different operational controllers |
US6061755A (en) * | 1997-04-14 | 2000-05-09 | International Business Machines Corporation | Method of layering cache and architectural specific functions to promote operation symmetry |
US6032226A (en) * | 1997-04-14 | 2000-02-29 | International Business Machines Corporation | Method and apparatus for layering cache and architectural specific functions to expedite multiple design |
US6360307B1 (en) | 1998-06-18 | 2002-03-19 | Cypress Semiconductor Corporation | Circuit architecture and method of writing data to a memory |
US7962698B1 (en) | 2005-10-03 | 2011-06-14 | Cypress Semiconductor Corporation | Deterministic collision detection |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3723976A (en) * | 1972-01-20 | 1973-03-27 | Ibm | Memory system with logical and real addressing |
US3896419A (en) * | 1974-01-17 | 1975-07-22 | Honeywell Inf Systems | Cache memory store in a processor of a data processing system |
US3979726A (en) * | 1974-04-10 | 1976-09-07 | Honeywell Information Systems, Inc. | Apparatus for selectively clearing a cache store in a processor having segmentation and paging |
JPS53134335A (en) * | 1977-04-28 | 1978-11-22 | Fujitsu Ltd | Memory control system |
US4245304A (en) * | 1978-12-11 | 1981-01-13 | Honeywell Information Systems Inc. | Cache arrangement utilizing a split cycle mode of operation |
US4264953A (en) * | 1979-03-30 | 1981-04-28 | Honeywell Inc. | Virtual cache |
JPS5685168A (en) * | 1979-12-13 | 1981-07-11 | Fujitsu Ltd | Access control system for main storage |
US4345309A (en) * | 1980-01-28 | 1982-08-17 | Digital Equipment Corporation | Relating to cached multiprocessor system with pipeline timing |
US4332010A (en) * | 1980-03-17 | 1982-05-25 | International Business Machines Corporation | Cache synonym detection and handling mechanism |
EP0039227A3 (en) * | 1980-04-25 | 1982-09-01 | Data General Corporation | Data processing system |
JPS5750380A (en) * | 1980-09-09 | 1982-03-24 | Mitsubishi Electric Corp | Writing method of buffer storage device |
US4439829A (en) * | 1981-01-07 | 1984-03-27 | Wang Laboratories, Inc. | Data processing machine with improved cache memory management |
US4486856A (en) * | 1982-05-10 | 1984-12-04 | Teletype Corporation | Cache memory and control circuit |
US4612612A (en) * | 1983-08-30 | 1986-09-16 | Amdahl Corporation | Virtually addressed cache |
US4682281A (en) * | 1983-08-30 | 1987-07-21 | Amdahl Corporation | Data storage unit employing translation lookaside buffer pointer |
US4573116A (en) * | 1983-12-20 | 1986-02-25 | Honeywell Information Systems Inc. | Multiword data register array having simultaneous read-write capability |
US4669043A (en) * | 1984-02-17 | 1987-05-26 | Signetics Corporation | Memory access controller |
JPS615357A (ja) * | 1984-06-07 | 1986-01-11 | Fujitsu Ltd | デ−タ処理装置 |
-
1986
- 1986-01-29 US US06/823,805 patent/US4755936A/en not_active Expired - Lifetime
-
1987
- 1987-01-28 CA CA000528356A patent/CA1277044C/en not_active Expired - Lifetime
- 1987-01-29 DE DE8787901788T patent/DE3781794T2/de not_active Expired - Lifetime
- 1987-01-29 EP EP87901788A patent/EP0292501B1/en not_active Expired - Lifetime
- 1987-01-29 JP JP62501325A patent/JPH0668736B2/ja not_active Expired - Lifetime
- 1987-01-29 WO PCT/US1987/000176 patent/WO1987004823A1/en active IP Right Grant
- 1987-01-29 AU AU70326/87A patent/AU7032687A/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO1987004823A1 (en) | 1987-08-13 |
JPH0668736B2 (ja) | 1994-08-31 |
EP0292501A1 (en) | 1988-11-30 |
DE3781794T2 (de) | 1993-04-22 |
AU7032687A (en) | 1987-08-25 |
US4755936A (en) | 1988-07-05 |
DE3781794D1 (de) | 1992-10-22 |
CA1277044C (en) | 1990-11-27 |
EP0292501B1 (en) | 1992-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01500377A (ja) | 2個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法 | |
EP0009938B1 (en) | Computing systems having high-speed cache memories | |
US4197580A (en) | Data processing system including a cache memory | |
US4354232A (en) | Cache memory command buffer circuit | |
EP0179811B1 (en) | Interleaved set-associative memory | |
EP0130349A2 (en) | A method for the replacement of blocks of information and its use in a data processing system | |
EP0019358B1 (en) | Hierarchical data storage system | |
WO1983001323A1 (en) | Cache memory using a lowest priority replacement circuit | |
JPH0814801B2 (ja) | プログラマブルアクセスメモリ | |
CN87106353A (zh) | 数字数据处理系统高速缓冲存储器内容的失效标记 | |
EP0386719B1 (en) | Partial store control circuit | |
JPS63238646A (ja) | マイクロプロセッサ | |
US5197145A (en) | Buffer storage system using parallel buffer storage units and move-out buffer registers | |
US4388687A (en) | Memory unit | |
JPS6145272B2 (ja) | ||
CA1116756A (en) | Cache memory command circuit | |
US4954946A (en) | Apparatus and method for providing distribution control in a main memory unit of a data processing system | |
JPS592058B2 (ja) | 記憶装置 | |
JP2850340B2 (ja) | キャッシュメモリ制御回路 | |
JPH05120133A (ja) | キヤツシユ装置 | |
EP0288479B1 (en) | Apparatus and method for providing distributed control in a main memory unit of a data processing system | |
SU1541623A1 (ru) | Устройство дл сопр жени ЭВМ с периферийным устройством | |
JPS6230108Y2 (ja) | ||
JPH03225452A (ja) | ビットエンコードデータ処理システム及びデータワードにおいてダグビットをそう入/抽出する処理方法 | |
JP2531209B2 (ja) | チャネル装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |