JPS5919290A

JPS5919290A - 共用メモリシステム

Info

Publication number: JPS5919290A
Application number: JP58086012A
Authority: JP
Inventors: ユ−ジ−ン・キンジン・ル−
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1982-07-21
Filing date: 1983-05-18
Publication date: 1984-01-31
Also published as: US4528648A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の背景発明の分野本発明は、一般的にメモ１ノシステムに関し、力）つ特
に独自のアドレス方式によろイ（１１］メモ１）に関す
る０先行技術今日では当該技術分野におしｚで、特に電子データ処理
または情報処理システムにおり１で、多くの公知のメモ
リシステムが供絵可０ヒである。メモ１ノはいろいろの
形式をとることカミできろ。メモ１ノ（ま、半導体装＠
またはその他の技術のものであってもよい。

メモリを使用する電子システムの数しまｊ膨大なもので
ある。システムにおＩ／Ｘてメモ’Ｊｋ（重用しまたは
アドレス制御する方法むま重要である。１つの形式のシ
ステム構成が、１−〕１イ・スピードアーキテクチャ−
」と称する特Ｎ午１３願に言己載ざ牙ｔている。この公
知のシステム（ま、効果的にう上押］すれたメモリを有
し、このメモリは、複数の利用者の情報を供給または記
憶する。従ってそれぞれの利用者のためメモリ内にセグ
メントが設けられており、かつ識別されている。メモリ
は、前記特許明細書に記載されたようにシステムに制御
され、複数の利用者と交信する。

発明の要約本発明はメモリシステムに関し、その際メモリは複数の
セグメントから成り、それぞれのセグメントは、適当な
数の利用者の組によって独立にまたはいっしょに利用で
きる。それぞｈのセグメント・は、スクラッチパッドメ
モリに記憶されたセグメントアドレスを有する。メモリ
セグメントアドレスは、スクラッチパッドメモリにより
供給され、とのセグメントアドレスを使用すべきかを決
定する。スクラッチパッドメモリは、利用者に制御され
ろ装置によってアドレス制御されろ。メモリは、スクラ
ッチパッドメモリにより、またはメモリをアドレス制御
する外部メモリアドレス入力により選択的にアドレス制
御されろ。メモリアドレスカウンタ／レジスタは、メモ
リアドレス入力を受取り、かつこれをメモリに供給する
。データ転送りロック信号は、メモリアドレスを進め、
かつ同期動作を行うために使われる。

有利な実施例の説明本発明の実施例を以下図面によって説明する。

図には、本発明におけるメモリシステムが示されている
。本システム、丁な−わちメモリ１４はあらゆる適当な
用途に使われろ。メモリは、用途に応じて適当な大きざ
（すなわち容量）にすることができる。メモリは、アド
レスバスヲ介してメモリアドレスカウンタ１３の出力端
子とスクラッチパッドメモリ１１の入力端子に接続され
ている。スクラッチノぐノドメモリ１１の出力端子は、
マルチプレクサ１２の一方の入力端子に接続されている
。マルチプレクサ１２の他方の入力は、適当なメモリア
ドレス源１６から供給される。マルチプレクサ１２の出
力端子は、メモリアドレスカウンタ１３の入力端子に接
続ぎれている。カウンタ１３のクロック入力端子は、デ
ータ転送りロック源１５に接続されている。

スクラッチパッドメモリ１１の別の入力端子は、スクラ
ッチパッドアドレスバッファ１０の出力端子に接続され
、このスクラッチパッドアドレスバッファの入力端子は
、メモリセグメントアドレス源２０１に接続されている
。１つの用途においてアドレス源２０１は先入れ先出し
くＦ工ＦＯ）回路であってもよい。実際にはＦ工ＦＯ２
０１は、前記特許明細書に記載されたＦ工ＦＯ２０１と
同じものでよい。

動作に関してメモリ１４は、複数のセグメントに分割さ
れているものとする。セグメントの数は、本発明にとっ
て微妙なものではなく、装置利用の関数である。回路を
前記特許明細書に記載したようなシステムに使用する場
合、メモリ１４は、１６個の独立したセグメントを有す
る。これらセグメントの記憶容量は、等しくともよく、
または必要な場合には等しくなくともよい。さらにセグ
メントの一部または全部が、セグメントあたりのメモリ
の大きびをざらに大きくするようなマイクロプログラム
によって互いに連結されていてもよい。

メモリ１４内のそれぞれのセグメントは、メモリセグメ
ントアドレスによって識別されるものとする。それ故に
システムにメモリセグメントアドレスか加えられろと、
ａ当なメモリアドレスとその内容を選択することができ
る。

図示された実施例においてメモリは、１６のセグメント
を有する。従ってスクラッチパッドメモリ１１は、Ｎビ
ット幅および１６の深ぎの構造を有する。

ｌ　ｒ　Ｎ−１は、メモリ１４をアドレス制御するため
必要なピント数によって決まる。１６のアドレスは、１
６のメモリセグメントに関する。この例については１６
の深さのスクラッチパッドメモリにアクセスするため４
つのビット（線）　（２’　＝　１６　）が必要である
が、その他の構造の際には異った数を使用してもよい。

動作２開始する際、適当な情報がメモ’ＪＩ４に記憶さ
れているものとする。同様に適当なメモリセグメントア
ドレスが、マイクロプログラミングによりまたはその他
適当な始動シーケンスによりスクラッチパッドメモリ１
１に記憶されている。ＦＩＦＯ２０１からスクラッチパ
ッドアドレスバッファ＋０にメモリセグメン、ドアドレ
ス信号を加えることにより、スクラッチパッドメモリ１
１の４ビツトアドレスは、バッファＩＯＫ記憶される。

従って適当な場合ニは、ＦＩＦＯ２０１は別の情報を受
取ることがでキル。スクラッチノぐラドアドレスバッフ
ァ１０　ハ、出力をスクラッチパッドメモリ１１のアド
レス入力端子に供給する。それによりスクラッチパッド
メモリ１１内の適当なメモリアドレスが選ばれる。アド
レス指定された位置の内容は、それ′ＩＪ）らＭＵＸ　
１２の入力端子に加えられる。選ばれたスクラッチ／ぐ
ラドメモリ１１の内容がメモリ１４のアドレス信号であ
ることに注意する。アドレス信号はＭＵＸ　１２　ｆ　
介して転送され、かつメモリアドレスカウンタ１３に加
えられる。それからこの信号は両方のメモリ１４に加え
られ、信号によって識別されたアドレスを起動し、また
スクラッチパッドメモリ１１に戻ぎれろ。セグメント動
作の最後に主メモリアドレスは、スクラッチパッドメモ
リ１１のそれぞれのセグメント位置に戻して記憶でれる
。

特夜のアドレスの内容が選ばれかつメモリ１４に関して
作用した後に、クロック源１５から供給ぎれるデータ転
送りロック信号がメモリアドレスカウンタ】３に供給さ
れろ。従って第１のクロックによってメモリアドレスが
、ＩφＵＸ　１２からメモリアドレスカウンタ１３に記
憶される。第２およびそれ以後のクロックパルスによっ
て、情報のそれ・それのワ−ｌ’をメモリ１４から転送
した後に、カウンタが増加（または減少）されろ。それ
によりそれぞれのメモリセグメント内の種々のアドレス
がアクセスでき、かつ利用できる。ざらにいずれかのメ
モリセグメント内の背別なメモリアドレスが必要な場合
には、メモリアドレス源１６によってＭＵＸ　４２に特
　　　別な信号が加えられる。同時に制御源１７から加
えられた制御信号によってＭＵＸ　１２が起動され、Ａ
人力信号が加えられ、Ｂ入力信号が禁止されるようにす
る。それからメモリアドレス源１６の信号は、メモリア
ドレスカウンタ】３を介してメモリ１４に転送され、か
つ特定のセグメントとアドレス位置が選ばれる。選ばれ
たこのメモリ位置の内容は転送され、かつ操作は上記の
ように続けられる。アドレス源１６から到来するアドレ
ス入力信号を使用しない場合、スクラッチパッドメモリ
１】力）らＭＵＸ　１．２のＢ入力端子に到来するアド
レス信号が使用できる。しかしながら回路の利点は、Ｆ
ＩＦＯ２０１がらの選択に従って動作の際あらかじめ含
まれていたカウンタ１３からの特定のメモリアドレスが
スクラッチバラ下メモリ】】の同じ位置に記憶されてい
る点にある。従ってＦＩＦＯ２０１がらのメモリセグメ
ントアドレスが再び起動された時、スクラッチパッドメ
モリ１１の同じ位置が選ばれる。しがし当該の特定アド
レス（セグメント位置の内容）はスクラッチパッドメモ
ーリＩＩＫ記憶されており、それから前記のようにシス
テムを介して再循環される。

従って中断されていた動作が取上げられ、がっ動作可能
な最後の位置から継続される。

例えばメモリのセグメントが１０００かう１９９９　ｔ
ての１０００個のアドレスを含んでいたもの１とする。

適当なメモリセグメントアドレスがｆ共給されこのセグ
メン；・を選択する。セグメントアドレスは、ＦＩＦＯ
２０１からスクラッチパッドアドレスバッファ１０を介
してスクラッチバンドメモリ１］に供給されろ。内容（
この場合には１０００　）は、ＭＵＸ　１２を介してメ
モリアドレスカウンタ１３に供給される。

システムが動作した時、データ転送りロックによって主
メモリアドレスは、スクラッチパッドメモリ１１からメ
モリアドレスカウンタ１３に記憶されろ。

次のクロックによってアドレスカウンタ１３が増加し、
それによりメモリ１４は、特定のセグメントのメモリア
ドレスにわたって、例えハ１０００　、　１００１．１
００２・・・・・・以下同様にステップ送りぎれる。ア
１’ｌ、スＩ４９９のところで動作が中断した場合、こ
のアドレスは、カウンタ１３により発生されており、か
つメモリ１４に供給すれ、メモリ内のこのアドレスを起
動している。このアドレスは、スクラッチパッドメモリ
１１にも戻され、かつここにおいてスクラッチ／ぐラド
アドレスバッファ１ｏの適当なメモリセグメントアドレ
スによって識別された位置に記憶すれる。動作を再開し
た時、メモリセグメントアドレスは、ＦＩ／ＦＯ２０１
からスクラッチパッドアドレスバッファ１０を介してス
クラッチパッドメモリ１１に供給され、かつここにおい
て適当なメモリ部分ご選択し、かつこの時この内容は１
４９９であり、回路に供給される。それにより回路は、
以前にあった場所を正確に検出し、かつ初期設定または
オーバヘッド設定時間をとることなしに動作を継続する
ことができる。

１４９９の代りに主メモリアドレス１２００が使われた
場合、（ジャンプ命令と等価である）アドレス１２００
は、２φＵＸ　１２の入力端子へにセットでき、動作の
再開のため、アドレス１２００がメモリアドレスカウン
タ】３に記憶される。

以上のように共用メモリ用の独自のアドレス制御システ
ムについて説明した。このアドレス制御システムによれ
ば、共用メモリシステムの改善すれた有利な動作が可能
である。この説明によれば、所定の数のセグメント、ア
ドレス、アドレスビット数等が提案されている。これら
が説明のためだけのデータでありかつ限定のためてない
ことは明ら力）である。この説明に該当するその他の適
当な数のアドレス、セグメントおよびビットも、ここ

【図面の簡単な説明】

図は、本発明による装置の実施例を示すブロック図であ
る。１０・・・スクラッチパッドアドレスバッファ、１１・
・・スクラッチパット−メモリ、１２・・・マルチプレ
クサ（ＭＵＸ　）　、＋３・・・メモリアドレスカウン
タ、１４・・・メモリ、１５・・・クロック源、＋６・
−・メモリアドレス源、２０１・・・メモリセグメント
アドレス源特訂出ｆｆＡ　人　　　スベリ・コーポレーション代理
人弁理士　１）　代　　柔　　治

Claims

【特許請求の範囲】（］）メモリ装置、レジスタ装置およびマルチプレクサ
装置が設けられており、このマルチプレクサ装置が、外
部信号源とレジスタ装置から入力信号を受取り、力）つ
メモリ装置に信号を選択供給するようになっていること
を特徴とする共用メモリシステム。（２）マルチプレクサ装置とメモリ装置の間にカウンタ
装置が接続されている、特許請求の範囲第１項記載のメ
モリシステム。（３）クロック源装置がカウンタ装置に接続されており
、カウンタ装置に同期信号を供給する、特許請求の範囲
第２項記載のメモリシステム。（４）アドレスレジスタ装置が、レジスタ装置に接続さ
れている、特許請求の範囲第１項記載のメモリシステム
。（５）レジスタ装置が、メモリ装置内の位置のアドレス
を表わす信号を特徴する特許請求の範囲第１項記載のメ
モリシステム。