JPS62252584A - デイスクユニツト制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、フロッピーディスクなどの外部記憶装置を複
数有する電子計算機システムにおけるディスクユニット
制御装置に関する。

［発明の概要］ 本発明は、本体装置が出力するアドレス情報を、ディス
クユニットナンバと、該ディスクユニットナンバのディ
スクユニー）内のアドレスデータとに変換して当該ディ
スクユニットに対するアドレスを行うようにしたもので
、複数台のディスクユニットをあたかも１台のディスク
ユニットの様にアドレス制御できるものである。

［従来の技術］ 従来、電子計算機システムでは、フロッピーディスクな
どのディスク装置を外部メモリとして複数台接続したも
のがあるが、このようなシステムでは１本体装置のＣＰ
Ｕ（中央処理装置）がディスフ装置のディスクナンバと
、そのディスク装置内のアドレスとを出力してアドレス
指定するようになっている。換言すれば、本体のＣＰＵ
は、システムに接続されるディスク装置の台数を常に意
識しなければ、ディスク装置に対するアドレスが行えな
いものである。

［発明が解決しようとする問題点］ したがって従来のこの種の電子計算機システムでは、常
にディスクナンバとそのアドレスとの２つの情報を用い
なければ、複数のディスク装置に対するアドレス指定が
行えないから、アドレス制御が複雑になる問題があった
。

本発明は、複数台のディスクユニー／　トを１台のディ
スクユニットの様にアドレスでき、そのアドレス制御が
極めて簡単に行えるようにしたディスクユニット制御装
置を提供することを目的とする。

［問題点を解決するための手段］ 第１図は本発明のブロック図である１図中、１はアドレ
ス制御手段で、本体袋２２（例えば電子計算機システム
のＣＰＵ（中央処理装置：図示路））が出力するアドレ
ス情報を、ディスクユニットナンバと、このディスクユ
ニットナンバのディスクユニット内のアドレスデータと
に変換するＪａ山ヲモツ、　ｔ、り２−１．　２−２、
・・・・・・、２−ＮはＮ台のディスクユニットであり
、前記アドレス制御手段１からのディスクユニットナン
バとアドレスデータとによって、何れか１台のディスク
ユニットがアドレス指定され、データの書込みまたは読
出しが行われる。この場合、前記本体装置が出力するア
ドレス情報は、あたかも１台のディスクユニットを扱う
ようなアドレスデータとなっている。

［作　用］ 本発明の作用について説明すると、本体装置が、例えば
ディスクユニット２−Ｎをアドレスするときには、この
ディスクユニット２−Ｈに対応するアドレス情報を出力
してアドレス制御手段１に与える。このときアドレス制
御手段ｌは、そのアドレス情報を、ディスクユニット２
−１〜２−Ｎの各最大容量に基づき、Ｎ番目のディスク
ユニットを表わすディスクユニットナンバと、このディ
スクユニットナンバのディスクユニット２−Ｎ内におけ
るアドレスデータとに変換し１両者をディスクユニー）
　２−Ｎに与えてアドレスする。そこでディスクユニッ
ト２−Ｎの指定アドレスのエリアに対するデータの書込
み、または読出しが行われる。

［実施例］ 以下、第２図および第３図を参照して本発明の一実施例
を説明する。

地−虞 第２図は複数台のディスクユニットを有する電子計算機
システムの構成図である。このシステムは、システムバ
スを介してＣＰＵ（中央処理装置）１１．　　メモリ１
２、ディスクユニット制御装置１３、ＤＭＡ　（ダイレ
クトメモリアクセス）コントローラ１４が相互に接続さ
れ、また前記ディスクユニット制御装置１３には制御ラ
インを介し、ｎ台のディスクユニット１５−１．１５−
２、・・・・・・、１５−ｎから成るディスク装置１５
が接続されて構成されている。

前記ＣＰＵＩＩはこの電子計算機システムのすべての動
作を制御するプログラム、演算回路等を有する周知の回
路であり、各種データをシステムバスに対し出力してシ
ステム内の各部に与える。

而してＣＰＵＩＩはディスク装置１５のディスクユニッ
ト１５−１〜１５−ｎを各々アドレスするときには、デ
ィスクユニット１５−１〜１５−ｎにアドレス情報を出
力し、システムバスを介しディスクユニー／　）制御装
置１３に与える。

メモリ１２はＣＰＵＩＩが演算処理した各種データを記
憶する手段である。またディスクユニット制御装置１３
は、第３図によりその詳細は後述するが、ＣＰＵＩＩか
らのアドレス情報を受けてこれをディスクユニットナン
バと、このディスクユニットナンバのディスクユニット
内のアドレスデータとに変換し、これらを制御ラインに
出力する。

ディスクユニット１５−１〜１５−ｎは、各々、例えば
フロッピーディスクから成るもので、この３台のディス
クユニー）１５−１〜１５−ｎはＣＰＵＩＩからはあた
かも１台のディスク装置１５とみなされて、前述したシ
リアルなアドレス情報によってアドレスされ、データの
書込み、読出しを行われる。

次に、第３図により、前記ディスクユニー／　ト制御装
置１３の詳細回路を説明する。ユニー／　）番号レジス
タ２１は、システムバスを介しＣＰＵＩＩからシリアル
なアドレス情報が与えられたとき。

ユニット番号「１」を先ずプリセットされるレジスタで
ある。そしてその後は加算回路２３が出力するユニット
番号をセットされる。またセットされたユニット番号は
前記加算回路２３のａ入力端子に与えられる。

アドレスレジスタ２２は、前記シリアルなアドレス情報
を先ずセットされ、その後は減算回路２６の出力するア
ドレスデータをセットされる。そしてセットされたアド
レスデータは、比較回路２４のａ入力端子、減算回路２
６のａ入力端子に夫々与えられる。比較回路２４のｂ入
力端子には、ユニット内最大アドレスレジスタ２７が出
力する最大アドレスが入力する。而してこの最大アドレ
スは、前記ディスクユニット１５−１〜１５−ｎの各々
の最大アドレス、即ち、最大容量を示すもので、ユニッ
ト番号レジスタ２１にそのときセットされているユニッ
ト番号のディスクユニットの最大アドレスが、ユニット
内最大アドレスレジスタ２７から出力されている。

比較回路２４はａ入力端子のアドレスデータと、ｂ入力
端子の最大アドレスとの大小関係を比較し、ａ＞ｂのと
きには１”信号を出力する一方、ａ＝ｂおよびａ＜ｂの
ときには“Ｏ″信号出力する。そしてこれら信号は加算
回路２３のｂ入力端子にデータ「１」または「０」とし
て与えられるほか、アンドゲート２５にゲート制御信号
として与えられる。

加算回路２３はこのとき、ａ入力端子のユニット番号と
、ｂ入力端子のデータｒｌＪまたは「０」との加算を行
い、その加算結果データをユニット番号レジスタ２１に
与えるほか、ディスク制御回路２８に与える。

またアンドゲート２５の他端には、前記ユニット内最大
アドレスレジスタ２７からの最大アドレスが入力してお
り、それを開成時には出力して減算回路２６のｂ入力端
子に与える。減算回路２６はａ入力端子へのアドレスデ
ータとｂ入力端子へのデータとの減算ａ−ｂを行い、そ
の減算結果のアドレスデータをアドレスレジスタ２２に
セットし、またディスク制御回路２８に与える。

ディスク制御回路２８は、加算回路２３からのユニット
番号と、減算回路２６からのアドレスデータとから、こ
のアドレスデータが前記ユニット番号のディスクユニッ
トの最大アドレス内のデータであるか否かを判別して、
最大アドレス内のデータのときそのユニット番号と、ア
ドレスデータとを制御ラインに出力し、対応するディス
クユニットをアドレスする。

動作 次に上記実施例の動作を説明する。いま、この動作説明
を簡略に行うために、３台あるディスクユニットのうち
ディスクユニット１５−１．１５−２．１５−３の各最
大アドレス、即ち、最大容量を５．８．１０としておく
、シたがってこれらの最大アドレスは夫々、ユニット内
最大アドレスレジスタ２７にプリセットされている。尚
、勿論のこと、他のディスクユニット１５−４〜１５−
ｎの各最大アドレスレジスタ２７に夫々プリセットされ
ている。

そこでＣＰＵＩＩがいま、シリアルなアドレス情報とし
て「６」をシステムバスに出力したとすると、このアド
レス情報「６」はユニット番号レジスタ２１に示されて
そこにユニット番号「１」をセットさせ、またアドレス
レジスタ２２に同時に「６」がセットされる。

ユニット番号レジスタ２１にセットされたユニット番号
「１」は加算回路２３のａ入力端子に与えられ、またア
ドレスレジスタ２２にセー、トされたアドレス情報「６
」は比較回路２４のａ入力端子、減算回路２６のａ入力
端子に夫々与えられる。

一方、比較回路２４のｂ入力端子には、いまユニット最
大アドレスレジスタ２７からのユニット番号「１」の最
大アドレス「５」が入力しているから、比較回路２４は
、ａ入力端子のアドレス情報「６」と、ｂ入力端子の最
大アドレス「５」との大小関係を比較し、ａ＞ｂと判別
してデータ「１」を加算回路２３のｂ入力端子に与え、
またアンドゲート２５に“１”信号を与えて開成させる
。したがってアンドゲート２５から、レジスタ２７から
の前記最大アドレス「５」が出力し、減算回路２６のｂ
入力端子に与えられる。

そこで、加算回路２３は、ａ入力端子への二ニット番号
「１」とｂ入力端子へのデータ「１」とを加算し、ユニ
ット番号「２」を得てそれをユニット番号レジスタ２１
にかえる。また減算回路２６は、ａ入力端子へのアドレ
ス情報「６」と、ｂ入力端子への最大アドレス「５」と
の減算を行い、アドレスデータ「１」を得てそれをアド
レスレジスタ２２に与える。そして比較回路２４は更に
、ａ入力端子への「１」とｂ入力端子へのユニット番号
「２」の最大アドレス「８」とからａ＜ｂを判断し、加
算回路２３のｂ入力端子にデータ「０」を与え、またア
ンドゲート２５を閉成させる。そのため加算回路２３の
出力は前記ユニット番号「２」に変化なく、また減算回
路２６の出力も前記アドレスデータｒｌＪに変化ない、
そしてこれらは共にディスク制御回路２８に与えられる
。

このときディスク制御回路２８は、与えられたユニット
番号ｒ２」と、アドレスデータ「１」とから、このアド
レスデータ「１」がユニット番号「２」のディスクユニ
ット１５−２に存在するアドレスデータであることを判
別し、そのためユニット番号「２」とアドレスデータ「
１」とを制御ラインに出力する。したがって、ディスク
ユニットｌ　５−２が選択され、そのアドレスデータｒ
ｌＪのエリアが指定されて、データの書込みまたは読出
しが行われる。

次に、ＣＰｔＪｌｌがシリアルなアドレス情報として「
１５」を出力したときには、上述したようにこれがアド
レスレジスタ２２にセットされ、またユニー／　ト番号
レジスタ２１にはユニット番号「１」がプリセットされ
る。そして比較回路２４は先ず２　ａ入力端子のアドレ
ス情報「１５」と、ｂ入力端子のユニット番号「１」の
最大アドレス「５」とを比較し、ａ＞ｂを判断する。そ
のため加算回路２３のｂ入力端子にデータ「１」を与え
、またアンドゲート２５を開成させる。そのため、加算
回路２３はａ入力端子の「１」とｂ入力端子のデータ「
１」とを加算してユニット番号「２」を出力し、それを
ユニット番号レジスタ２１にセットする。また減算回路
２６は、ａ入力端子の「１５」とｂ入力端子への「５」
との減算を行い、その結果データのｒｌＯＪをアドレス
レジスタ２２を介し比較回路２４のａ入力端子に与える
。

そして比較回路２４では再び比較動作が開始され、ａ入
力端子のアドレスデータ「ｌＯ」と、ｂ入力端子へのユ
ニット番号「２」の最大アドレス「８」との比較からａ
＞ｂを判別し、加算回路２３のｂ入力端子にデータ「１
」を与え、またアンドゲート２５を開成させて減算回路
２６のｂ入力端子にユニット番号「２」の最大アドレス
「８」を与える。そのため加算回路２３では、ａ入力端
子ヘノユニー／　）番号「２」にデータ「１」を加算し
た結果のユニット番号「３」を得る。また減算回路２６
では、ａ入力端子への「１０」とｂ入力端子への「８」
との減算を行い、その結果、アドレスデータ「２」をア
ドレスレジスタ２２を介し比較回路２４のａ入力端子に
与える。そして比較回路２４はａ入力端子への「２」と
、ｂ入力端子へのユニット番号「３」の最大アドレスｒ
ｌＯＪとからａ＜ｂを判断する。そのため、加算回路２
３のこれに応じた出力は前記ユニット番号「３」に変化
なく、また減算回路２６の出力は前記アドレスデータ「
２」に変化なく、したがってこのユニット番号「３」と
アドレスデータ「２」はディスク制御回路２８に与えら
れる。

そこでディスク制御回路２８では、与えられたユニット
番号「３」と、アドレスデータ「２」とからこのアドレ
スデータ「２」がユニー／　ト番号「３」の最大アドレ
スｒｌＯＪ内に存在することを判断し、これらユニット
番号「３」とアドレスデータ「２」とを制御ラインに出
力する。したがってディスクユニット１５−３のアドレ
スデータ「２」のエリアが指定される。

次に、ＣＰＵＩＩがシリアルなアドレス情報として「３
」を出力したときには、上述同様にして比較回路２４で
は、ａ入力端子への「３」と、ｂ入力端子へのユニット
番号「１」の最大アドレス「５」とからａ＜ｂを判断し
、データｒＯＪを加算回路２３のｂ入力端子に与え、ま
たアンドゲート２５を開成させる。そこで加算回路２３
の出力はユニット番号「１」となり、ディスク制御回路
２８に与える一方、減算回路２６の減算結果はａ−ｂ＝
３−０＝　ｒ３Ｊとなり、アドレスデータ「３」をディ
スク制御回路２８に与える。そこでディスク制御回路２
８はこのアドレスデータｒ３Ｊがユニット番号ｒｌＪの
ディスクユニット１５−１の最大アドレス内に存在する
ことを判断し、それらを制御ラインに出力してディスク
ユニット１５−１をアドレスする。

更に、ＣＰＵＩＩがシリアルなアドレス情報として「５
」を出力したときには、比較回路２４では、ａ入力端子
への「５」とｂ入力端子へのユニット番号「ｌ」の最大
アドレス「５」とからａ＝ｂを判断し、加算回路２３の
ｂ入力端子へ「０」を与え、またアンドゲートｚ５を閉
成する。そこで減算回路２６の出力は「５」となり、デ
ィスク制御回路２８へ与えられる。また加算回路２３の
出力は「１」となり、ディスク制御回路２８へ与えられ
る。即ち、ディスク制御回路２８には二ニット番号ｒｌ
Ｊと、アドレスデータ「５」が与えられ、これらが制御
ラインに出力されることになる。そのためディスクユニ
ット１５−１のアドレスデータ「５」のエリアが指定さ
れることになる。

［発明の効果］ 以上説明したように、本発明は、本体装置が出力するア
ドレス情報を、複数のディスク二二一、トの各々の最大
容量に基づき、ディスクユニットナンバとこのディスク
ユニットナンバ内のアドレスデータとに変換する手段を
設けたディスクユニット制御装置であるから、複数のデ
ィスクユニットを備えたシステムにおいて、本体装置は
複数台のディスクユニットをあたかも１台のディスク装
置としてアドレスすることができそのアドレス制御が極
めて簡単になる利点がある。

【図面の簡単な説明】

第１図は本発明のブロック図、第２図および第３図は一
実施例を示し、第２図はそのシステム構成図、第３図は
ディスクユニット制御装置ｉ１３の具体的回路を示す図
である。 １・・・・・・アドレス制御手段、２−１〜２−Ｎ、１
５−１−１５−ｎ・・・・・・ディスクユニット、１１
・・・・・・ＣＰＵ、１３・旧・・ディスクユニット制
御９２？、ｔａ・・・・・・ＤＭＡコントローラ、２１
・・・・・・ユニー／　）番号レジスタ、２３・・・・
・・加算回路。 ２４・・・・・・比較回路、２６・・・・・・減算回路
、２７・・・・・・ユニット内最大アドレスレジスタ、
２８・・・・・・ディスク制御回路。 特許出願人　　カシオ計算機株式会社 ジ又テムｌでス 第２

Claims (1)

1. 【特許請求の範囲】 　本体装置から出力されるアドレス情報に基づき複数の
   ディスクユニットを制御するディスクユニット制御装置
   であって、 前記複数のディスクユニットの各々の最大容量に基づき
   、前記アドレス情報をディスクユニットナンバと、該デ
   ィスクユニットナンバのディスクユニット内のアドレス
   データとに変換して当該ディスクユニットをアドレスす
   るアドレス制御手段を備えることにより、本体装置が複
   数のディスクユニットを１つのディスクユニットのよう
   に制御できるようにしたことを特徴とするディスクユニ
   ット制御装置。