JPS5822445A - デジタル映像処理用演算装置 - Google Patents
デジタル映像処理用演算装置Info
- Publication number
- JPS5822445A JPS5822445A JP56121156A JP12115681A JPS5822445A JP S5822445 A JPS5822445 A JP S5822445A JP 56121156 A JP56121156 A JP 56121156A JP 12115681 A JP12115681 A JP 12115681A JP S5822445 A JPS5822445 A JP S5822445A
- Authority
- JP
- Japan
- Prior art keywords
- data
- multiplexers
- address
- ram8
- digital video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0007—Image acquisition
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Studio Circuits (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタル映像処理用演算装置に関する〇従来、
デジタル映像処理用の演算装置はノ・−ドロシックの加
算回路や、乗算回路を用いており一涙回路が決定してし
まえば演ｘ特性を変化させることは不可能であった＠ したがって、本発明の目的は／％−ドロシックの演算回
路を用いることなく、シかも多数の演算特性をもたせる
ことができるデジタル映像処理用演算装置を提供するこ
とでろる・ 本発明によれば固定的な乗算回路や加算回路の替わりに
ＲＡＭを用い、ＲＡＭＫＣＰＵから書き込むデータによ
り演算特性をどのようにでも変化させることが可能なデ
ジタル映像効果用演算装置が得られる。
デジタル映像処理用の演算装置はノ・−ドロシックの加
算回路や、乗算回路を用いており一涙回路が決定してし
まえば演ｘ特性を変化させることは不可能であった＠ したがって、本発明の目的は／％−ドロシックの演算回
路を用いることなく、シかも多数の演算特性をもたせる
ことができるデジタル映像処理用演算装置を提供するこ
とでろる・ 本発明によれば固定的な乗算回路や加算回路の替わりに
ＲＡＭを用い、ＲＡＭＫＣＰＵから書き込むデータによ
り演算特性をどのようにでも変化させることが可能なデ
ジタル映像効果用演算装置が得られる。
本発明においては２つのデジタル信号入力を持ち、それ
ぞれを２つの２対１のマルチプレクサに入力し、１方の
入力にはＣＰＵからのアドレスバスを接続する。このマ
ルチプレクサの制御はＣＰＵよ多行なう。前記マルチプ
レクサの出力をＲＡＭのアドレスに接続する・ここでま
ず最初にＣＰＵよりＲＡＭに演算回路の特性データを書
き込む０このときＣＰＵよりのアドレスバスがＲＡＭの
アドレス入力になるようマルチプレクサをコントロール
し、ＣＰＵよ、ｉｐＲＡＭアドレスを出力すると同時に
、ＣＰＵのデータバスよｆｉＲＡＭのデータ人力にデー
タを出力し、ＲＡＭのＲ／Ｗを制御して書き込みオンに
することによ、りＲＡＭにデータを書き込む、つぎにマ
ルチプレクサをデジタル信号入力側に投入し、Ｒ／Ｗを
読み出し制御する０すると２つのデジタル信号入力の演
算結果がＲＡＭのデー、夕出力に得られる。すなわちル
ックアップテーブルとしてＲＡＭを用いた演算回路とな
る０次に本発明の一実施例の図面を参照して本発明の詳
細な説明する。図において、デジタル映像信号１．２（
片方がキー人力の場合もある）がそれぞれデジタルマル
チプレクサ４，５の一方の入力に入る＠マルチプレクサ
４，５の他方にはＣＰＵ６からアドレスバスを経てアド
レス３が入っている。マルチプレクサ４，５ではＣＰＵ
６からのマルチプレクサコントロール７に応じてデジタ
ル映像信号１．２とアドレス３が選ばれて、それぞれＲ
ＡＭ８ヘアドレスとして送られる。ＣＰＵ６からはＲＡ
Ｍ８ヘリード／ライト（Ｒ／Ｗ）コントロール９とデー
タバスを経て書き込まれるデータ１０が送られている０ 動作を説明すると、まずＣＰＵ６からの指令によりマル
チプレクサ４，５でアドレス３が選ばれるとともに、Ｒ
ＡＭ８が書き込み状態となり所望の演算特性をもったデ
ータ１０がＲＡ Ｍ ８にストアされる。次にマルチプ
レクサ４．５で信号１゜２が選ばれ、ＲＡＭ８が読み出
し状態となると。
ぞれを２つの２対１のマルチプレクサに入力し、１方の
入力にはＣＰＵからのアドレスバスを接続する。このマ
ルチプレクサの制御はＣＰＵよ多行なう。前記マルチプ
レクサの出力をＲＡＭのアドレスに接続する・ここでま
ず最初にＣＰＵよりＲＡＭに演算回路の特性データを書
き込む０このときＣＰＵよりのアドレスバスがＲＡＭの
アドレス入力になるようマルチプレクサをコントロール
し、ＣＰＵよ、ｉｐＲＡＭアドレスを出力すると同時に
、ＣＰＵのデータバスよｆｉＲＡＭのデータ人力にデー
タを出力し、ＲＡＭのＲ／Ｗを制御して書き込みオンに
することによ、りＲＡＭにデータを書き込む、つぎにマ
ルチプレクサをデジタル信号入力側に投入し、Ｒ／Ｗを
読み出し制御する０すると２つのデジタル信号入力の演
算結果がＲＡＭのデー、夕出力に得られる。すなわちル
ックアップテーブルとしてＲＡＭを用いた演算回路とな
る０次に本発明の一実施例の図面を参照して本発明の詳
細な説明する。図において、デジタル映像信号１．２（
片方がキー人力の場合もある）がそれぞれデジタルマル
チプレクサ４，５の一方の入力に入る＠マルチプレクサ
４，５の他方にはＣＰＵ６からアドレスバスを経てアド
レス３が入っている。マルチプレクサ４，５ではＣＰＵ
６からのマルチプレクサコントロール７に応じてデジタ
ル映像信号１．２とアドレス３が選ばれて、それぞれＲ
ＡＭ８ヘアドレスとして送られる。ＣＰＵ６からはＲＡ
Ｍ８ヘリード／ライト（Ｒ／Ｗ）コントロール９とデー
タバスを経て書き込まれるデータ１０が送られている０ 動作を説明すると、まずＣＰＵ６からの指令によりマル
チプレクサ４，５でアドレス３が選ばれるとともに、Ｒ
ＡＭ８が書き込み状態となり所望の演算特性をもったデ
ータ１０がＲＡ Ｍ ８にストアされる。次にマルチプ
レクサ４．５で信号１゜２が選ばれ、ＲＡＭ８が読み出
し状態となると。
所定の演算特性の中で信号１．２で決まるデータがＲＡ
Ｍ８から出力される。
Ｍ８から出力される。
本発明におけるＲＡＭ８Ｋ例えば乗算特性を持たせるに
は、マルチプレクサ４を経てくるアドレス″２”とマル
チプレクサ５を経てくるアドレス′２”とで決まるＲＡ
Ｍ８のメモリエリアには＠４”というデータをストアす
るようにすればよい。つまり両マルチプレクサを経てく
るアドレス値の積のデータを’Ａドアする◇同様にＲＡ
Ｍ８にストアするデータを変えれば任意の演算特性をＲ
ＡＭ８にもたせることができる。
は、マルチプレクサ４を経てくるアドレス″２”とマル
チプレクサ５を経てくるアドレス′２”とで決まるＲＡ
Ｍ８のメモリエリアには＠４”というデータをストアす
るようにすればよい。つまり両マルチプレクサを経てく
るアドレス値の積のデータを’Ａドアする◇同様にＲＡ
Ｍ８にストアするデータを変えれば任意の演算特性をＲ
ＡＭ８にもたせることができる。
入力をデジタルビデオ信号とデジタルキー信号として、
所定のデータをＲＡＭ８に入れれば１乗算器、ゲインコ
ントロール回路として使用することができる・また入力
信号２としてデジタルビデオ信号を入れ、ＲＡＭ８にア
ドレスの加算データを書き込むと加算器となシ、更に書
き込むデータに上限や下限を設けると、ブラッククリッ
プ、ホワイトクリップの特性をもった加算回路が実現で
き、クリップ点は書き込みデータによシ決めることがで
きる・ ＲＡＭ８に書き込むデータを両マルチプレクサ４．５を
経たアドレスのうち大きい方のアドレスとすれば、コン
パレータ回路を実現することができる・ 本発明は以上説明したようＫＲＡＭＫ書き込むデータに
よシ演算特性を変化することが可能なデジタル演算装置
を構成する＠
所定のデータをＲＡＭ８に入れれば１乗算器、ゲインコ
ントロール回路として使用することができる・また入力
信号２としてデジタルビデオ信号を入れ、ＲＡＭ８にア
ドレスの加算データを書き込むと加算器となシ、更に書
き込むデータに上限や下限を設けると、ブラッククリッ
プ、ホワイトクリップの特性をもった加算回路が実現で
き、クリップ点は書き込みデータによシ決めることがで
きる・ ＲＡＭ８に書き込むデータを両マルチプレクサ４．５を
経たアドレスのうち大きい方のアドレスとすれば、コン
パレータ回路を実現することができる・ 本発明は以上説明したようＫＲＡＭＫ書き込むデータに
よシ演算特性を変化することが可能なデジタル演算装置
を構成する＠
図面は本発明の一実施例を示す図である。
図において、４．５・・・・・・マルチプレクサ、６・
−・ＣＰ Ｕ ｓ −−−−−−ＲＡ Ｍ。
−・ＣＰ Ｕ ｓ −−−−−−ＲＡ Ｍ。
Claims (1)
- ２対１のマルチプレクサを２個と、前記マルチプレクサ
の出力をアドレスとして受けるＲＡＭと、前記マルチプ
レクサ及びＲＡＭを制御するＣＰＵとを具備し、２つの
デジタル映像信号をそれぞれ２つのマルチプレクサの一
方の入力としアドレスデータを２つのマルチプレクサの
他方の入力とし、前記２つのマルチプレクサがアドレス
データを選択したきき両アドレスデータで決まるデータ
を前記ＲＡＭに書き込み、前記２つのマルチプレクサが
デジタル映像信号を選択したとき前記ＲＡＭからデータ
を読み出すことを特徴とするデジタル映像処理用演算装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121156A JPS5822445A (ja) | 1981-07-31 | 1981-07-31 | デジタル映像処理用演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121156A JPS5822445A (ja) | 1981-07-31 | 1981-07-31 | デジタル映像処理用演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5822445A true JPS5822445A (ja) | 1983-02-09 |
Family
ID=14804233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121156A Pending JPS5822445A (ja) | 1981-07-31 | 1981-07-31 | デジタル映像処理用演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5822445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173176A (ja) * | 1987-12-28 | 1989-07-07 | Stanley Electric Co Ltd | 画像処理装置 |
-
1981
- 1981-07-31 JP JP56121156A patent/JPS5822445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173176A (ja) * | 1987-12-28 | 1989-07-07 | Stanley Electric Co Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007584A (ko) | 비디오 변환기장치 | |
| JPS5822445A (ja) | デジタル映像処理用演算装置 | |
| JPS60262253A (ja) | メモリデ−タ処理回路 | |
| JP3323526B2 (ja) | ディジタル信号プロセッサ | |
| JPS63129438A (ja) | メモリ制御装置 | |
| JP2522063B2 (ja) | シングルチップマイクロコンピュ―タ | |
| JP2723843B2 (ja) | デュアルポートメモリ制御回路 | |
| JPS61223964A (ja) | デ−タ転送装置 | |
| JP2694402B2 (ja) | タイマ回路 | |
| JPH0227231U (ja) | ||
| JPS6057459A (ja) | シングル・チップ・マイクロ・コンピュ−タ | |
| JPS62107304A (ja) | プログラマブルコントロ−ラ | |
| JPS63229690A (ja) | メモリ周辺回路 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPH03142543A (ja) | メモリー制御回路 | |
| JPS6027049A (ja) | 記憶装置 | |
| JPS5971510A (ja) | シ−ケンス制御回路 | |
| JPH01246647A (ja) | メモリサイクル選択方式 | |
| JPH03283188A (ja) | メモリ・システム | |
| JPH03136120A (ja) | マイクロコントローラの入出力回路 | |
| JPH04130917A (ja) | 電子ディスク装置 | |
| JPS60100249A (ja) | メモリ制御回路 | |
| JPH05225358A (ja) | マイクロコンピュータの入出力回路 | |
| JPH0196743A (ja) | モニタ装置 | |
| JPH04255081A (ja) | マイクロコンピュータ |