JPS6011956A - レジスタ制御方式 - Google Patents
レジスタ制御方式Info
- Publication number
- JPS6011956A JPS6011956A JP58119296A JP11929683A JPS6011956A JP S6011956 A JPS6011956 A JP S6011956A JP 58119296 A JP58119296 A JP 58119296A JP 11929683 A JP11929683 A JP 11929683A JP S6011956 A JPS6011956 A JP S6011956A
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- external
- ram
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明はマイクロプロセッサの外部レジスタを制御する
方式に係り、肋に前記マイクｌｒｌプロセ、７すが前記
外部レジスタの内容を参照する場合、該外部レジスタの
内容を前記マイクし１プ）コセ・ノサが読取ることを行
わず、前記外部レジスタと同一の内容を書込んだＲＡＭ
の内容を用いること一へ前記夕■部レジスタを読取る為
のマルチプレクサを省略し得るレジスタ制御方式に関す
る。
方式に係り、肋に前記マイクｌｒｌプロセ、７すが前記
外部レジスタの内容を参照する場合、該外部レジスタの
内容を前記マイクし１プ）コセ・ノサが読取ることを行
わず、前記外部レジスタと同一の内容を書込んだＲＡＭ
の内容を用いること一へ前記夕■部レジスタを読取る為
のマルチプレクサを省略し得るレジスタ制御方式に関す
る。
（ｂ）従来技術と問題点
第１図はマイクロプロセッサとその外部レジスタを説明
するブロック図である。マ・イク１」プ「ルノサ１はＲ
ＯＭ５に格納されているプトＪグラムにより動作し、内
部処理データをＲＡ Ｍ ４に一時記憶させ、端子Ａに
接続される入出力装置等の外部装置とデータ転送を行う
時、り１部レジスタ２に一旦データを格納し、該外部レ
ジスタ２を仲介してデータ転送を実施する。この場合、
従来はマイクロプロセッサｌが外部レジスタ２のピノＩ
−をセットしたりリセットしたり又は反転させる場合、
木変更のビットはそのままにしておく為に、マルチプレ
クサ３を経て外部レジスタ２の内容をδ７Ｌ取り、しか
る後変更ビットを外部し・シスタ２にＰ；込んでいた。
するブロック図である。マ・イク１」プ「ルノサ１はＲ
ＯＭ５に格納されているプトＪグラムにより動作し、内
部処理データをＲＡ Ｍ ４に一時記憶させ、端子Ａに
接続される入出力装置等の外部装置とデータ転送を行う
時、り１部レジスタ２に一旦データを格納し、該外部レ
ジスタ２を仲介してデータ転送を実施する。この場合、
従来はマイクロプロセッサｌが外部レジスタ２のピノＩ
−をセットしたりリセットしたり又は反転させる場合、
木変更のビットはそのままにしておく為に、マルチプレ
クサ３を経て外部レジスタ２の内容をδ７Ｌ取り、しか
る後変更ビットを外部し・シスタ２にＰ；込んでいた。
従ってマルチプレクサ３を用いる必要かあり、経済的で
は無い欠点がある。
は無い欠点がある。
（Ｃ）発明の目的
本発明の目的は」二記欠点を除く為、内部処理データを
一時記憶させるＲＡＭに外部レジスタと同一の内容を書
込み、該内容を参照することで外部レジスタの内容を読
取ることを行わず、マルチプレクサを省略するレジスタ
制御方式を提供することにある。
一時記憶させるＲＡＭに外部レジスタと同一の内容を書
込み、該内容を参照することで外部レジスタの内容を読
取ることを行わず、マルチプレクサを省略するレジスタ
制御方式を提供することにある。
（ｄ）発明の構成
本発明の構成はマイクロプロセッサが入出力装置等の外
部装置とのデータ転送に用いる外部制御用の外部レジス
タと同一の内容を記憶するＲＡＭを備えて成り、前記マ
イクロプロセッサが前記外部レジスタの内容を変更する
場合、該外部レジスタの内容を参照する代わりに前記Ｒ
ＡＭの内容を参照するものである。
部装置とのデータ転送に用いる外部制御用の外部レジス
タと同一の内容を記憶するＲＡＭを備えて成り、前記マ
イクロプロセッサが前記外部レジスタの内容を変更する
場合、該外部レジスタの内容を参照する代わりに前記Ｒ
ＡＭの内容を参照するものである。
（ｅ）発明の実施例
本発明はマイクロプロセッサが外部レジスタの内容を変
更する場合、外部レジスタの内容を直接読取って変更す
るのでは無く、外部レジスタに書込んだ内容をＲＡＭに
も同時に書込んでおき、該ＲＡＭの内容を参照し一ζ外
部レジスタとＲＡＭに新しいデータを書込むことにより
、外部レジスタの内容を読取るためのマルチプレクサを
省略し得るようにしたものである。
更する場合、外部レジスタの内容を直接読取って変更す
るのでは無く、外部レジスタに書込んだ内容をＲＡＭに
も同時に書込んでおき、該ＲＡＭの内容を参照し一ζ外
部レジスタとＲＡＭに新しいデータを書込むことにより
、外部レジスタの内容を読取るためのマルチプレクサを
省略し得るようにしたものである。
第２図は本発明の一実施例を示す回路のブロック図であ
る。マイクロブロセ、・ザ１はＲＯＭ５に格納されてい
るプログラムにより動作し、端子へに接続される入出力
装置とのデータ転送に外部レジスタ２を経由し、外部レ
ジスタ２に新しいデータを一旦格納してから実施する。
る。マイクロブロセ、・ザ１はＲＯＭ５に格納されてい
るプログラムにより動作し、端子へに接続される入出力
装置とのデータ転送に外部レジスタ２を経由し、外部レ
ジスタ２に新しいデータを一旦格納してから実施する。
この時ＲＡ Ｍ ４にも外部レジスタ２に四込むう′−
−タと同一のデータを書込む。マイクロプロセッサ１は
外部レジスタ２の内容を変更する時、前記ＲＡＭ４の内
容を参照し、変更ずべきビットを外部レジスタ２とＲＡ
Ｍ４に同時に送出し、外部レジスタ２とＲＡＭ４の変更
ずべきビットを書き替える。上記動作を行うことで外部
レジスタ２の内容を変更する時、直接外部レジスタ２の
内容を参照しなくても実施出来る。
−タと同一のデータを書込む。マイクロプロセッサ１は
外部レジスタ２の内容を変更する時、前記ＲＡＭ４の内
容を参照し、変更ずべきビットを外部レジスタ２とＲＡ
Ｍ４に同時に送出し、外部レジスタ２とＲＡＭ４の変更
ずべきビットを書き替える。上記動作を行うことで外部
レジスタ２の内容を変更する時、直接外部レジスタ２の
内容を参照しなくても実施出来る。
（ｆ）発明の詳細
な説明した如く、本発明は既設のＲＡ Ｍの容量を増や
すのみで良く、ＲＡＭの容量増加は経済的であり、これ
によりマルチプレクサを省略できる為、経済効果は大な
るものかある。
すのみで良く、ＲＡＭの容量増加は経済的であり、これ
によりマルチプレクサを省略できる為、経済効果は大な
るものかある。
第１図はマイクロプロセッサとその外部レジスタを説明
するブロック図、ｇｔ’ｒ ２図は本発明の一実施例を
示す回路のブロック図である。 １はマイクロプロセッサ、２は外部レジスタ、３はマル
チプレクサ、４ばＲＡＭ、５ばＲＯＭである。 ｔ
するブロック図、ｇｔ’ｒ ２図は本発明の一実施例を
示す回路のブロック図である。 １はマイクロプロセッサ、２は外部レジスタ、３はマル
チプレクサ、４ばＲＡＭ、５ばＲＯＭである。 ｔ
Claims (1)
- マイクロプロセッサが入出力装置等の外部装置とのデー
タ転送に用いる外部制御用の外部レジスフと同一の内容
を記憶する１ンΔＭを備えて成り、前記マイクロプロセ
ッサが前記外部レジスタの内容を変更する場合は、前記
ＲＡ Ｍの内容を用いるようにしたとを特徴とするレジ
スタ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119296A JPS6011956A (ja) | 1983-06-30 | 1983-06-30 | レジスタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119296A JPS6011956A (ja) | 1983-06-30 | 1983-06-30 | レジスタ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6011956A true JPS6011956A (ja) | 1985-01-22 |
Family
ID=14757897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119296A Pending JPS6011956A (ja) | 1983-06-30 | 1983-06-30 | レジスタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011956A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135927A (en) * | 1979-04-12 | 1980-10-23 | Nec Corp | Memory write-in control system |
| JPS5757331A (en) * | 1980-09-24 | 1982-04-06 | Nec Corp | Terminal controlling system |
-
1983
- 1983-06-30 JP JP58119296A patent/JPS6011956A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135927A (en) * | 1979-04-12 | 1980-10-23 | Nec Corp | Memory write-in control system |
| JPS5757331A (en) * | 1980-09-24 | 1982-04-06 | Nec Corp | Terminal controlling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
| JPS6011956A (ja) | レジスタ制御方式 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPS62119639A (ja) | プログラム転送装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPS5839347A (ja) | プロセツサ | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPS61157941A (ja) | 転送アドレス制御装置 | |
| JPS588014B2 (ja) | ニユウシユツリヨクエンザンセイギヨソウチ | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS62241044A (ja) | 履歴情報収集装置 | |
| JPS5856891B2 (ja) | 情報処理システム | |
| JPH01250163A (ja) | バス制御装置 | |
| JPS6027049A (ja) | 記憶装置 | |
| JPS5847729B2 (ja) | デ−タ転送方法 | |
| JPH0266667A (ja) | 並列処理演算器 | |
| JPH01114963A (ja) | 入出力回路 | |
| JPS60100249A (ja) | メモリ制御回路 | |
| JPS5932813B2 (ja) | デ−タ転送方式 | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 | |
| JPH06103461B2 (ja) | プログラム転送装置 | |
| JPH04107666A (ja) | Ｄｍａ転送方式 | |
| JPH0545978B2 (ja) | ||
| JPS6373331A (ja) | デ−タ処理装置 |