JPS6027049A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 る読み出し、書き込み動作の制御１ａ号のトレーサを内
蔵する記憶装置に関するものである。

背景技術 従来、記憶装置に付加されるトレーサは、記憶装置に内
蔵されているため、記憶装置本体を初期状態にセットす
るイニシャライズ信号によって、トレーサも同時にセッ
トされていた。したがって、イニシャライズ信号によっ
て初期状態にセットす・るまでの記憶装置本体の動作状
態の脂膜を記憶（−以下トレースと呼ぶ）することがで
きない欠点があった。

発明の開示 本発明の目的は上述の欠点を解決し、イニシャライズ信
号によって初期状態にセットするまでの記憶装置本体の
動作状態を、トレースすることが出来るようにした装置
を提供することにある。

本発明をま上述の目的を達成するために、演算処理装置
からの情報を書き込み、また情報を読み出す機能を有し
、かつ、読み出し、書き込みの動作の制御信号及びイン
ターフェース信号のトレーサを有する記憶装置において
、イニシャライズ信号が、先にトレーサを初期状態にセ
ットした後、前記イニシャライズ信号が遅延レジスタを
介して、記憶装置本体を初期状態にセットする手段を有
するように構成されている。

本発明によれば、トレーサがイニシャライズ信号により
初期状態にセットされるまでの時間を遅・延時間とする
遅延レジスタを介して、トレーサを除く記憶装置本体に
イニシャライズ信号が入力されるため、記憶装置本体が
イニシャライズ信号によって初期状態にセットされるま
での動作状態をトレースできるという・効果がある。

発明榎実施するだめの最良の形態 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の実施例のブロック図で、記憶装置のト
レース情報６はデータレジスタ１を介しフ てトレーサメモリ２に送られる。トレサメモリ２への書
き込みアドレス指定は演算レジスタ３とアドレスレジス
タ４によって、下位番地から順番に行なわれる。トレー
サメモリ２への書き込み指定はライトパルス１３がゲー
ト１５を介してライトパルス１４として入力される。

さて、イニシャライズ信号１６がゲート１８を介してト
レーサに入力すると、停止条件回路５の停止条件が解除
され、ライトパルス１３がトレーサメモリ２へ入力され
るとともに、アドレスレジスタ４がリセットされ、下位
番地から順番に書き・込みが行われる。

一方、イニシャライズ信号１６は遅延レジスタ１７によ
って、トレー丈全体が初期状態にセットされるために必
要な時間だけ遅延され、その遅延されたイニシャライズ
遅延信号２０が記憶装置本体２１に入力される。

したがって１本発明によれば、先にトレーサが初期状態
にセットされた後に、記憶装置本体が初期状態にセット
されることとなフ、記憶装置本体がイニシャライズ信号
によって初期状態にセットされるまでの動作状態をトレ
ースすることが出来るという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例においてトレーサ部分を特に詳
細に示したブロック図である。 １・・・・・・データレジスタ、２・・−・・・トレー
サメモリ、３・−・・・−演算回路、４・・・・・・ア
ドレスレジスタ、５・・・・・・停止条件回路、６，７
・・・・・・トレース情報、８・・・・・・トレース読
み出しデータ情報、９・パ・・・読み出し。 指定、１０・・・・・・書き込み指定アドレス情報、１
１７・・・・・−停止信号、１２・・・・・・停止条件
信号、１３．１４・・・・・・ライトパルス、１５．１
８・・・・・・ｙ−ト、１６゜１９・・・・・・イニシ
ャライズ信号、１７・・・・・・遅延レジスタ、２０・
・′・・・イニシャライズ遅延信号、２１・・・・・・
記憶装置本体。 代理人　弁理士　栗　１）春　雄

Claims (1)

【特許請求の範囲】
1. 演算処理装置からの情報を書き込み、また情報を読み出
   す機能を有し、かつ読み出し、書き込み動作の制御信号
   及びインターフェース信号の履歴を記憶するメモリ（以
   下トレーサと呼ぶ）を有する記憶装置において、イニシ
   ャライズ信号が、先にトレーサを初期状態にセットした
   後、前記イニシャライズ信号が遅延レジスタを介して前
   記トレーサ以外の記憶装置本体を初期状態にセットする
   手段を有することを特徴とする記憶装置。