JPS63253461A - デ−タ転送用バツフア - Google Patents

デ−タ転送用バツフア

Info

Publication number
JPS63253461A
JPS63253461A JP62086834A JP8683487A JPS63253461A JP S63253461 A JPS63253461 A JP S63253461A JP 62086834 A JP62086834 A JP 62086834A JP 8683487 A JP8683487 A JP 8683487A JP S63253461 A JPS63253461 A JP S63253461A
Authority
JP
Japan
Prior art keywords
buffer
data
sectors
parity
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62086834A
Other languages
English (en)
Inventor
Hirofumi Nakagawa
中川 弘文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62086834A priority Critical patent/JPS63253461A/ja
Publication of JPS63253461A publication Critical patent/JPS63253461A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力データ転送用バッファの出力バリティ
チェックを、バッファアクセスに同期して行うデータ転
送用バッファに関する。
〔従来の技術〕
日本t fi 株式会社発行r UPD765A/72
65 FDCユ−ザーズ、マニュアル」には、 「l’
l”CIのタイミングはセクタ最後の転送要求に対して
は、2バイトタイム以内にl’l’(、’lを入力しな
ければ次のセクタの転送要求が発生する」とある。その
為前記2バイトタイムを守れない場金欠のセクタの転送
要求に対するガードが必要となる。
〔発明が解決しようとする問題点〕
データ転送用バッファの出力バリティチェック・を、バ
ッファ読出しに同期して行う場合余分なバ・ソファ読出
し要求に対し従来 (11出力のパリティチェックを抑止する回路を付加す
る。
(2)  バッファのアクセスを抑止する回路を付加す
る。
(3) バッファをあらかじめイニシャライズし出力バ
リティを保証しておく。
等によりパリティエラーの誤検出を防止していた。
本発明の目的は、上記回路もしくはバッファのイニシャ
ライズ機能等を持つことな(、パリティエラーの誤検出
を防止する方法を提供することにある。
〔問題点を解決するための手段〕
上記目的は、データ転送時、データバッファへ1バイト
多く任意のデータを書込んでお(ことに−より達成され
る。
〔作 用〕
下位への転送バイト数より1バイト分多いデータをデー
タバッファに書込むことにより、下位からの運送バイト
数より余分な転送要求が発生しでも、データバッファの
読出しパリティエラーの誤検出を防止することができる
〔実施例〕
以下、本発明の一実施例を図により説明する。
本実施例はフロッピディスク制御装置を示し、aのフロ
ッピディスクへデータを2セクタ分書込む場合について
説明する。
8へ2セクタ畜込むために、2のデータバッファへ2セ
クタ分プラス1バイトのデータを1のアドレスレジスタ
、4のR/VvContro1回路を用い、Bμs、I
Mより沓込む。
次に6のフロッピディスク専用マイコンに対し謳モード
で書込動作の開始を指示する。
6は書込動作の指示を受取ると1と4を用いて2から書
込みデータを読み出し8へ誓込む。
2から読出し時には、5のバッファ出力バリティチェッ
ク回路により、バッファの出力がパリティチェックされ
る。
いっぽう6のDMA動作中1の出力をBuj、0tLT
によりセンスし、2セクタ分のl動作が完了するのを待
って、l動作の停止指示を6へ出す。
ここで、停止指示発行タイミングにより6から余分な2
へのアクセスが発生することがある。
本実施例によると、2へ転送データプラス1バイト分の
データを曹込むことにより6からの余分な2へのアクセ
スが発生しても5がパリティエラーを検出するのを防止
できる。
〔発明の効果〕
本発明によれば、データ転送用バッファの出力バリティ
チェックを余分なアクセス発生時インビビットする為の
回路を不用とした。
【図面の簡単な説明】
図は本発明の一実施例を示すフロッピディスク制御装置
の論理ブロック図である。 1・・・アドレスレジスタ 2・・・データバッファ 5・・・トライステート出力バストライバー6・・・フ
ロッピディスク専用マイコン7・・・フロッピディスク
駆動装置 8・・・フロッピディスク RuS、IN

Claims (1)

    【特許請求の範囲】
  1. 1、パリティピットを持つ1バイト以上のデータバッフ
    ァと、バッファの出力をパリティでチェックする回路を
    具備するデータ転送用バッファにおいて、下位への転送
    データバイト数より1バイトの任意データをバッファに
    書込むことにより、下位からの余分な転送要求によるバ
    ッファアクセスで発生するバッファパリティエラーを防
    止することを特徴とするデータ転送用バッファ。
JP62086834A 1987-04-10 1987-04-10 デ−タ転送用バツフア Pending JPS63253461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62086834A JPS63253461A (ja) 1987-04-10 1987-04-10 デ−タ転送用バツフア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62086834A JPS63253461A (ja) 1987-04-10 1987-04-10 デ−タ転送用バツフア

Publications (1)

Publication Number Publication Date
JPS63253461A true JPS63253461A (ja) 1988-10-20

Family

ID=13897841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62086834A Pending JPS63253461A (ja) 1987-04-10 1987-04-10 デ−タ転送用バツフア

Country Status (1)

Country Link
JP (1) JPS63253461A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772310B2 (en) * 1997-11-04 2004-08-03 Hewlett-Packard Development Company, L.P. Method and apparatus for zeroing a transfer buffer memory as a background task

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772310B2 (en) * 1997-11-04 2004-08-03 Hewlett-Packard Development Company, L.P. Method and apparatus for zeroing a transfer buffer memory as a background task

Similar Documents

Publication Publication Date Title
JPS61114353A (ja) 要求時ペ−ジングメモリを有するデジタルデ−タ処理システムのアクセス照合構成体
JPH0250499B2 (ja)
JPS581451B2 (ja) デ−タ転送方式
JPS63253461A (ja) デ−タ転送用バツフア
JPH0831241B2 (ja) 周辺制御プロセツサ
JPH0283736A (ja) バッファ記憶制御装置のosc検出方式
JPH06274462A (ja) 共有メモリの非同期書込み方式
JP2569564B2 (ja) ソフトウエアのコピ−プロテクト装置
JP3130798B2 (ja) バス転送装置
JPS61127026A (ja) 光デイスク制御装置
JP3136681B2 (ja) データ処理装置
JPS59189433A (ja) ダイレクトメモリアクセスによるデ−タ消去方式
JPH04351764A (ja) 磁気ディスク装置
JPS61161560A (ja) メモリ装置
JPS63201852A (ja) キヤツシユメモリのアクセス制御方式
JPS61127025A (ja) 光デイスク制御装置
JPS6238743B2 (ja)
JPS62154153A (ja) 外部記憶制御方式
JPS635432A (ja) マイクロプロセツサ
JPS63126047A (ja) メモリ制御方式
JPS63245755A (ja) 入出力デバイスコントロ−ラ
JPH02249052A (ja) データ転送装置
JPS6041151A (ja) メモリエラ−訂正方式
JPS6222165A (ja) 主記憶装置アクセス制御方式
JPH04125747A (ja) キャッシュメモリ制御装置