JPH0831241B2 - 周辺制御プロセツサ - Google Patents
周辺制御プロセツサInfo
- Publication number
- JPH0831241B2 JPH0831241B2 JP61268218A JP26821886A JPH0831241B2 JP H0831241 B2 JPH0831241 B2 JP H0831241B2 JP 61268218 A JP61268218 A JP 61268218A JP 26821886 A JP26821886 A JP 26821886A JP H0831241 B2 JPH0831241 B2 JP H0831241B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- register
- disk drive
- signal
- seek
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B2020/10916—Seeking data on the record carrier for preparing an access to a specific address
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Debugging And Monitoring (AREA)
- Control Or Security For Electrophotography (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周辺制御プロセッサに関し、特にディスク
ドライブのシーク時間の制御機能を有するディスク制御
プロセッサに関する。
ドライブのシーク時間の制御機能を有するディスク制御
プロセッサに関する。
ディスク制御においては、ディスクのヘッドがあるト
ラックから他のトラックへ移動する動作をシーク動作と
呼び、その移動時間をシーク時間と呼ぶ。そして、シー
ク動作を起動されたディスクドライブが、所定時間たっ
てもシーク動作を終了しない場合は、このディスクドラ
イブがタイムアウトした（エラーをおこした）と見な
し、これを検出することが行なわれている。従来、かか
るシーク動作のタイムアウト検出はタイマを用いて行な
われており、１つのディスク制御プロセッサが複数のデ
ィスクドライブを制御する場合は、各ディスクドライブ
毎に夫々対応するタイマを設け、ディスクドライブのシ
ーク動作開始とともにタイマを起動し、タイマに予め設
定されている時間が経過してもシーク動作が完了しない
場合、タイムアウトと判断してその検知信号を発生する
ようになっていた。
ラックから他のトラックへ移動する動作をシーク動作と
呼び、その移動時間をシーク時間と呼ぶ。そして、シー
ク動作を起動されたディスクドライブが、所定時間たっ
てもシーク動作を終了しない場合は、このディスクドラ
イブがタイムアウトした（エラーをおこした）と見な
し、これを検出することが行なわれている。従来、かか
るシーク動作のタイムアウト検出はタイマを用いて行な
われており、１つのディスク制御プロセッサが複数のデ
ィスクドライブを制御する場合は、各ディスクドライブ
毎に夫々対応するタイマを設け、ディスクドライブのシ
ーク動作開始とともにタイマを起動し、タイマに予め設
定されている時間が経過してもシーク動作が完了しない
場合、タイムアウトと判断してその検知信号を発生する
ようになっていた。
上述した従来のディスク制御プロセッサでは、シーク
動作のタイムアウト検出のために対象となるディスクド
ライブの各々に対し夫々独立したタイマを必要とし、ハ
ードウェア量が多いという欠点を有していた。このた
め、１チップディスク制御プロセッサで制御可能なディ
スクドライブの数が制限されるとともに、各タイマを個
々に管理するための非常に複雑な機構が必要であるとい
う欠点があった。
動作のタイムアウト検出のために対象となるディスクド
ライブの各々に対し夫々独立したタイマを必要とし、ハ
ードウェア量が多いという欠点を有していた。このた
め、１チップディスク制御プロセッサで制御可能なディ
スクドライブの数が制限されるとともに、各タイマを個
々に管理するための非常に複雑な機構が必要であるとい
う欠点があった。
本発明は複数のディスクドライブを制御するディスク
制御プロセッサにおいて、１つのタイマで前記複数のデ
ィスクドライブの各シーク動作におけるタイムアウトを
検出できる新規な回路を提供するものである。本回路
は、複数の周辺装置を制御するプロセッサにおいて、前
記複数の周辺装置にそれぞれ対応する複数の情報であっ
てそれぞれが対応する周辺装置が特定の動作状態にある
ときは第１の状態をとりそうでないときは第２の状態を
とる複数の情報を記憶する第一の記憶手段と、第二の記
憶手段と、所定時間の計測を行う計測手段と、前記第一
の記憶手段、前記第二の記憶手段および前記計測手段の
制御を行う制御手段をと有し、前記制御手段は、前記第
二の記憶手段の内容が全て前記第２の状態であるとき
に、前記第一の記憶手段が記憶した前記複数の情報を前
記第二の記憶手段に記憶させるとともに、前記計測手段
を初期化して計数動作を開始させ、前記特定の動作状態
にある周辺装置が前記計測手段が前記所定時間の計測を
完了する前に前記特定の動作状態でなくなると、当該周
辺装置に対応する前記第１および第２の記憶手段の情報
は前記第２の状態に変更され、前記計測手段は前記所定
時間の計測を完了すると、完了信号を出力することを特
徴とする。
制御プロセッサにおいて、１つのタイマで前記複数のデ
ィスクドライブの各シーク動作におけるタイムアウトを
検出できる新規な回路を提供するものである。本回路
は、複数の周辺装置を制御するプロセッサにおいて、前
記複数の周辺装置にそれぞれ対応する複数の情報であっ
てそれぞれが対応する周辺装置が特定の動作状態にある
ときは第１の状態をとりそうでないときは第２の状態を
とる複数の情報を記憶する第一の記憶手段と、第二の記
憶手段と、所定時間の計測を行う計測手段と、前記第一
の記憶手段、前記第二の記憶手段および前記計測手段の
制御を行う制御手段をと有し、前記制御手段は、前記第
二の記憶手段の内容が全て前記第２の状態であるとき
に、前記第一の記憶手段が記憶した前記複数の情報を前
記第二の記憶手段に記憶させるとともに、前記計測手段
を初期化して計数動作を開始させ、前記特定の動作状態
にある周辺装置が前記計測手段が前記所定時間の計測を
完了する前に前記特定の動作状態でなくなると、当該周
辺装置に対応する前記第１および第２の記憶手段の情報
は前記第２の状態に変更され、前記計測手段は前記所定
時間の計測を完了すると、完了信号を出力することを特
徴とする。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のブロック図を示したも
のである。第１図の実施例にはＮ個のディスクドライブ
１を接続することができるディスク制御プロセッサの要
部が示されており、各ドライブ…はチップに外付け
され、それ以外の要素は１チップ上に形成される。シー
ク制御回路はディスクドライブに対応するのフラグF1…
Fnを含むＮビットの第１のレジスタ２と、フラグF1′…
Fn′を含むＮビットの第２のレジスタ４と、タイムアウ
ト検出用のタイマ３と、第１および第２のレジスタ2,4
およびタイマ３に接続された制御回路９とを有する。各
ディスクドライブからのシーク状態を示す信号５−１…
５−ｎは対応するフラグに夫々入力される。この信号５
は例えばシーク中は“1"、シーク完了後は“0"となる信
号が用いられる。第１および第２のレジスタ2,4には対
応するディスクドライブから同一の信号が入力される
も、後述するように各レジスタへの書込み、読出しは制
御回路９によって制御される。タイマ３は制御回路９か
らの信号が“1"の時タイマ動作を行ない“0"になるとリ
セットされる。タイマ３が所定時間の係数を完了すると
タイムアウト信号８が出力される。タイムアウト信号８
はホストプロセッサ（図示せず）へ送られディスクドラ
イブにエラーが生じたことを伝える。
のである。第１図の実施例にはＮ個のディスクドライブ
１を接続することができるディスク制御プロセッサの要
部が示されており、各ドライブ…はチップに外付け
され、それ以外の要素は１チップ上に形成される。シー
ク制御回路はディスクドライブに対応するのフラグF1…
Fnを含むＮビットの第１のレジスタ２と、フラグF1′…
Fn′を含むＮビットの第２のレジスタ４と、タイムアウ
ト検出用のタイマ３と、第１および第２のレジスタ2,4
およびタイマ３に接続された制御回路９とを有する。各
ディスクドライブからのシーク状態を示す信号５−１…
５−ｎは対応するフラグに夫々入力される。この信号５
は例えばシーク中は“1"、シーク完了後は“0"となる信
号が用いられる。第１および第２のレジスタ2,4には対
応するディスクドライブから同一の信号が入力される
も、後述するように各レジスタへの書込み、読出しは制
御回路９によって制御される。タイマ３は制御回路９か
らの信号が“1"の時タイマ動作を行ない“0"になるとリ
セットされる。タイマ３が所定時間の係数を完了すると
タイムアウト信号８が出力される。タイムアウト信号８
はホストプロセッサ（図示せず）へ送られディスクドラ
イブにエラーが生じたことを伝える。
次に、動作を説明する。
初期状態では、第１および第２のレジスタ2,4の各フ
ラグはすべて“0"にクリアされている。この状態でディ
スクドライブがシーク動作に入ると状態信号５−２が
“1"になる。これにより、第１のレジスト２のフラグF2
に“1"が書込まれる。制御回路９は第２のレジスタ４の
内容がすべて“0"のとき、第１のレジスタ２の内容を信
号線７−１〜７−ｎおよび10−１〜10−ｎを介して第２
のレジスタ４に書込む。この結果、第１のレジスタ２の
フラグF2に対応する第２のレジスタ４とフラグF2′に
“1"が書込まれる。第２のレジスタ４のいずれかのフラ
グに“1"が書込まれると、制御回路９は信号６をアクテ
ィブにしてタイマ３を起動する。タイマ３はこの時点か
ら計数動作を開始し、予め定められている時間が完了す
るとタイムアウト信号８を出力する。タイマ３に設定さ
れるべき時間はディスクドライブのシーク時間より長
く、タイムアウトを判定するに都合のよい時間とする。
一方、タイマ動作中にディスクドライブがシーク動作
を完了すると信号５−２は“0"となり、これによって第
１および第２のレジスタ2,4の対応するクラグF2，F2′
には夫々“0"が書込まれる（フラグはリセットされ
る）。制御回路９は第２のレジスタ４の内容をみて、フ
ラグF2′が“0"になっていると、タイマ３への信号６を
インアクティブにしてタイマ動作を止めタイマ３を初期
状態にリセットする。この時はタイマ動作が完了する前
にタイマ３がリセットされるので、タイムアウト信号８
は出力されず、ディスクドライブは適切なシーク時間
でシーク動作を終了したことが判る。このようにして、
各ディスクドライブ〜のタイムアウトを単一のタイ
マを用いて検出することができる。
ラグはすべて“0"にクリアされている。この状態でディ
スクドライブがシーク動作に入ると状態信号５−２が
“1"になる。これにより、第１のレジスト２のフラグF2
に“1"が書込まれる。制御回路９は第２のレジスタ４の
内容がすべて“0"のとき、第１のレジスタ２の内容を信
号線７−１〜７−ｎおよび10−１〜10−ｎを介して第２
のレジスタ４に書込む。この結果、第１のレジスタ２の
フラグF2に対応する第２のレジスタ４とフラグF2′に
“1"が書込まれる。第２のレジスタ４のいずれかのフラ
グに“1"が書込まれると、制御回路９は信号６をアクテ
ィブにしてタイマ３を起動する。タイマ３はこの時点か
ら計数動作を開始し、予め定められている時間が完了す
るとタイムアウト信号８を出力する。タイマ３に設定さ
れるべき時間はディスクドライブのシーク時間より長
く、タイムアウトを判定するに都合のよい時間とする。
一方、タイマ動作中にディスクドライブがシーク動作
を完了すると信号５−２は“0"となり、これによって第
１および第２のレジスタ2,4の対応するクラグF2，F2′
には夫々“0"が書込まれる（フラグはリセットされ
る）。制御回路９は第２のレジスタ４の内容をみて、フ
ラグF2′が“0"になっていると、タイマ３への信号６を
インアクティブにしてタイマ動作を止めタイマ３を初期
状態にリセットする。この時はタイマ動作が完了する前
にタイマ３がリセットされるので、タイムアウト信号８
は出力されず、ディスクドライブは適切なシーク時間
でシーク動作を終了したことが判る。このようにして、
各ディスクドライブ〜のタイムアウトを単一のタイ
マを用いて検出することができる。
次に、本実施例のディスク制御プロセッサで複数のデ
ィスクドライブを並列に制御する場合について説明す
る。初期状態（第１および第２のレジスタ2,4がともに
リセット状態）において、いずれか１つのディスクドラ
イブ（例えば）のみがシーク動作に入ると、前述した
ように第１のレジスタ２の対応するフラグに“1"が書込
まれ、制御回路９によって第１のレジスタ２の内容が第
２のレジスタ４にコピーされる。そしてタイマ３はタイ
マ動作を開始する。しかし、タイマ動作中に他のディス
クドライブ（例えば）がシーク動作に入るとディスク
ドライブの信号５−１が“1"になる。この結果、第１
のレジスタ２のフラグF1に“1"が書込まれる。この状態
では、第１のレジスタ２のフラグF1とF2との両方に“1"
が書込まれている。しかしながら、制御回路９は第２の
レジスタ４のすべてのフラグが“0"にならない限り第１
のレジスタ２の内容を第２のレジスタ４にコピーするこ
とはしない。従って、第１のレジスタ２は第２のレジス
タのフラグがすべて“0"になるまでそのままの状態を保
持するとともに、さらに他のディスクドライブ（例えば
）がシーク動作に入ると、信号５−ｎによって第１の
レジスタ２のフラグFnにも“1"が書込まれる。そして、
ディスクドライブがシーク動作を終了するか、もしく
はタイムアウト信号８が出力されると第１および第２の
レジスタのフラグF2，F2′がリセットされる。第２のレ
ジスタ４の各フラグがともに“0"になったことが制御回
路９によって判定された時、その時点での第１のレジス
タ２の内容が第２のレジスタ４にコピーされ、タイマ３
への信号６がアクティブになる。上記の例に従うと、第
２のレジスタ４のフラグF1とFnとに夫々“1"が書込まれ
る。タイマ３がタイマ動作を実行中にディスクドライブ
のシーク動作が終了すると第１および第２のレジスタ
2,4の各フラグF1およびF1′がともにリセットされる。
しかしながら、この時点では第２のレジスタ４のフラグ
Fn′にはまだ“1"が書込まれているので、制御回路９は
タイマ３をリセットすることなくそのままタイマ動作を
継続して実行せしめる（すなわち、信号６はアクティブ
の状態を保持する）。そして、ディスクドライブのシ
ーク動作が終了するか、もしくはタイマ３からタイムア
ウト信号８が出力されるとフラグFn′はリセットされ、
第２のレジスタ４のすべてのフラグ“0"になる。シーク
動作の終了によってフラグをリセットする場合はディス
クドライブ１が信号５を“0"にすることによって行なわ
れるが、タイムアウトした場合は制御回路９がタイムア
ウトしたディスクドライブに対応するフラグをリセット
する。
ィスクドライブを並列に制御する場合について説明す
る。初期状態（第１および第２のレジスタ2,4がともに
リセット状態）において、いずれか１つのディスクドラ
イブ（例えば）のみがシーク動作に入ると、前述した
ように第１のレジスタ２の対応するフラグに“1"が書込
まれ、制御回路９によって第１のレジスタ２の内容が第
２のレジスタ４にコピーされる。そしてタイマ３はタイ
マ動作を開始する。しかし、タイマ動作中に他のディス
クドライブ（例えば）がシーク動作に入るとディスク
ドライブの信号５−１が“1"になる。この結果、第１
のレジスタ２のフラグF1に“1"が書込まれる。この状態
では、第１のレジスタ２のフラグF1とF2との両方に“1"
が書込まれている。しかしながら、制御回路９は第２の
レジスタ４のすべてのフラグが“0"にならない限り第１
のレジスタ２の内容を第２のレジスタ４にコピーするこ
とはしない。従って、第１のレジスタ２は第２のレジス
タのフラグがすべて“0"になるまでそのままの状態を保
持するとともに、さらに他のディスクドライブ（例えば
）がシーク動作に入ると、信号５−ｎによって第１の
レジスタ２のフラグFnにも“1"が書込まれる。そして、
ディスクドライブがシーク動作を終了するか、もしく
はタイムアウト信号８が出力されると第１および第２の
レジスタのフラグF2，F2′がリセットされる。第２のレ
ジスタ４の各フラグがともに“0"になったことが制御回
路９によって判定された時、その時点での第１のレジス
タ２の内容が第２のレジスタ４にコピーされ、タイマ３
への信号６がアクティブになる。上記の例に従うと、第
２のレジスタ４のフラグF1とFnとに夫々“1"が書込まれ
る。タイマ３がタイマ動作を実行中にディスクドライブ
のシーク動作が終了すると第１および第２のレジスタ
2,4の各フラグF1およびF1′がともにリセットされる。
しかしながら、この時点では第２のレジスタ４のフラグ
Fn′にはまだ“1"が書込まれているので、制御回路９は
タイマ３をリセットすることなくそのままタイマ動作を
継続して実行せしめる（すなわち、信号６はアクティブ
の状態を保持する）。そして、ディスクドライブのシ
ーク動作が終了するか、もしくはタイマ３からタイムア
ウト信号８が出力されるとフラグFn′はリセットされ、
第２のレジスタ４のすべてのフラグ“0"になる。シーク
動作の終了によってフラグをリセットする場合はディス
クドライブ１が信号５を“0"にすることによって行なわ
れるが、タイムアウトした場合は制御回路９がタイムア
ウトしたディスクドライブに対応するフラグをリセット
する。
次に実使用状態におけるシーク処理の一例について、
第２図の遷移図を参照して説明する。
第２図の遷移図を参照して説明する。
初期状態ではシーク動作中のディスクドライブはない
ため、レジスタ２および４のすべてのフラグは“0"にリ
セットされており、かつタイマ３もリセットされてい
る。次にディスクドライブのシーク起動によってレジ
スタ２のディスクドライブに対応するフラグF3がセッ
トされる。この時、レジスタ４にはセットされているフ
ラグがないため、制御回路９はレジスタ２の内容をレジ
スタ４に設定する。同時に制御回路９は、タイマ制御信
号７をアクティブにし、タイマ動作の開始を指示する。
この結果、タイマ３はディスクドライブのタイムアウ
ト時間を計数する。この間ディスクドライブおよび
がシーク起動すると、レジスタ２のフラグF4,F5がセッ
トされる。しかし、ディスクドライブのフラグF3′が
レジスタ４にセットされているため、制御回路９はレジ
スタ２の内容をレジスタ４に送らず、そのままレジスタ
２に保持する。
ため、レジスタ２および４のすべてのフラグは“0"にリ
セットされており、かつタイマ３もリセットされてい
る。次にディスクドライブのシーク起動によってレジ
スタ２のディスクドライブに対応するフラグF3がセッ
トされる。この時、レジスタ４にはセットされているフ
ラグがないため、制御回路９はレジスタ２の内容をレジ
スタ４に設定する。同時に制御回路９は、タイマ制御信
号７をアクティブにし、タイマ動作の開始を指示する。
この結果、タイマ３はディスクドライブのタイムアウ
ト時間を計数する。この間ディスクドライブおよび
がシーク起動すると、レジスタ２のフラグF4,F5がセッ
トされる。しかし、ディスクドライブのフラグF3′が
レジスタ４にセットされているため、制御回路９はレジ
スタ２の内容をレジスタ４に送らず、そのままレジスタ
２に保持する。
次に、ディスクドライブがタイムアウトせずにシー
ク動作を終了すると、ディスクドライブからの信号５
−３が“0"となりレジスタ４と２のフラグF3，F3′はと
もにリセットされる。この結果、レジスタ４にはセット
されているフラグがなくなり、これを検出した制御回路
９はその時のレジスタ２の内容を信号線７および10を用
いてレジスタ４にコピーする。この結果、レジスタ４の
ディスクドライブ及びに対応するフラグF4，F5がセ
ットされる。ディスクドライブのシーク終了によりレ
ジスタ４の内容が“0"になったことを検出した制御回路
９は信号６をインアクティブにしてタイマ３をリセット
し、レジスタ２の内容をレジスタ４に転送してレジスタ
４の少なくとも１つのフラグが“1"になったことを検出
すると、制御回路９は信号６を再びアクティブにしてタ
イマ３を起動する。この時、タイマはディスクドライブ
とに対するタイムアウト時間を計測する。次に、デ
ィスクドライブがタイムアウトせずにシークを終了す
ると、レジスタ２及び４のディスクドライブに対応す
るフラグF5，F5′がリセットされる。しかし、このと
き、レジスタ４にはディスクドライブに対応するフラ
グF4′がセットされたままなので、タイマ３はリセット
されず計測を続け、ディスクドライブのタイムアウト
を検出する。さらに、この間ディスクドライブ及び
がシーク起動するとレジスタ２はディスクドライブ及
びのフラグF1，F2をセットする。そして、ディスクド
ライブがシークを終了すると、レジスタ２と４のフラ
グF2，F2′をともにリセットする。レジスタ４はこの時
ディスクドライブのフラグF4′がセットされているた
めタイマ３は計測を続ける。そしてタイマ３がタイムア
ウトし、タイムアウト信号８を出力すると、制御回路は
ディスクドライブがタイムアウトしたと判断し、フラ
グF4，F4′をリセットするとともにホストプロセッサに
ディスクドライブのタイムアウトを知らせる。更に、
制御回路９はレジスタ４の全てのフラグを一旦リセット
する。全てのフラグがリセットされたレジスタ４にはそ
の時のレジスタ２の内容がコピーされ、その中の少なく
とも１つのフラグ（この例ではF1′）がセットされてい
ればタイマ３を起動するために信号６をアクティブにし
て他のディスクドライブのタイムアウトを検出する。
ク動作を終了すると、ディスクドライブからの信号５
−３が“0"となりレジスタ４と２のフラグF3，F3′はと
もにリセットされる。この結果、レジスタ４にはセット
されているフラグがなくなり、これを検出した制御回路
９はその時のレジスタ２の内容を信号線７および10を用
いてレジスタ４にコピーする。この結果、レジスタ４の
ディスクドライブ及びに対応するフラグF4，F5がセ
ットされる。ディスクドライブのシーク終了によりレ
ジスタ４の内容が“0"になったことを検出した制御回路
９は信号６をインアクティブにしてタイマ３をリセット
し、レジスタ２の内容をレジスタ４に転送してレジスタ
４の少なくとも１つのフラグが“1"になったことを検出
すると、制御回路９は信号６を再びアクティブにしてタ
イマ３を起動する。この時、タイマはディスクドライブ
とに対するタイムアウト時間を計測する。次に、デ
ィスクドライブがタイムアウトせずにシークを終了す
ると、レジスタ２及び４のディスクドライブに対応す
るフラグF5，F5′がリセットされる。しかし、このと
き、レジスタ４にはディスクドライブに対応するフラ
グF4′がセットされたままなので、タイマ３はリセット
されず計測を続け、ディスクドライブのタイムアウト
を検出する。さらに、この間ディスクドライブ及び
がシーク起動するとレジスタ２はディスクドライブ及
びのフラグF1，F2をセットする。そして、ディスクド
ライブがシークを終了すると、レジスタ２と４のフラ
グF2，F2′をともにリセットする。レジスタ４はこの時
ディスクドライブのフラグF4′がセットされているた
めタイマ３は計測を続ける。そしてタイマ３がタイムア
ウトし、タイムアウト信号８を出力すると、制御回路は
ディスクドライブがタイムアウトしたと判断し、フラ
グF4，F4′をリセットするとともにホストプロセッサに
ディスクドライブのタイムアウトを知らせる。更に、
制御回路９はレジスタ４の全てのフラグを一旦リセット
する。全てのフラグがリセットされたレジスタ４にはそ
の時のレジスタ２の内容がコピーされ、その中の少なく
とも１つのフラグ（この例ではF1′）がセットされてい
ればタイマ３を起動するために信号６をアクティブにし
て他のディスクドライブのタイムアウトを検出する。
第３図は本発明の他の実施例を示すシステムブロック
図で、ディスク制御プロセッサチップ30はポート31,32
を含み、ホストプロセッサ33はバス43を介してポート31
に接続され、複数のディスクドライブ…はシーク起
動信号線34およびシーク状態指示信号線35を介してポー
ト32に接続される。プロセッサチップ30はCPU36およびR
AM37を有し、ポート31,32,CPU36,RAM37は内部バス38を
介して相互に接続されている。この例では、第１図の第
１および第２のレジスタおよびタイマがRAM37の一部に
割り当てられており、CPU36がRAM37を内部バス38を介し
てアクセスすることによって、レジスタのリード／ライ
ト／データおよびタイマ制御を行なうものである。
図で、ディスク制御プロセッサチップ30はポート31,32
を含み、ホストプロセッサ33はバス43を介してポート31
に接続され、複数のディスクドライブ…はシーク起
動信号線34およびシーク状態指示信号線35を介してポー
ト32に接続される。プロセッサチップ30はCPU36およびR
AM37を有し、ポート31,32,CPU36,RAM37は内部バス38を
介して相互に接続されている。この例では、第１図の第
１および第２のレジスタおよびタイマがRAM37の一部に
割り当てられており、CPU36がRAM37を内部バス38を介し
てアクセスすることによって、レジスタのリード／ライ
ト／データおよびタイマ制御を行なうものである。
RAM37は接続されるディスクドライブ〜の数に等
しいビット数を有する第１のエリア40（第１のレジスタ
２に対応）および第２のエリア41（第２のレジスタ４に
対応）およびタイマエリア42を含む。CPU36は初期状態
でRAM37の内容を“0"にリセットし、ポート31,32をクリ
アする。ホストプロセッサ43からディスクドライブを指
定する情報（コマンド）がバス43を介してボート31に入
力されると、CPU36は入力された情報を解読して指定さ
れたディスクドライブに対してシーク起動信号34をポー
ト32から出力する。シーク起動信号34をうけたディスク
ドライブはシーク動作を開始し、信号35をアクティブ
（“1"）にする。この信号35はポート32を介してチップ
30内に取り込まれ、シーク動作を開始したディスクドラ
イブに対応する第１のエリアのビットに“1"が書込まれ
る。CPU36はポート31,32およびRAMを所定のサイクルで
走査し、ポート31にホストプロセッサ33からディスクド
ライブの指定情報が入力されると、指定されたディスク
ドライブに対してシーク起動信号を出力する。また、ポ
ート32に入力されるシーク状態信号35を判定してシーク
を開始したディスクドライブに対応する第１のエリア40
のビット“1"を書込む。CPU36は最初に第１のエリア40
の少なくとも１ビットに“1"が書込まれている場合は、
これを第２のエリア41に書き込み、同時にタイマエリア
42を用いてタイマ処理を起動する。このタイマ処理は一
定周期毎にタイマエリアの内容を１づつ加算しタイマエ
リアがオーバーフロー周知のソフトウェアタイマ処理で
よい。CPU36はタイマエリア42がオーバーフローする前
に第２のエリアに“1"が書込まれているビットに対応す
るディスクドライブからのシーク状態信号35がシーク終
了を示すことをポート32の走査の結果検出するとタイマ
処理をリセットし、かつ第２のエリアの当該ビットを
“0"にする。この時第２のエリアの全ビットが“0"であ
れば第１のエリアの内容を第２のエリアにコピーし、タ
イマ処理を起動する。一方、第２のエリアの少なくとも
１ビットが“1"であればタイマ処理をそのまま続行す
る。タイマ処理の結果、タイムアウトが検出されると、
CPU36はポート31を介してタイムアウト信号39をホスト
プロセッサ33に送る。第１および第２のエリアの内容は
CPU36が周期的に該第１および第２のエリアの全ビット
を読み出し、例えば演算処理や論理ゲートを用いてオー
ル“0"か否かを判断することによって検出できる。
しいビット数を有する第１のエリア40（第１のレジスタ
２に対応）および第２のエリア41（第２のレジスタ４に
対応）およびタイマエリア42を含む。CPU36は初期状態
でRAM37の内容を“0"にリセットし、ポート31,32をクリ
アする。ホストプロセッサ43からディスクドライブを指
定する情報（コマンド）がバス43を介してボート31に入
力されると、CPU36は入力された情報を解読して指定さ
れたディスクドライブに対してシーク起動信号34をポー
ト32から出力する。シーク起動信号34をうけたディスク
ドライブはシーク動作を開始し、信号35をアクティブ
（“1"）にする。この信号35はポート32を介してチップ
30内に取り込まれ、シーク動作を開始したディスクドラ
イブに対応する第１のエリアのビットに“1"が書込まれ
る。CPU36はポート31,32およびRAMを所定のサイクルで
走査し、ポート31にホストプロセッサ33からディスクド
ライブの指定情報が入力されると、指定されたディスク
ドライブに対してシーク起動信号を出力する。また、ポ
ート32に入力されるシーク状態信号35を判定してシーク
を開始したディスクドライブに対応する第１のエリア40
のビット“1"を書込む。CPU36は最初に第１のエリア40
の少なくとも１ビットに“1"が書込まれている場合は、
これを第２のエリア41に書き込み、同時にタイマエリア
42を用いてタイマ処理を起動する。このタイマ処理は一
定周期毎にタイマエリアの内容を１づつ加算しタイマエ
リアがオーバーフロー周知のソフトウェアタイマ処理で
よい。CPU36はタイマエリア42がオーバーフローする前
に第２のエリアに“1"が書込まれているビットに対応す
るディスクドライブからのシーク状態信号35がシーク終
了を示すことをポート32の走査の結果検出するとタイマ
処理をリセットし、かつ第２のエリアの当該ビットを
“0"にする。この時第２のエリアの全ビットが“0"であ
れば第１のエリアの内容を第２のエリアにコピーし、タ
イマ処理を起動する。一方、第２のエリアの少なくとも
１ビットが“1"であればタイマ処理をそのまま続行す
る。タイマ処理の結果、タイムアウトが検出されると、
CPU36はポート31を介してタイムアウト信号39をホスト
プロセッサ33に送る。第１および第２のエリアの内容は
CPU36が周期的に該第１および第２のエリアの全ビット
を読み出し、例えば演算処理や論理ゲートを用いてオー
ル“0"か否かを判断することによって検出できる。
以上説明したように本発明は、１つのタイマーで、複
数のディスクドライブのシーク処理タイムアウトを容易
に検出できるという優れた効果がえられる。
数のディスクドライブのシーク処理タイムアウトを容易
に検出できるという優れた効果がえられる。
なお、第３図において、第１のエリアへの書込みはデ
ィスクドライブからの信号35をみて行なう方式を説明し
たが、CPU36からディスクドライブに送られるシーク起
動信号34をみて書込みを行なうようにしてもよい。さら
に、本発明はディスクドライブ以外の端末装置に対し
て、とくに応答時間の遅延によるエラー検出の際にも適
用できることは明らかである。
ィスクドライブからの信号35をみて行なう方式を説明し
たが、CPU36からディスクドライブに送られるシーク起
動信号34をみて書込みを行なうようにしてもよい。さら
に、本発明はディスクドライブ以外の端末装置に対し
て、とくに応答時間の遅延によるエラー検出の際にも適
用できることは明らかである。
第１図は、本発明の一実施例の要部ブロック図である。 １……ディスクドライブ、２……第１のレジスタ、３…
…タイマ、４……第２のレジスタ、５……シーク状態信
号、６……タイマ制御信号、7,10……信号線、８……タ
イムアウト信号 第２図は、ディスクドライバのシーク起動及び終了に伴
うタイマ３の計測状態とレジスタ４の状態遷移図であ
る。 第３図は、本発明の第２の実施例のブロック図である。 30……ディスク制御プロセッサチップ、31,32……ポー
ト、33……ホストプロセッサ、34……シーク起動信号、
35……シーク状態信号、36……CPU、37……RAM、39……
タイムアウト信号。
…タイマ、４……第２のレジスタ、５……シーク状態信
号、６……タイマ制御信号、7,10……信号線、８……タ
イムアウト信号 第２図は、ディスクドライバのシーク起動及び終了に伴
うタイマ３の計測状態とレジスタ４の状態遷移図であ
る。 第３図は、本発明の第２の実施例のブロック図である。 30……ディスク制御プロセッサチップ、31,32……ポー
ト、33……ホストプロセッサ、34……シーク起動信号、
35……シーク状態信号、36……CPU、37……RAM、39……
タイムアウト信号。
Claims (1)
- 【請求項１】複数の周辺装置を制御するプロセッサにお
いて、 前記複数の周辺装置にそれぞれ対応する複数の情報であ
ってそれぞれが対応する周辺装置が特定の動作状態にあ
るときは第１の状態をとりそうでないときは第２の状態
をとる複数の情報を記憶する第一の記憶手段と、第二の
記憶手段と、所定時間の計測を行う計測手段と、前記第
一の記憶手段、前記第二の記憶手段および前記計測手段
の制御を行う制御手段をと有し、 前記制御手段は、前記第二の記憶手段の内容が全て前記
第２の状態であるときに、前記第一の記憶手段が記憶し
た前記複数の情報を前記第二の記憶手段に記憶させると
ともに、前記計測手段を初期化して計数動作を開始さ
せ、 前記特定の動作状態にある周辺装置が前記計測手段が前
記所定時間の計測を完了する前に前記特定の動作状態で
なくなると、当該周辺装置に対応する前記第１および第
２の記憶手段の情報は前記第２の状態に変更され、 前記計測手段は前記所定時間の計測を完了すると、完了
信号を出力することを特徴とする周辺制御プロセッサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268218A JPH0831241B2 (ja) | 1986-11-10 | 1986-11-10 | 周辺制御プロセツサ |
| US07/118,015 US4881169A (en) | 1986-11-10 | 1987-11-09 | Apparatus for controlling peripheral equipment |
| EP87116602A EP0267586B1 (en) | 1986-11-10 | 1987-11-10 | An apparatus for controlling peripheral equipments |
| DE87116602T DE3786527T2 (de) | 1986-11-10 | 1987-11-10 | Gerät zum Steuern von externen Ausrüstungen. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268218A JPH0831241B2 (ja) | 1986-11-10 | 1986-11-10 | 周辺制御プロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63121173A JPS63121173A (ja) | 1988-05-25 |
| JPH0831241B2 true JPH0831241B2 (ja) | 1996-03-27 |
Family
ID=17455553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61268218A Expired - Lifetime JPH0831241B2 (ja) | 1986-11-10 | 1986-11-10 | 周辺制御プロセツサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4881169A (ja) |
| EP (1) | EP0267586B1 (ja) |
| JP (1) | JPH0831241B2 (ja) |
| DE (1) | DE3786527T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728832B2 (en) | 1990-02-26 | 2004-04-27 | Hitachi, Ltd. | Distribution of I/O requests across multiple disk units |
| US5680574A (en) * | 1990-02-26 | 1997-10-21 | Hitachi, Ltd. | Data distribution utilizing a master disk unit for fetching and for writing to remaining disk units |
| JP3058743B2 (ja) * | 1992-01-21 | 2000-07-04 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| US5906242A (en) | 1997-06-03 | 1999-05-25 | Camco International, Inc. | Method of suspending and ESP within a wellbore |
| JPH1173371A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | レジスタのプロテクト回路 |
| US6173342B1 (en) * | 1998-10-19 | 2001-01-09 | Hitachi Semiconductor America, Inc. | High speed bus interface for peripheral devices |
| JP4985033B2 (ja) * | 2007-03-29 | 2012-07-25 | 富士通株式会社 | バックアッププログラム、バックアップ方法およびバックアップ装置 |
| US9612893B2 (en) | 2015-05-11 | 2017-04-04 | Silicon Laboratories Inc. | Peripheral watchdog timer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5876959A (ja) * | 1981-10-30 | 1983-05-10 | Fujitsu Ltd | デイスク制御方式 |
| US4677507A (en) * | 1986-05-30 | 1987-06-30 | Magnetic Peripherals Inc. | Digital velocity control for a disk drive servo system |
-
1986
- 1986-11-10 JP JP61268218A patent/JPH0831241B2/ja not_active Expired - Lifetime
-
1987
- 1987-11-09 US US07/118,015 patent/US4881169A/en not_active Expired - Lifetime
- 1987-11-10 DE DE87116602T patent/DE3786527T2/de not_active Expired - Fee Related
- 1987-11-10 EP EP87116602A patent/EP0267586B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63121173A (ja) | 1988-05-25 |
| EP0267586A3 (en) | 1991-02-06 |
| US4881169A (en) | 1989-11-14 |
| EP0267586A2 (en) | 1988-05-18 |
| EP0267586B1 (en) | 1993-07-14 |
| DE3786527D1 (de) | 1993-08-19 |
| DE3786527T2 (de) | 1993-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5524268A (en) | Flexible processor-driven control of SCSI buses utilizing tags appended to data bytes to determine SCSI-protocol phases | |
| US5125088A (en) | Computer system speed control at continuous processor speed | |
| JPH09504392A (ja) | ステートマシンを利用するａｔａインターフェースアーキテクチャ | |
| JPS6331813B2 (ja) | ||
| JPH0831241B2 (ja) | 周辺制御プロセツサ | |
| JPH06139176A (ja) | データ転送制御用インターフェース回路 | |
| JP4151408B2 (ja) | マイクロプロセッサのための割込み制御器 | |
| JPH05233513A (ja) | データ転送制御用インタフェース回路 | |
| JPS6329868A (ja) | Ｄｍａコントロ−ラ | |
| JP3067408B2 (ja) | メモリアクセス制御装置の診断方式 | |
| JPS6267649A (ja) | キヤツシユメモリ制御装置におけるストア処理方式 | |
| JPH02157957A (ja) | マイクロプロセッサ | |
| JPH0129636Y2 (ja) | ||
| JP2665173B2 (ja) | プロセッサトラップ回路 | |
| JPS63253461A (ja) | デ−タ転送用バツフア | |
| JPH0760389B2 (ja) | パイプライン処理型情報処理装置 | |
| JPS62154153A (ja) | 外部記憶制御方式 | |
| JPS5919375B2 (ja) | デ−タバッフア制御方式 | |
| JPH03119449A (ja) | 計算装置 | |
| JPH0578859B2 (ja) | ||
| JPH0479022B2 (ja) | ||
| JPH0512121A (ja) | データ処理装置 | |
| JPH0497459A (ja) | キャッシュ一致処理方式 | |
| JPH04125747A (ja) | キャッシュメモリ制御装置 | |
| JPS61148543A (ja) | メモリアクセスリクエスト処理方式 |