JPS5919375B2 - デ−タバッフア制御方式 - Google Patents
デ−タバッフア制御方式Info
- Publication number
- JPS5919375B2 JPS5919375B2 JP12010177A JP12010177A JPS5919375B2 JP S5919375 B2 JPS5919375 B2 JP S5919375B2 JP 12010177 A JP12010177 A JP 12010177A JP 12010177 A JP12010177 A JP 12010177A JP S5919375 B2 JPS5919375 B2 JP S5919375B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- data service
- data buffer
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は電子計算機システムにおいて、複数段からなる
データバッファを効率よく制御する方式に関するもので
ある。
データバッファを効率よく制御する方式に関するもので
ある。
電子計算機システムは、一般に中央処理装置、主記憶装
置（メインメモリ）、入出力装置等から構成されている
。
置（メインメモリ）、入出力装置等から構成されている
。
入出力装置の中でもデータ容量が多く、データ転送速度
が速い、高速ファイル装置等は直接メインメモリとデー
タ転送を行なう必要がある。この場合、高速ファイル装
置を制御する高速ファイル制御機構は、メインメモリを
制御するメモリ制御機構に対してデータサービス要求を
出す。メモリ制御機構は、中央処理装置や、他の高速フ
ァイル装置等のデータサービスを行なうので、データサ
ービス待時間が発生する。一方、高速ファイル装置は、
一定速度でデータ処理を行なわないとデータ抜けが発生
するので、高速ファイル制御機構は、データサービス待
時間をカバーするためのデータバッファを持つ必要があ
る。ところで、近年はデータ処理能力の向上に伴なつて
従来のものに比し高速ファイル装置の容量アップスピー
ドアップが計られてきている。そのため、従来の高速フ
ァイル制御機構においては１段バッファで間に合つてい
たものが、高速ファイル装置のスピードアツプに伴ない
１段のデータバツフアでは間に合わなくなつて来た。本
発明は叙上の事情に鑑みなされたもので、高速フアイル
制御機構等に設けられた複数段のデータバツフアを効率
良く制御するための方式を提供すると共に、データサー
ビス待時間の変動によるデータサービスエラーの検出方
式を提供することにある。
が速い、高速ファイル装置等は直接メインメモリとデー
タ転送を行なう必要がある。この場合、高速ファイル装
置を制御する高速ファイル制御機構は、メインメモリを
制御するメモリ制御機構に対してデータサービス要求を
出す。メモリ制御機構は、中央処理装置や、他の高速フ
ァイル装置等のデータサービスを行なうので、データサ
ービス待時間が発生する。一方、高速ファイル装置は、
一定速度でデータ処理を行なわないとデータ抜けが発生
するので、高速ファイル制御機構は、データサービス待
時間をカバーするためのデータバッファを持つ必要があ
る。ところで、近年はデータ処理能力の向上に伴なつて
従来のものに比し高速ファイル装置の容量アップスピー
ドアップが計られてきている。そのため、従来の高速フ
ァイル制御機構においては１段バッファで間に合つてい
たものが、高速ファイル装置のスピードアツプに伴ない
１段のデータバツフアでは間に合わなくなつて来た。本
発明は叙上の事情に鑑みなされたもので、高速フアイル
制御機構等に設けられた複数段のデータバツフアを効率
良く制御するための方式を提供すると共に、データサー
ビス待時間の変動によるデータサービスエラーの検出方
式を提供することにある。
しかして、本発明においては、データサービス要因の順
序を決定するカウンタを設け、各データバツフアに対応
するデータサービス要因記憶フラグをそのカウンタによ
りデータサービス要因発生毎にセツトしていき、データ
サービス要因記憶フラグが１つでもセツトされている時
はデータサービス要因あ勺と判断−データサービスを開
始させる。
序を決定するカウンタを設け、各データバツフアに対応
するデータサービス要因記憶フラグをそのカウンタによ
りデータサービス要因発生毎にセツトしていき、データ
サービス要因記憶フラグが１つでもセツトされている時
はデータサービス要因あ勺と判断−データサービスを開
始させる。
しかしながら、その時すでにデータサービス動作中にあ
つては、次のデータサービスの開始を待たせる必要があ
るため、データサービスを制御するフラグを設ける。そ
して、データサービス動作中にどのデータバツフアがデ
ータを入出力すればよいか決定するため、並びに、動作
終了時にどのデータサービス要因記憶フラグをりセツト
すれば良いかを決めるカウンタを設けて、複数段からな
るデータバツフアを順序よく制御する。また、本発明に
おいては、同一のバツフアに対する前のデータサービス
動作が終了しないうちに次のデータサービス要因が発生
した場合には、データサービスエラーを検出する目的で
、各データバツフア毎に設けられているデータサービス
要因記憶フラグがすでにセツトされた状態に、さらにデ
ータサービス要因パルス信号が入力された場合にはデー
タサービスエラーを検出するように構成されていること
である。以下、本発明を高速フアイル装置の１つである
磁気デイスク装置の制御機構に実施した例に従い詳細に
説明する。
つては、次のデータサービスの開始を待たせる必要があ
るため、データサービスを制御するフラグを設ける。そ
して、データサービス動作中にどのデータバツフアがデ
ータを入出力すればよいか決定するため、並びに、動作
終了時にどのデータサービス要因記憶フラグをりセツト
すれば良いかを決めるカウンタを設けて、複数段からな
るデータバツフアを順序よく制御する。また、本発明に
おいては、同一のバツフアに対する前のデータサービス
動作が終了しないうちに次のデータサービス要因が発生
した場合には、データサービスエラーを検出する目的で
、各データバツフア毎に設けられているデータサービス
要因記憶フラグがすでにセツトされた状態に、さらにデ
ータサービス要因パルス信号が入力された場合にはデー
タサービスエラーを検出するように構成されていること
である。以下、本発明を高速フアイル装置の１つである
磁気デイスク装置の制御機構に実施した例に従い詳細に
説明する。
第１図は従来から実施されている磁気デイスク制御機構
（ＤＫＣ）の１段データバツフア回路のプロツク図であ
り、第２図は本発明の特徴を有するところのＤＫＣの複
数段データバツフア回路のプロツク図である。
（ＤＫＣ）の１段データバツフア回路のプロツク図であ
り、第２図は本発明の特徴を有するところのＤＫＣの複
数段データバツフア回路のプロツク図である。
ＤＫＣによ勺制御される磁気デイスク装置（ＤＫ）の動
作は、大きく分けて書込み（ＷＲＩＴＥ）と読出し（Ｒ
ＥＡＤ）に分類することができる。まず、ＷＲＩＴＥ動
作の場合、データサ一つノ ビス要求に従いメインメモリ（ＭＲＹ）から読出された
データはメモリ制御機構（ＤＭＡＣ）を通ｂ１第１図の
Ａ信号としてマルチプレクサ１を経由してＥ信号となる
。
作は、大きく分けて書込み（ＷＲＩＴＥ）と読出し（Ｒ
ＥＡＤ）に分類することができる。まず、ＷＲＩＴＥ動
作の場合、データサ一つノ ビス要求に従いメインメモリ（ＭＲＹ）から読出された
データはメモリ制御機構（ＤＭＡＣ）を通ｂ１第１図の
Ａ信号としてマルチプレクサ１を経由してＥ信号となる
。
第１図において該Ｅ信号はデータバツフア（ＤＢ）３に
取込まれるが、第２図に訃いては、該Ｅ信号はコントロ
ール回路の指示に従い、データバツフア４のＤＢｌから
データバツフア５のＤＢＮのＮ段（Ｎは正の整数）から
なるデータバツフアのいずれかに取込まれる。データバ
ツフア内のデータは、ＤＫからの要求に従いデータレジ
スタ（ＤＲ）２に移される。この場合、第１図に卦いて
ＤＢ３の出力信号Ｂが直接ＤＲ２に取込まれるが、第２
図に訃いては、コントロール回路の指示に従い、ＤＢｌ
の出力信号ＧからＤＲＮの出力信号Ｈまでのいずれかが
マルチプレクサ６を通Ｂ，．Ｂ信号としてＤＲ２に取込
まれる。ＤＲ内のデータは、Ｄ信号としてＤＫに送られ
書込まれる。次に、ＲＥＡＤ動作の場合、ＤＫから読出
されたデータはＣ信号としてＤＲ２に取込まれ、該ＤＲ
２に取込まれたデータがＦ信号としてマルチプレクサ１
を通ジＥ信号となる。ここまでは第１図及び第２図とも
に同じであるが、第１図に｝いては、該Ｅ信号は直接Ｄ
Ｂ３に取込まれる。一方第２図においては、Ｅ信号はコ
ントロール回路の指示に従いＤＢｌからＤＢＮのいずれ
かに取込まれる。データバツフアにデータが取込まれる
と、コントロール回路はＤＭＡＣに対しデータ・サービ
ス要求を出す。ＤＭＡＣからデータサービス許可がおり
ると、データバツフアのデータはＢ信号としてＤｌＶＡ
Ｃに出力されるのであるが、第１図に卦いてはＤＢ３の
出力が直接Ｂ信号となるのに対して、第２図に卦いては
、コントロール回路の指示に従い、ＤＢｌの出力信号Ｇ
からＤＢＮの出力信号Ｈまでのいずれかが、マルチプレ
クサ６を通１！）Ｂ信号となる。Ｂ信号はデータサービ
ス動作に従い、ＤＭＡＣを通ＨＭＲＹに書込まれる。第
３図に従来から実施されているＤＫＣの１段データバツ
フア・コントロール回路の構成例を示Ｌそのタイムチヤ
ートを第５図に示す。
取込まれるが、第２図に訃いては、該Ｅ信号はコントロ
ール回路の指示に従い、データバツフア４のＤＢｌから
データバツフア５のＤＢＮのＮ段（Ｎは正の整数）から
なるデータバツフアのいずれかに取込まれる。データバ
ツフア内のデータは、ＤＫからの要求に従いデータレジ
スタ（ＤＲ）２に移される。この場合、第１図に卦いて
ＤＢ３の出力信号Ｂが直接ＤＲ２に取込まれるが、第２
図に訃いては、コントロール回路の指示に従い、ＤＢｌ
の出力信号ＧからＤＲＮの出力信号Ｈまでのいずれかが
マルチプレクサ６を通Ｂ，．Ｂ信号としてＤＲ２に取込
まれる。ＤＲ内のデータは、Ｄ信号としてＤＫに送られ
書込まれる。次に、ＲＥＡＤ動作の場合、ＤＫから読出
されたデータはＣ信号としてＤＲ２に取込まれ、該ＤＲ
２に取込まれたデータがＦ信号としてマルチプレクサ１
を通ジＥ信号となる。ここまでは第１図及び第２図とも
に同じであるが、第１図に｝いては、該Ｅ信号は直接Ｄ
Ｂ３に取込まれる。一方第２図においては、Ｅ信号はコ
ントロール回路の指示に従いＤＢｌからＤＢＮのいずれ
かに取込まれる。データバツフアにデータが取込まれる
と、コントロール回路はＤＭＡＣに対しデータ・サービ
ス要求を出す。ＤＭＡＣからデータサービス許可がおり
ると、データバツフアのデータはＢ信号としてＤｌＶＡ
Ｃに出力されるのであるが、第１図に卦いてはＤＢ３の
出力が直接Ｂ信号となるのに対して、第２図に卦いては
、コントロール回路の指示に従い、ＤＢｌの出力信号Ｇ
からＤＢＮの出力信号Ｈまでのいずれかが、マルチプレ
クサ６を通１！）Ｂ信号となる。Ｂ信号はデータサービ
ス動作に従い、ＤＭＡＣを通ＨＭＲＹに書込まれる。第
３図に従来から実施されているＤＫＣの１段データバツ
フア・コントロール回路の構成例を示Ｌそのタイムチヤ
ートを第５図に示す。
又、第４図に本発明の特徴を有するＤＫＣの複数段デー
タバツフア・コントロール回路の構成例を示−そのタイ
ムチヤートを第６図に示す。初め第５図のタイムチヤー
トをもとに、第３図に示す従来から実施されているとこ
ろのデータバツフア・コントロール回路について説明す
る。
タバツフア・コントロール回路の構成例を示−そのタイ
ムチヤートを第６図に示す。初め第５図のタイムチヤー
トをもとに、第３図に示す従来から実施されているとこ
ろのデータバツフア・コントロール回路について説明す
る。
まず、ＷＲＩＴＥ動昨の場合、ＤＫの書込みタイミング
と同期して作られるデータサービス要因パルス信号ａに
よりフリツプフロツブ（ＲＱ）７をセツトし、その出力
信号ｂをＤＭＡＣに送り出す。ｂ信号を受信したＤＭＡ
Ｃは、データサービス許可信号ｃを返す。ｃ信号を受信
するとフリツプフロツプ（ＳＬ）８をセツトＬその出力
信号ｄをＤＭＡＣに送り出すとともにＲＱ７をりセツト
する。ｄ信号を受信したＤＭＡＣは、ＭＲＹのデータサ
ービスが可能となつたときにデータサービス開始信号ｅ
を返す。ｅ信号を受信するとフリツプ・フロツプ（ＭＳ
）９をセツトＬその出力信号ｆをＤＭＡＣに送勺出すと
ともにＳＬ８をりセツトする。ｆ信号を受信したＤＭＡ
ＣはＭＲＹからデータを読出し、第１図で説明したＡ信
号として出力するとともにデータ処理信号ｇを返す。ｇ
信号を受信すると、Ａ信号はマルチプレクサ１を通ＢＥ
信号としてＤＢ３に取込まれるとともに、ＭＳ９をりセ
ツトする。ＤＢに取込まれたデータは、次のａ信号でＢ
信号としてＤＲ２に移された後、Ｄ信号としてＤＫに送
られ書込まれる。また、ａ信号によりＲＱ７をセツトし
、同様な動作を繰返す。次に、ＲＥＡＤ動作の場合、Ｄ
Ｋから読出されたデータはＣ信号として第１図のＤＲ２
に取込まれる。
と同期して作られるデータサービス要因パルス信号ａに
よりフリツプフロツブ（ＲＱ）７をセツトし、その出力
信号ｂをＤＭＡＣに送り出す。ｂ信号を受信したＤＭＡ
Ｃは、データサービス許可信号ｃを返す。ｃ信号を受信
するとフリツプフロツプ（ＳＬ）８をセツトＬその出力
信号ｄをＤＭＡＣに送り出すとともにＲＱ７をりセツト
する。ｄ信号を受信したＤＭＡＣは、ＭＲＹのデータサ
ービスが可能となつたときにデータサービス開始信号ｅ
を返す。ｅ信号を受信するとフリツプ・フロツプ（ＭＳ
）９をセツトＬその出力信号ｆをＤＭＡＣに送勺出すと
ともにＳＬ８をりセツトする。ｆ信号を受信したＤＭＡ
ＣはＭＲＹからデータを読出し、第１図で説明したＡ信
号として出力するとともにデータ処理信号ｇを返す。ｇ
信号を受信すると、Ａ信号はマルチプレクサ１を通ＢＥ
信号としてＤＢ３に取込まれるとともに、ＭＳ９をりセ
ツトする。ＤＢに取込まれたデータは、次のａ信号でＢ
信号としてＤＲ２に移された後、Ｄ信号としてＤＫに送
られ書込まれる。また、ａ信号によりＲＱ７をセツトし
、同様な動作を繰返す。次に、ＲＥＡＤ動作の場合、Ｄ
Ｋから読出されたデータはＣ信号として第１図のＤＲ２
に取込まれる。
ＤＲ２にデータがそろうと、データサービス要因パルス
信号ａを発生させる。ａ信号により１ＤＲ２のデータは
Ｆ信号としてマルチプレクサ１を通ＢＥ信号としてＤＢ
３に移される。また、ａ信号により，．ＲＱ７をセツト
する。以後同様に順次、ＳＬ８，ＭＳ９とセツトする。
ＭＳ９をセツトすると、ＤＢ３のデータはＢ信号として
ＤＭＡＣに出力される。ＤＭＡＣはＢ信号をＭＲＹに書
込んだ後、ｇ信号を返す。ｇ信号を受信すると、ＭＳ９
をりセツトする。再び、ＤＲ２にデータがそろうと、ａ
信号を発生させ、同様な動作を繰返す。次に、第６図の
タイムチヤートをもとに、第４図に示す本発明の特徴を
有するＤＫＣの複数段データバツフア・コントロール回
路について説明する。まず、ＷＲＩＴＥ動作の場合、Ｄ
Ｋの書込みタイミングと同期してデータサービス要因パ
ルス信号Ｈｆ）′−作られる。ｈ信号はインバータ１０
を通して、Ｎ進カウンタ（ＤＢＳＣ）１１にカウントパ
ルスとして入力される。ＤＢＳＣｌｌは第２図で説明し
た各データバツフアのデータサービス要求順序を決定す
るものであり，．ｈ信号の後縁でカウントされる。ｈ信
号とＤＢＳＣｌｌで指定するカウント状態１すなわちＣ
１からＣＮまでの出力は、それぞれアンドゲート１２か
ら１３に入力され、それらの出力信号はそれぞれＪから
ｋまでとなる。ｊ信号は第２図のＤＢｌに対応するフリ
ツプフロツプ（ＤＢＦｌ）１４のセツト入力とな力、ｋ
信号はＤＢＮに対応するフリツプフロツプ（ＤＢＦＮ）
１５のセツト入力となる。ＤＢＳＣｌｌがカウントＣ１
のとき、Ｊ信号が出力され、１４のＤＢＦｌがセツトさ
れる。データサービスの開始を制御するフリツプフロツ
プ（ＲＱＥ）１７は、データサービス動作中にりセツト
され、データサービス動作終了後セツトされる。ＤＢＦ
ｌの出力信号ｔからＤＢＦＮの出力信号ｍまでは全てオ
アゲート１６に入力され、その出力信号ｎはＲＱＥｌ７
の出力信号ｑとともにアンドゲート１８に入力され、そ
の出力信号ａがＲＱ７に入力される〇データサービス動
作を行なつていない時にはｑ信号は８ｒ′となつている
ため、ＤＢＦｌの出力信号ｔが８ｒ゛となればｎ信号が
″ｒ”となり１ａ信号も″ｒ′となつてＲＱ７をセツト
する。ｃ信号を受信するとＳＬ８をセツトし、ＲＱ７及
びＲＱＥｌ７をりセツトする。ｅ信号を受信するとＭＳ
９をセツトし、ＳＬ８をりセツトする。ＤＭＡＣからＭ
ＲＹへのデータ信号Ａとともにｇ信号を受信すると、Ａ
信号は第２図のマルチプレククサ１を通Ｄ，．Ｅ信号と
して各データバツフアの入力信号となる。この時、デー
タサービス要求中のデータバツフアを決定するＮ進カウ
ンタ（ＤＢ一ＲＣ）２１の指定するデータバツフアが、
Ｅ信号をｇ信号のタイミングで取込む。つま力、ＤＢＲ
−Ｃ２ｌはＤＢＳＣｌｌと同じ順序でカウントされ、Ｄ
ＢＲＣ２ｌがカウントＣ１のとき、Ｅ信号はＤＢｌに取
込まれる ｇ信号により１ＭＳ９はりセツトされる。Ｍ
Ｓの出力信号ｆはデイレーライン１９を通力ｐ信号とな
る。
信号ａを発生させる。ａ信号により１ＤＲ２のデータは
Ｆ信号としてマルチプレクサ１を通ＢＥ信号としてＤＢ
３に移される。また、ａ信号により，．ＲＱ７をセツト
する。以後同様に順次、ＳＬ８，ＭＳ９とセツトする。
ＭＳ９をセツトすると、ＤＢ３のデータはＢ信号として
ＤＭＡＣに出力される。ＤＭＡＣはＢ信号をＭＲＹに書
込んだ後、ｇ信号を返す。ｇ信号を受信すると、ＭＳ９
をりセツトする。再び、ＤＲ２にデータがそろうと、ａ
信号を発生させ、同様な動作を繰返す。次に、第６図の
タイムチヤートをもとに、第４図に示す本発明の特徴を
有するＤＫＣの複数段データバツフア・コントロール回
路について説明する。まず、ＷＲＩＴＥ動作の場合、Ｄ
Ｋの書込みタイミングと同期してデータサービス要因パ
ルス信号Ｈｆ）′−作られる。ｈ信号はインバータ１０
を通して、Ｎ進カウンタ（ＤＢＳＣ）１１にカウントパ
ルスとして入力される。ＤＢＳＣｌｌは第２図で説明し
た各データバツフアのデータサービス要求順序を決定す
るものであり，．ｈ信号の後縁でカウントされる。ｈ信
号とＤＢＳＣｌｌで指定するカウント状態１すなわちＣ
１からＣＮまでの出力は、それぞれアンドゲート１２か
ら１３に入力され、それらの出力信号はそれぞれＪから
ｋまでとなる。ｊ信号は第２図のＤＢｌに対応するフリ
ツプフロツプ（ＤＢＦｌ）１４のセツト入力とな力、ｋ
信号はＤＢＮに対応するフリツプフロツプ（ＤＢＦＮ）
１５のセツト入力となる。ＤＢＳＣｌｌがカウントＣ１
のとき、Ｊ信号が出力され、１４のＤＢＦｌがセツトさ
れる。データサービスの開始を制御するフリツプフロツ
プ（ＲＱＥ）１７は、データサービス動作中にりセツト
され、データサービス動作終了後セツトされる。ＤＢＦ
ｌの出力信号ｔからＤＢＦＮの出力信号ｍまでは全てオ
アゲート１６に入力され、その出力信号ｎはＲＱＥｌ７
の出力信号ｑとともにアンドゲート１８に入力され、そ
の出力信号ａがＲＱ７に入力される〇データサービス動
作を行なつていない時にはｑ信号は８ｒ′となつている
ため、ＤＢＦｌの出力信号ｔが８ｒ゛となればｎ信号が
″ｒ”となり１ａ信号も″ｒ′となつてＲＱ７をセツト
する。ｃ信号を受信するとＳＬ８をセツトし、ＲＱ７及
びＲＱＥｌ７をりセツトする。ｅ信号を受信するとＭＳ
９をセツトし、ＳＬ８をりセツトする。ＤＭＡＣからＭ
ＲＹへのデータ信号Ａとともにｇ信号を受信すると、Ａ
信号は第２図のマルチプレククサ１を通Ｄ，．Ｅ信号と
して各データバツフアの入力信号となる。この時、デー
タサービス要求中のデータバツフアを決定するＮ進カウ
ンタ（ＤＢ一ＲＣ）２１の指定するデータバツフアが、
Ｅ信号をｇ信号のタイミングで取込む。つま力、ＤＢＲ
−Ｃ２ｌはＤＢＳＣｌｌと同じ順序でカウントされ、Ｄ
ＢＲＣ２ｌがカウントＣ１のとき、Ｅ信号はＤＢｌに取
込まれる ｇ信号により１ＭＳ９はりセツトされる。Ｍ
Ｓの出力信号ｆはデイレーライン１９を通力ｐ信号とな
る。
ｐ信号はインバータ２０を通ＤｌＲＱＥｌ７のセツト入
力及びＤＢＲＣ２ｌのカウント入力となる。ｐ信号及び
、ｆ信号の負信号は、アンドゲート２２に入力され、そ
の出力は信号γとなる。このｒ信号はデータサービス要
求が実行された時に出るパルスである。γ信号と、ＤＢ
Ｒ一Ｃ２ｌで指定されるカウント状態ｑすなわちＣ１か
らＣＮまでの出力は、それぞれアンドゲート２３から２
４に入力され、それらの出力は信号ｓからｔまでとなる
。ｓ信号は１４のＤＢＦｌのりセツト入力となり１ｔ信
号は１５のＤＢＦＮのりセツト入力となる。従つて、Ｄ
ＢＲＣ２ｌがカウントＣ１のとき、ｓ信号によりＤＢＦ
ｌがりセツトされる。ｐ信号の後縁でＲＱＥｌ７はセツ
トされ、ＤＢ−ＲＣ２ｌは１つカウントアツプされる。
力及びＤＢＲＣ２ｌのカウント入力となる。ｐ信号及び
、ｆ信号の負信号は、アンドゲート２２に入力され、そ
の出力は信号γとなる。このｒ信号はデータサービス要
求が実行された時に出るパルスである。γ信号と、ＤＢ
Ｒ一Ｃ２ｌで指定されるカウント状態ｑすなわちＣ１か
らＣＮまでの出力は、それぞれアンドゲート２３から２
４に入力され、それらの出力は信号ｓからｔまでとなる
。ｓ信号は１４のＤＢＦｌのりセツト入力となり１ｔ信
号は１５のＤＢＦＮのりセツト入力となる。従つて、Ｄ
ＢＲＣ２ｌがカウントＣ１のとき、ｓ信号によりＤＢＦ
ｌがりセツトされる。ｐ信号の後縁でＲＱＥｌ７はセツ
トされ、ＤＢ−ＲＣ２ｌは１つカウントアツプされる。
ＲＱＥｌ７がセツトされたとき、ＤＢＦｌからＤＢＦＮ
まづのフラグのどれか１つでも４１″となつていれば、
同様の動作により１データバツフアにＭＲＹデータが取
込まれる。ＤＢＳＣｌｌが再びカウントＣ１になつてか
らｈ信号が発生すると、第２図のＤＢｌの出力信号Ｇは
、ＤＢＳＣｌｌによつてコントロールされるマルチプレ
クサ６を通つてＢ信号とな勺、ＤＲ２に取込まれる。ま
た、そのとき、ｊ信号によＶ）ＤＢＦｌがセツトされる
。ＤＲ２のデータは、Ｄ信号としてＤＫに送られ書込ま
れる。以後同様な動作が繰返される。次に、ＲＥＡＤ動
作の場合、ＤＫから読出されたデータは第２図のＣ信号
としてＤＲ２に取込まれる。
まづのフラグのどれか１つでも４１″となつていれば、
同様の動作により１データバツフアにＭＲＹデータが取
込まれる。ＤＢＳＣｌｌが再びカウントＣ１になつてか
らｈ信号が発生すると、第２図のＤＢｌの出力信号Ｇは
、ＤＢＳＣｌｌによつてコントロールされるマルチプレ
クサ６を通つてＢ信号とな勺、ＤＲ２に取込まれる。ま
た、そのとき、ｊ信号によＶ）ＤＢＦｌがセツトされる
。ＤＲ２のデータは、Ｄ信号としてＤＫに送られ書込ま
れる。以後同様な動作が繰返される。次に、ＲＥＡＤ動
作の場合、ＤＫから読出されたデータは第２図のＣ信号
としてＤＲ２に取込まれる。
ＤＲ２にデータがそろうとｈ信号を発生させる。このｈ
信号により，．ＤＲ２のデータはＦ信号としてマルチプ
レクサ１を通Ｄ，．Ｅ信号として各データバツフアの入
力信号となり１ＤＢＳＣ１１の指定するデータバツフア
に取込まれる。また、ＤＢＳＣｌｌの指定によ勺該当Ｄ
ＢＦがセツトされる。すなわち、ＤＢＳＣｌｌがカウン
トＣ１の．とき、ＤＲ２のデータはＤＢｌに取込まれ、
Ｊ信号によ勺ＤＢＦｌがセツトされる。ｈ信号の後縁で
ＤＢＳＣｌｌは１つカウントアツプさねる。ＤＢＦｌか
ら出力されるｔ信号によりｎ信号が６１１となり，．Ｒ
ＱＥｌ７が０ｒ′のときａ信号，が４１″となり１ＲＱ
７をセツトする。ｃ信号を受信するとＳＬ８をセツトし
、ＲＱ７及びＲＱＥｌ７をりセツトする。ｅ信号を受信
するとＭＳ９をセツトし、ＳＬ８をりセツトする。ｆ信
号を出力するとともに、ＤＢＲＣ２ｌの指定するデータ
バツフアの内容がマルチプレクサ６を通ＢＢ信号として
出力される。すなわちＤＢＦｌによるデータサービス動
作中は、ＤＢＲＣ２ｌはカウントＣ１を指定しているの
で、ＤＢｌの出力信号ＧがＢ信号となる。ＤＭＡＣはＢ
信号をＭＲＹに書込んだ後、ｇ信号を返す。ｇ信号を受
信すると、ＭＳ９をりセツトする。ＤＢＲＣ２ｌはカウ
ントＣ１を指定しているので、γ信号によＶ）ｓ信号が
出力され、ＤＢＦｌをりセツトする。ｐ信号の後縁で、
ＲＱＥｌ７はセツトされ、ＤＢＲＣ２ｌは１つカウント
アツプされる。以後、同様な動作が繰返さねる。第７図
は第４図に示すＤＫＣの複数段データバツフア・コント
ロール回路に適用した本発明のもう１つの特徴であるデ
ータサービス・エラー検出回路の構成例であ沢第８図は
そのタイムチヤートを示す。
信号により，．ＤＲ２のデータはＦ信号としてマルチプ
レクサ１を通Ｄ，．Ｅ信号として各データバツフアの入
力信号となり１ＤＢＳＣ１１の指定するデータバツフア
に取込まれる。また、ＤＢＳＣｌｌの指定によ勺該当Ｄ
ＢＦがセツトされる。すなわち、ＤＢＳＣｌｌがカウン
トＣ１の．とき、ＤＲ２のデータはＤＢｌに取込まれ、
Ｊ信号によ勺ＤＢＦｌがセツトされる。ｈ信号の後縁で
ＤＢＳＣｌｌは１つカウントアツプさねる。ＤＢＦｌか
ら出力されるｔ信号によりｎ信号が６１１となり，．Ｒ
ＱＥｌ７が０ｒ′のときａ信号，が４１″となり１ＲＱ
７をセツトする。ｃ信号を受信するとＳＬ８をセツトし
、ＲＱ７及びＲＱＥｌ７をりセツトする。ｅ信号を受信
するとＭＳ９をセツトし、ＳＬ８をりセツトする。ｆ信
号を出力するとともに、ＤＢＲＣ２ｌの指定するデータ
バツフアの内容がマルチプレクサ６を通ＢＢ信号として
出力される。すなわちＤＢＦｌによるデータサービス動
作中は、ＤＢＲＣ２ｌはカウントＣ１を指定しているの
で、ＤＢｌの出力信号ＧがＢ信号となる。ＤＭＡＣはＢ
信号をＭＲＹに書込んだ後、ｇ信号を返す。ｇ信号を受
信すると、ＭＳ９をりセツトする。ＤＢＲＣ２ｌはカウ
ントＣ１を指定しているので、γ信号によＶ）ｓ信号が
出力され、ＤＢＦｌをりセツトする。ｐ信号の後縁で、
ＲＱＥｌ７はセツトされ、ＤＢＲＣ２ｌは１つカウント
アツプされる。以後、同様な動作が繰返さねる。第７図
は第４図に示すＤＫＣの複数段データバツフア・コント
ロール回路に適用した本発明のもう１つの特徴であるデ
ータサービス・エラー検出回路の構成例であ沢第８図は
そのタイムチヤートを示す。
第８図のタイムチヤートをもとに第７図の説明を行なう
。
。
第７図において、ＤＢＦｌからＤＢＦＮまでのフリツプ
フロツプは全てりセツト付きのＤ形フリツプフロツプ．
からなる。これらの全てのフリツプフロツプのＤ入力に
は、データサービス要因をコントロールするための信号
ｕを入力する。また、第４図で説明したｊ信号はインバ
ータ２５を通つてＤＢＦｌのトリガ入力となる。同様に
、ｋ信号はインバータ２６を通つてＤＢＦＮのトリガ入
力となる。ＤＢＦｌ〜ＤＢＦＮのりセツト入力信号は第
４図と同様である。ＤＢＦｌの出力信号Ｌはｊ信号とと
もにアンドゲート２７の入力信号となり１その出力信号
ｕは第２図のＤＢｌのデータサービス・エラー検出信号
となる。同様に、ＤＢＦＮの出力信号Ｍｉｉ′ｋ信号と
ともにアンドゲート２８の入力信号となり１その出力信
号ｗはＤＢＮのデータサービス・エラー検出信号となる
。各データバツフアのデータサービス●エラー検出信号
は全てオアゲート２９の入力となり１その出力信号ｘは
データサービス・エラー検出信号となる。ｘ信号はフリ
ツプフロツプ（ＥＲＲ）３０のセツト入力となる。ＥＲ
Ｒ３Ｏの出力信号ｙはデータサービス・エラー検出フラ
グ信号となる。ｚ信号はＥＲ一Ｒ３Ｏのりセツト入力と
な勺、それが０１″のときＥＲＲ３Ｏをりセツトする。
第２図に示すＤＢｌのデータサービス動作を行なう場合
、信号ｕが７ｒ”のとき、ｊ信号の後縁でＤＢＦｌがセ
ツトされる。
フロツプは全てりセツト付きのＤ形フリツプフロツプ．
からなる。これらの全てのフリツプフロツプのＤ入力に
は、データサービス要因をコントロールするための信号
ｕを入力する。また、第４図で説明したｊ信号はインバ
ータ２５を通つてＤＢＦｌのトリガ入力となる。同様に
、ｋ信号はインバータ２６を通つてＤＢＦＮのトリガ入
力となる。ＤＢＦｌ〜ＤＢＦＮのりセツト入力信号は第
４図と同様である。ＤＢＦｌの出力信号Ｌはｊ信号とと
もにアンドゲート２７の入力信号となり１その出力信号
ｕは第２図のＤＢｌのデータサービス・エラー検出信号
となる。同様に、ＤＢＦＮの出力信号Ｍｉｉ′ｋ信号と
ともにアンドゲート２８の入力信号となり１その出力信
号ｗはＤＢＮのデータサービス・エラー検出信号となる
。各データバツフアのデータサービス●エラー検出信号
は全てオアゲート２９の入力となり１その出力信号ｘは
データサービス・エラー検出信号となる。ｘ信号はフリ
ツプフロツプ（ＥＲＲ）３０のセツト入力となる。ＥＲ
Ｒ３Ｏの出力信号ｙはデータサービス・エラー検出フラ
グ信号となる。ｚ信号はＥＲ一Ｒ３Ｏのりセツト入力と
な勺、それが０１″のときＥＲＲ３Ｏをりセツトする。
第２図に示すＤＢｌのデータサービス動作を行なう場合
、信号ｕが７ｒ”のとき、ｊ信号の後縁でＤＢＦｌがセ
ツトされる。
ＤＢＦｌが７１″のとき、一連のデータサービス動作が
発生−データサービス終了時にｓ信号でＤＢＦｌがりセ
ツトされる。もし、ＤＢＦｌが″１″のとき、次のｊ信
号が発生すると、前のデータサービス動作中に次のデー
タサービス要因が発生したことになる。この場合、ｕ信
号が４１７となり１それによつてｘ信号も″１″になり
ＳＥＲＲ３Ｏをセツトし、ｙ信号が゛ビとなる。同様に
他のデータバツフアにおいても、データサービス動作中
に、次のデータサービス要因が発生するとＥＲＲ３Ｏを
セツトする。以上説明した如く、本発明によれば、高速
フアイル装置を制御する高速フアイル制御機構等におい
て、データサービス待時間の差により何段のデータバツ
フアが必要であるかを決定しなければならないとき、必
要な段数のデータバツフアを何段でも自由に、わつ必要
最少限の論理回路で実現することが可能であ沢データバ
ツフア段数の変更も容易である。
発生−データサービス終了時にｓ信号でＤＢＦｌがりセ
ツトされる。もし、ＤＢＦｌが″１″のとき、次のｊ信
号が発生すると、前のデータサービス動作中に次のデー
タサービス要因が発生したことになる。この場合、ｕ信
号が４１７となり１それによつてｘ信号も″１″になり
ＳＥＲＲ３Ｏをセツトし、ｙ信号が゛ビとなる。同様に
他のデータバツフアにおいても、データサービス動作中
に、次のデータサービス要因が発生するとＥＲＲ３Ｏを
セツトする。以上説明した如く、本発明によれば、高速
フアイル装置を制御する高速フアイル制御機構等におい
て、データサービス待時間の差により何段のデータバツ
フアが必要であるかを決定しなければならないとき、必
要な段数のデータバツフアを何段でも自由に、わつ必要
最少限の論理回路で実現することが可能であ沢データバ
ツフア段数の変更も容易である。
又、データサービス待時間は正常動作時を基準にしてデ
ータバツフアの段数を決定しているため、異常又はその
他の事情によりデータサービス待時間が正常動作時に比
べて長くなつた場合はデータサービス・エラーを検出し
なければならないが、本発明によればこのデータサービ
ス・エラーの検出を容易に実現することが可能である。
ータバツフアの段数を決定しているため、異常又はその
他の事情によりデータサービス待時間が正常動作時に比
べて長くなつた場合はデータサービス・エラーを検出し
なければならないが、本発明によればこのデータサービ
ス・エラーの検出を容易に実現することが可能である。
第１図は従来から実施されている１段データバツフア回
路のプロツク図、第２図は本発明で対象にしている複数
段データバツフア回路のプロツク図、第３図は従来から
実施されている１段データバツフア・コントロール回路
の実施例、第４図は本発明方式の特徴を有する複数段デ
ータバツフア・コントロール回路の実施秒東第５図は第
３図の動作タイムチヤート、第６図は第４図の動作タイ
ムチヤート、第７図は本発明方式の特徴を有する複数段
データバツフア・コントロール回路に適用したデータサ
ービス・エラー検出部の実施例、第８図は第７図の動作
タイムチヤートである。 １，６・・・・・・マルチプレクサ、４，５・・・・・
・データバツフア、７，８，９，１４，１５，１７，３
０・・・・・・フリツプフロツプ、１１，２１・・・・
・・カウンタ。
路のプロツク図、第２図は本発明で対象にしている複数
段データバツフア回路のプロツク図、第３図は従来から
実施されている１段データバツフア・コントロール回路
の実施例、第４図は本発明方式の特徴を有する複数段デ
ータバツフア・コントロール回路の実施秒東第５図は第
３図の動作タイムチヤート、第６図は第４図の動作タイ
ムチヤート、第７図は本発明方式の特徴を有する複数段
データバツフア・コントロール回路に適用したデータサ
ービス・エラー検出部の実施例、第８図は第７図の動作
タイムチヤートである。 １，６・・・・・・マルチプレクサ、４，５・・・・・
・データバツフア、７，８，９，１４，１５，１７，３
０・・・・・・フリツプフロツプ、１１，２１・・・・
・・カウンタ。
Claims (1)
- 【特許請求の範囲】 １ データサービス要求に従つて複数段のデータバッフ
ァのあるデータバッファにデータを入力又は出力するデ
ータバッファの制御方式において、データサービス要求
の順序を決める第１のカウンタと、前記各データバッフ
ァに対応して設けられ、データサービス要求の発生する
毎に前記カウンタの出力によつてセットされる第１のフ
ラグ手段と、データサービスの開始を制御する第２のフ
ラグ手段と、データサービス要求を受けるべきいずれか
のデータバッファを指定すると共に、データサービス実
行後該データバッファに対応した前記第１のフラグ手段
をリセットする第２のカウンタを有し、前記第１のフラ
グ手段が１つでもセットされているときには、前記第２
のフラグ手段からの信号に従つてデータサービスを開始
することを特徴とするデータバッファ制御方式。 ２ データサービス要求に従つて複数段のデータバッフ
ァのあるデータバッファにデータを入力又は出力するデ
ータバッファの制御方式において、データサービス要求
の順序を決める第１のカウンタと、前記各データバッフ
ァに対応して設けられ、データサービス要求の発生する
毎に前記カウンタの出力によつてセットされる第１のフ
ラグ手段と、データサービスの開始を制御する第２のフ
ラグ手段と、データサービス要求を受けるべきいずれか
のデータバッファを指定すると共に、データサービス実
行後該データバッファに対応した前記第１のフラグ手段
をリセットする第２のカウンタと、規定時間内にデータ
サービスを受けることができなかつた場合に該第１のフ
ラグ手段の出力信号と、該第１のカウンタで指定された
データサービス要求パルス信号を各データバッファ対応
にそれぞれ論理積をとり、各データバッファ毎のデータ
サービスエラーを検出する手段を有することを特徴とす
るデータバッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12010177A JPS5919375B2 (ja) | 1977-10-07 | 1977-10-07 | デ−タバッフア制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12010177A JPS5919375B2 (ja) | 1977-10-07 | 1977-10-07 | デ−タバッフア制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55901A JPS55901A (en) | 1980-01-07 |
| JPS5919375B2 true JPS5919375B2 (ja) | 1984-05-04 |
Family
ID=14777933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12010177A Expired JPS5919375B2 (ja) | 1977-10-07 | 1977-10-07 | デ−タバッフア制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919375B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60157655A (ja) * | 1984-01-28 | 1985-08-17 | Fanuc Ltd | 補助記憶装置 |
| JPS61131526A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1977
- 1977-10-07 JP JP12010177A patent/JPS5919375B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55901A (en) | 1980-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| JPS6252655A (ja) | 共用割込みシステム | |
| JPS6235949A (ja) | メモリ−装置 | |
| JP3437802B2 (ja) | クロック制御回路とこれを用いた誤り訂正回路 | |
| JPS5919375B2 (ja) | デ−タバッフア制御方式 | |
| US6691182B2 (en) | DMA controller in which bus access ratio can be set | |
| US4272809A (en) | Channel device | |
| JP2669911B2 (ja) | Ｄｍａコントローラおよび情報処理システム | |
| JPS63123130A (ja) | パイプライン制御方式 | |
| JPS6118032A (ja) | 外部メモリ制御装置 | |
| JPS63228856A (ja) | 通信制御装置 | |
| JPS6235148B2 (ja) | ||
| KR100310298B1 (ko) | 데이터 전송 제어 회로 | |
| JP2978626B2 (ja) | Ｄｍａコントローラ | |
| JPS63293660A (ja) | 通信制御装置 | |
| JPS63187943A (ja) | 通信制御装置 | |
| JP2507634B2 (ja) | 情報処理装置 | |
| JPS58200323A (ja) | 入出力処理装置 | |
| JPS63187349A (ja) | 記憶装置 | |
| JPH05120030A (ja) | 割り込みコントローラ | |
| JPH03100851A (ja) | 先入れ先出し記憶装置 | |
| JPH03119449A (ja) | 計算装置 | |
| JPS6043763A (ja) | バツフア制御方式 | |
| JPS6232829B2 (ja) | ||
| JPS6125167B2 (ja) |