JPS6252655A - 共用割込みシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はディジタル・コンピュータのアーキテクチャに
関するものであり、より具体的には、マイクロコンピュ
ータ・システムの複数の入出力装置間でハードウェア割
込みを共用するための改良されたシステムに関するもの
である。

Ｂ、従来技術 最近のマイクロコンピュータ・システムは、一般にアド
レス・バスとデータ・バスによって、逐次通信装置、ロ
ーカル・エリア・ネットワーク・インターフェース、並
行印刷機構、ディスケット制御装置、実時間クロック、
特殊付加プロセッサ。

固定ディスク制御装置などの複数の入出力装置に接続さ
れた中央演算処理装置を含んでいる。一般にかかる入出
力装置はＣＰＵとは非同期的に作動し、不規則な間隔で
ＣＰＵのアテンションを必要とするだけである。

ＣＰＵによるかかる入出力装置のサービスを調整するた
めに、先行技術では主として２つの方法が用いられてき
た。第１の方法は、状況ポーリング法であり、第２の方
法は割込み法である。

第２図は、複数の入出力装置にサービスするために状況
ポーリング法を用いる汎用マイクロコンピュータ・シス
テムの構成を示したものである。

第２図において、ＣＰＵ２０’は、データ・バス２６に
よって複数の入出力（Ｉｌｏ＞装置２３および２５なら
びにランダム・アクセス記憶装置（ＲＡＭ）３２および
読取り専用記憶装置（ＲＯＭ）３０に接続されている。

複数の状況ポーリング線２１がＣＰＵ２０’　から出て
、それぞれ工１０装置２３および２５に向っている。マ
ルチプレクサ１９を使って、ＣＰＵ２０’に接続される
ポーリング線２１の数を減らすことができる。状況ボー
リーング法では、ＣＰＵ２０’は各Ｉ１０装置を逐次的
にテストして、サービスが必要がどうが決定しなければ
ならない。ＣＰＵ２０’中の主プログラムはその時間の
大部分をＩ１０装置２３および２５への周期的ポーリン
グに充てているので、この方法は、マイクロコンピュー
タ・システムのシステム・スループットを減らす効果が
ある６第３図は、割込み法を用いた別の先行技術の方法
を示したものである。第３図において、ＣＰＵ２０は、
データ・バス２６によってＩ１０装置２７および２９な
らびにＲＡＭ３２およびＲＯＭ３０に接続されている。

第３図のシステムに含まれているもう一つのハードウェ
ア・エレメントは、プログラム可能割込み制御装置（Ｐ
ＩＣ）２２であり、やはりデータ・バス２６に接続され
ている。

各Ｉ１０装置２７および２９は、Ｐ　Ｉ　Ｃ２２＆：向
う別々の専用割込み線２８を備えている。このＰｒＣ２
２は、Ｉ１０装置２７または２９の一方がら、その工／
○装置専用の割込み線２８を経て割込み信号（ＩＲＱ）
を受は取り、ＣＰＵ２０に割込み要求信号（ＩＲＥＱ）
を出力する。ＣＰＵ２０は、ＰｒＣ２２から割込み要求
信号（ＩＲＥＱ）を受は取るまで、その主プログラムを
実行することができる。割込み要求信号（ＩＲＥＱ）を
受は取ると、対応する割込み信号を出した工／○装置に
対するサービスを行うため、主プログラムの実行を中止
する。ＰｒＣ２２からＣＰＵ２０に送られる割込み要求
信号（ＩＲＥＱ）は、ＣＰＵ２０に、現在実行中の命令
を完了して、割込みハンドラと呼ばれる新しいルーチン
を取り出すべきことを通知する。割込みハンドラは、割
込みを要求しているＩ１０装置に対してサービスを行な
う。このサービスが完了すると、ＣＰＵ２０はその主プ
ログラムを中止した所から再開する。第３図の割込み法
を使うと、第２図の状況ポーリング法に比べてシステム
・スループットが著しく増大する。

割込み駆動式マイクロコンピュータ・システムで全体的
管理を行うＰ工Ｃ２２は既に知られている。このＰｒＣ
２２は、Ｉ１０装置から割込み信号（ＩＲＱ）を受は取
って、どのＩＲＱ信号が最高の優先順位をもつか決定し
、そのＩＲＱ信号が現在サービス中のレベルよりも高い
優先順位をもつかどうか決定し、この決定にもとづいて
ＣＰＵ２０に割込み要求信号（ＩＲＥＱ）を出す。かか
るＰｒＣ２２の一例は、インテル社発行の１ＡＰＸ８６
．８８ユーザーズ・マニュアル、１９８１年８月、Ｂ−
６７〜Ｂ−８３頁に記載されているインテル８２５９Ａ
である。

第３図に示すやり方でＰｒＣ２２を用いたマイクロコン
ピュータ・システムは例えばＩＢＭパーソナル・コンピ
ュータである。

第３図の各工／○装置２７．２９は、一般にその特定操
作要件に関連する専用プログラム、一般にサービス・ル
ーチンないし割込みハンドラと呼ばれているプログラム
を備えている。ＩＢＭパーソナル・コンピュータでは、
割込みベクトルによって割込みハンドラがアクセスされ
る。「割込みベトクル」の語は、割込みハンドラ・プロ
グラムがある記憶位置のアドレスを保持するのに使われ
る、記憶装置中の位置という意味である。最初システム
電源がオンになるとき、初期設定操作の一つは、ＲＡＭ
３２の低アドレス位置に少くとも８個の割込みベクトル
を構築することである。各側込みベクトルは、８本の割
込み線２８のうちの対応する１本上で割込みを要求する
８個のＩ１０装置のうちの一つからの割込み信号を処理
するための１割込みハンドラ・ルーチンの出発点の記憶
アドレスを表す。ＩＢＭパーソナル・コンピュータの操
作方式では、Ｉ１０装置２７または２９が対応する１本
の割込み線を比較的高い電位にするとき、ＰＩＣ２２が
割込み信号（ＩＲＱＯ〜ＩＲＱ７）を検出する。ＰＩＣ
２２がその要求を引き受ける場合、ＣＰＵ２０に通じる
ＩＲＥＱ出力線が高レベルになって、ＣＰＵ２０に有効
な割込み要求が行なわれたことを指示する。ＣＰＵ２０
のＩＲＥＱ線に割込み要求が存在するとき、ＣＰＵ２０
はその割込み肯定応答マシン・サイクルに入る。

割込み肯定応答マシン・サイクルは、現命令の処理を完
了して、現ステータス・フラグ、ある種の演算レジ、ス
タの内容、および現命令ポインタを、ＲＡＭ３２中に設
けられた後入れ先出しスタックに記憶する。ＣＰＵ２０
は、２種の割込み肯定応答ＣＩＡＣＫ）パルスの一つを
出す。これらの割込み肯定応答（ＩＡＣＫ）パルスは、
ＰＩＣ２２に、ＣＰＵ２０がその割込み要求を引き受け
たことを合図する。ＰＩＣ２２は、このときＲＡＭ３２
中の割込みベクトルの一つによって割込みハンドラ・ル
ーチンの実行をすぐに開始することができる。これは、
ＣＰＵ２０が出す２つの割込み背定応答（ＩＡＣＫ）パ
ルスのシーケンス中に行われる。第２の割込み肯定応答
パルスが出ると、ＰＩＣ２２は、割込みハンドラ・ルー
チンに対応する所望の割込みベクトルに関係する単一の
割込みベクトル・バイトをデータ・バス２６に載せる。

ＣＰＵ２０は、ＰＩＣ２２から割込みベクトル・バイト
を受は取ると、ＲＡＭ３２中での割込みベクトル位置の
実アドレスを計算する。次にＲＡＭ３２中のアドレスさ
れた割込みベクトルの内容をＣＰＵ２０がアクセスする
。この内容は、アテンションを要求しているＩ１０装置
の割込みにサービスする割込みハンドラ・ルーチンの始
めのアドレスである。次に割込みハンドラ・ルーチンの
プログラム実行をＣＰＵ２０が実施する。

サービス要求を実施するための先行技術による操作方法
の一例は、通信媒体からデータ・バイトを受は取ったば
かりの非同期通信制御装置がＩ１０装置２７である場合
である。Ｉ１０装置２７は、受は取ったデータ・バイト
をＲＡＭ３２中で以前に留保しておいた適当なバッファ
に転送するため、ＣＰＵ２０からサービスを要求する。

ＲＡＭ３２中の対応する割込みハンドラ・ルーチンは、
対応する割込みベクトルによってアクセスされ、ＣＰＵ
２０がデータ・バイトをＩ１０装置２７からＲＡＭ３２
に転送させることができるようにするのに必要な命令シ
ーケンスをもたらす。

割込みハンドラ・ルーチンが実行を完了すると、割込み
ハンドラ・ルーチンの終りに割込みリターン命令（ＩＲ
ＥＴ）を使ッテ、以前にＣＰＵ２０が実行中であった主
プログラムを再開することができる。割込みリターン命
令（ＩＲＥＴ）は、ＲＡＭ３２中の記憶スタックから、
命令ポインタ、コード・セグメント、およびフラグを読
み取って、それらをＣＰＵ２０の適当な位置に入れる。

こうして、主プログラムは、割込みハンドラ・ルーチン
の実行中にどんな変化が起ころうと、ＣＰＵ中で中断さ
れた所から再開する。

説明の便宜上、以下では８本の割込みＩ！２８を各線上
の割込み信号の名前（ＩＲＱＯ〜ＩＲＱ７）で呼ぶこと
にする。ＩＢＭパーソナル・コンピュータでは、ＰＩＣ
２２に入る８本の割込み線のうちの２本が、システム・
タイマとキーボード用に充てられている。優先順位が最
高の割込み線ＩＲＱＯが、システム・タイマに接続され
、優先順位が２番目の割込み線ＩＲＱ１がキーボード制
御装置に接続されている。残り６本の割込み線ＩＲＱ２
〜ＩＲＱ７は、Ｉ１０装置が共用する。優先順位が３番
目の割込み要求線ＩＲＱ２は、垂直帰線間隔がいつ発生
するかを示すため、ディスプレイ・アダプタに接続され
ている。優先順位が下から２番目の割込み要求線ＩＲＱ
６は、ディスケット制御装置に接続され、その制御装置
がある操作を完了したときアクティブになる。かくて、
容易にわかるように、ＰＩＣ２２に通じる予備割込み線
２８の使用可能性は、逐次通信アダプタ、並行印刷機構
アダプタ、固定ディスク制御装置、ローカル・エリア・
ネットワーク・アダプタなどのオプションの工／○装置
の付加によってさらに減少する。

割込み線の本数が少ないという問題を解決するための一
方法が、特開昭６１−２８１５４号公報に記載されてい
る論理回路構成によってもたらされる。先行技術では、
割込み線に接続されたＩ１０装置は１割込み線を低レベ
ルに保ち、次にその線を高レベルにドライブして割込み
信号を生成する。

これに対して、上記公開公報の発明では、単一の割込み
線を共用する各Ｉ１０装置に共用割込み論理装置が設け
られる。この共用割込み論理装置は、共用割込み線が高
電位に浮遊できるようにする。割込み線を共用する各Ｉ
１０装置は、それぞれの共用割込み論理装置を使って共
用割込み線を低電位レベルにすることにより、割込み信
号（パルス）を生成することができる。パルスの前縁が
ＰＩＣを活動化し、パルスの後縁はＰＩＣにＣＰＵに対
する割込み要求を出すように合図する。各■／○装置の
共用割込み論理装置は、共用割込み線についてその線に
接続されているＩ１０装置の一つから割込み信号が発生
したかどうか監視しなければならない。その割込み線に
接続されている何れかのＩ１０装置がその線を低電位に
ドライブすると、その線に接続されている各１１０装置
の共用割込み論理装置は、すべての共用割込み論理装置
が再使用可能信号によって再活動化されるまで、次の割
込み信号の発生を防止する。共用割込み線に接続された
各工／○装置の共用割込み論理装置は、割込みステータ
ス・ビットと割込み可能ビットを含んでいる。これらの
ビットは対応する割込みハンドラ・ルーチンによって制
御し監視することかできる。共用割込み論理装置が再活
動化されたとき工／○装置の割込みステータス・ビット
が第１の２進状態にある場合、共用割込み論理装置は割
込み信号を再発生する。こうして、２つのＩ１０装置が
同時に割込み信号を出し、一方のＩ１０装置にサービス
した後１割込みハンドラ・ルーチンが再使用可能信号を
出す場合に、割込みの喪失が防止される。

Ｃ０発明が解決しようとする問題点 複数の異なる割込みハンドラによってサービスされる複
数のＩ１０装置間で単一の割込み線をどう共用するかの
問題は、マルチプログラミング・システムやマルチタス
キング・システムでは複雑になる。マルチタスキング・
システムでは、プログラムをいつでもどんな順序でも開
始し終了することができる。順次にロードされた割込み
ハンドラに対する割込みベクトルの内容を順次に保管す
る手順を採用したとすると、かかる手順は、同じ割込み
を共用する一連のプログラムのどれもがどんな順序でも
終了できるマルチタスキング・システムでは、うまく働
かない。

マルチタスキング・オペレーティング・システムは、シ
ステムＲＡＭに常駐する複数の適用業務プログラムを切
り換える能力をもつ。典型的な場合、マルチタスキング
・オペレーティング・システムは、システムＲＡＭを、
それぞれが一つずつ適用業務プログラムを含む複数の保
護領域に区分する。各区画は、それ自身のコマンド・プ
ロンプトをもつことができ、したがって、ユーザは、他
のプログラムの実行中に背景区画に切り換えて、コンパ
イラを開始し、リストを印刷し、またはキーボード操作
を余り必要としない他のプログラムを開始し、その後再
び主（前景）区画に切り換えて、作業を続けることがで
きる。たとえば、ＩＢＭパーソナル・コンピュータでは
、マルチタスキング°オペレーティング・システムは、
ＤＯ８と適用業務プログラムの間にそれを設置すること
によって動作することができる。ある適用業務プログラ
ムがＤＯ３またはＢＩＯ８を呼び出すとき、その適用業
務プログラムは、まずマルチタスキング・オペレーティ
ング・システムを介在させなければならない。このとき
マルチタスキング・オペレーティング・システムは、同
時にアクティブな他の適用業務プログラムの一つを実行
するときかどうか判断することができ、ＤＯ８の呼出し
を行なった元の適用業務プログラムを続行せずに新しい
適用業務プログラムにシステムの制御権を渡すことがで
きる。ＤＯ８の呼出しを頻繁に行わない適用業務プログ
ラムでは、マルチタスキング環境にあるプログラムが充
分に定期的な間隔で時間を公平に共用できるようにする
ために、タイム・スライシング技術を用いることができ
る。タイム・スライシングでは、マルチタスキング・オ
ペレーティング・システムは、現在実行中のタスクがど
れだけの時間実行され続けているかを監視する。

ある時間の間、あるタスクがＤＯ８の呼出しを行なわな
かった場合、マルチタスキング・オペレーティング・シ
ステムは、現在実行中のタスクを中止して、他の適用業
務プログラムを同じ長さの時間実行させる。かかるマル
チタスキング・オペレーティング・システムでは、優先
順位の高い適用業務プログラムが実行時間の大きな部分
を獲得できるようにするため、優先順位スケジューリン
グ機能を−も含めることができる。

一本の割込み線を複数のＩ１０装置の間でどのように共
用するかの問題が差し迫った問題になるのは、かかるマ
ルチタスキング・オペレーティング・システムにおいて
である。この問題の解決方法として、Ｉ１０装置用の割
込みハンドラを任意の順序で終了させることにすると、
割込みベクトル・アドレスの連続アクセスのために簡単
な連結手順を適用することができなくなる。

したがって、改良された割込み共用技術を提供すること
が、本発明の一目的である。

Ｄ０問題点を解決するための手段 連係リスト（チェーン）・データ構造の複数の割込みハ
ンドラを管理し、マイクロコンピュータの共通割込み線
を共用する複数のＩ１０装置にサービスするための共用
割込みシステムを開示する。

このシステムは、記憶装置において、新たな割込みハン
ドラ・ルーチンを以前にロードされた割込みハンドラ・
ルーチンにリンクして連係リスト・データ構造にするた
めの秩序立った手段を提供する。またこのシステムは、
割込みハンドラによってサービスされる複数のＩ１０装
置の間で共通割込み線を共用するための秩序立った手段
を提供する。さらにこのシステムは、Ｉ１０装置を非活
動化すべきときに割込みハンドラ・ルーチンのチェーン
から対応する割込みハンドラ・ルーチンをアンリンクす
るための秩序立った手段を提供する。

このシステムは、Ｉ１０装置を始めに活動化された順序
とは異なる順序で非活動化できるマルチタスキング・オ
ペレーティング・システム環境で特に有用である。

本発明によれば、新しくロードされた割込みハンドラ・
ルーチンを以前にロードされた割込みハンドラ・ルーチ
ンにリンクする際に、チェーンにおける最初の割込みハ
ンドラ・ルーチンを指し示す割込みベクトルの内容を、
新しくロードされた割込みハンドラ・ルーチンを指すポ
インタに置き換える。前の割込みベクトルは、順方向ポ
インタ・アドレスとじ上値われ、新しくロードされた割
込みハンドラ・ルーチンから一定のオフセットのところ
に記憶される。

本発明によれば、共用割込み線に割込み信号が印加され
た結果、新しくロードされた割込みハンドラ・ルーチン
が制御権を得るとき、このルーチンが対応するＩ１０装
置の割込みステータス・レジスタの内容を読み取って、
対応するＩ１０装置が共用割込み線上に割込み信号を発
生させたかどうか決定する。対応するＩ１０装置がその
割込み信号を発生させた場合、新しくロードされた割込
みハンドラ・ルーチンがその割込みにサービスし、プロ
セッサ制御命令（ＣＬＩ）を出して割込みを不能にし、
割込みハンドラ・ルーチンが完了したときＰＩＣ（プロ
グラム可能割込み制御装置）に無指定割込み終了コマン
ドを出し、次に大城再活動化信号を出してその割込み線
を共用するすべてのＩ１０装置上の共用割込み論理装置
を再活動化する。これは、例えば割込み線を共用するす
べてのＩ１０装置上の共用割込み論理装置によって監視
されるバスへ特定のＩ１０アドレスを出すことによって
実施する。各工／○装置はこのアドレスをデコードし、
それが各Ｉ１０装置に印加される大城再活動化信号とな
る。次に割込みハンドラ・ルーチンは、ｃｐｕで中断さ
れたプログラムの割込み点に制御権を戻す割込みリター
ン（ＩＲＥＴ）命令を出す。対応するＩ１０装置が、共
用割込み線上に割込み信号を発生させなかった場合、新
しくロードされた割込みハンドラ・ルーチンは、その実
行可能コードの開始位置から一定のオフセット値だけ離
れたところに記憶されている順方向ポインタ・アドレス
を使って、チェーン中の次の割込みハンドラ・ルーチン
に制御権を渡す。

割込みハンドラ・ルーチンのチェーンから特定の割込み
ハンドラ・ルーチンをアンリンクする場合は、まずチェ
ーン内でアンリンクすべき割込みハンドラ・ルーチンの
位置を指定しなければならない。これは、割込みベクト
ルから出発し、連続する各割込みハンドラ・ルーチン用
の順方向ポインタを使って、次の割込みハンドラ・ルー
チンの入口点を見つけることによって実施される。チェ
ーン中の各割込みハンドラ・ルーチンに出合うと、その
識別子が削除すべき目的割込みハンドラの識別子と比較
される。チェーン中で目的割込みハンドラ・ルーチンに
出合うと、チェーン中の直前の割込みハンドラ・ルーチ
ンの順方向ポインタの位置に目的割込みハンドラ・ルー
チン中の順方向ポインタの内容を書込み、削除された割
込みハンドラ・ルーチンの前後でチェーンをスキップさ
せることによって目的割込みハンドラ・ルーチンが削除
される。

本発明の共用割込みシステムは、複数のＩ／’０装置が
単一の割込み線を共用できるようにし、さらにマルチタ
スキング・オペレーティング・システム環境で割込みハ
ンドラ・ルーチンを任意の順序で終了させることのでき
る改良された割込み共用技術を提供する。

Ｅ、実施例 第１図、第４図、第５図は、同じ割込み線ＩＲＱ７を共
用する複数の工１０装置３１．３３．３５およびＲＡＭ
３２中のそれに対応する割込みハンドラＨ（Ａ）　、　
Ｈ（Ｂ）　、　Ｈ（Ｃ）　（７）関係を示したものであ
る。

割込み共用のＭ理を例示するために割込み１ＩＲＱ７を
選んだが、別の割込み線を選択することも可能である。

それぞれ割込み線ＩＲＱ２とＩＲＱ６に接続されている
。先行技術によるＩ１０装置２７と２９は１割込みＪｉ
ｌＸ（ＩＲＱ２またはＩＲＱ６）を低レベルに保つこと
によって作動し、次にその割込み線を高レベルにドライ
ブして割込み信号を発生させる。これに対し９本明細書
で開示するシステムでは、単一の割込み線ＩＲＱ７を共
用する複数のＩ１０装置３１．３３．３５のそれぞれに
共用割込み論理袋［４６がある。この共用割込み論理装
置４６は、共用割込み線を高電位に浮遊させる。これは
、たとえば各論理装置中のプルアップ抵抗器によって実
施できる。割込みＡＩＩＩＲＱ７を共用する各Ｉ１０装
置３１．３３．３５は、各共用割込み論理装置４６を使
って、共用割込み線ＩＲＱ７上の割込み信号パルスを低
電位レベルにすることができる。このパルスの前縁がＰ
ＩＣ２２を活動化し、パルスの後縁はＰＩＣ２２にＣＰ
−Ｕ　２０に対する割込み要求を発生させるように合図
する。各Ｉ１０装＠３１．３３．３５の共用割込み論理
装置４６は、共用割込み線ＩＲＱ７について、その割込
み線に接続されている工／○装置３１．３３．３５のう
ちの−っから割込み信号が発生しているかどうか監視し
なければならない。割込み線ＩＲＱ７に接続されている
何れかのＩ１０装置３１．３３．３５がその割込み線を
低電位にドライブすると、すべてのＩ１０装置３１．３
３．３５のすべての共用割込み論理装置４６が線５２上
の大城再活動化信号によって再活動化されるまで、割込
み線ＩＲＱ７に接続されたＩ１０装置３１．３３．３５
の共用割込み論理装置４６が、次の割込み信号の発生を
防止する。

共用割込み線ＩＲＱ７に接続されている各Ｉ１０装置３
１．３３．３５の各共用割込み論理装置４６は、割込み
ステータス・ビットＩＮＴを割込みステータス・ラッチ
４８中に記憶し１割込み可能ビットＥＮＡを割込み可能
ラッチ５０に記憶している。これらのビットは、それぞ
れ対応する割込みハンドラ・ルーチンＨ（Ａ）　、　Ｈ
（Ｂ）またはＨ（Ｃ）によって制御し監視することがで
きる。

共用割込み論理装置４６が線５２によって再活動化され
るとき、工／○装置３１．３３．３５に対する割込みス
テータス・ビットＩＮＴが第１の２進状態″１”である
場合、共用割込み論理装置４６は再びＩＲＱ７上に割込
み信号を出す。こうして、複数のＩ１０装置３１．３３
、または３５が同じ時間間隔中に割込み信号を出し１割
込みハンドラ・ルーチンが一つのＩ１０装置にサービス
した後、大城再活動化信号を出す場合に１割込みの喪失
が防止される。

適用業務プログラムＡＰ　（Ｎ）が共用割込み線ＩＲＱ
７の使用を要求するとき、第１１図に示すように割込み
共用プログラムＳ　（Ｎ）を伴わなければならない（Ｎ
は適用業務Ａ、Ｂ、Ｃなどの識別子である）、本発明に
よれば１割込み共用プログラムＳ　（Ｎ）は、第■表に
示すリンク論理ルーチンＬ　（Ｎ）　、第１表に示す割
込みハンドラ・ルーチンＨ（Ｎ）、および第１表に示す
アンリンク論理ル−チンＵ　（Ｎ）の３つの部分からな
る。割込み共用プログラムＳ　（Ｎ）は、適用業務プロ
グラムＡＰ　（Ｎ）をロードするときロードすることが
でき、ＲＡＭ３２の連続部分を占めるか、または別々の
既知の位置を占めることができる０割込み線ＩＲＱ７の
使用を要求する各適用業務プログラムＡＰ　（Ｎ）と関
連するリンク論理ルーチンＬ（Ｎ）が、新しくロードさ
れた割込みハンドラ・ルーチンＨ（Ｎ）を以前にロード
された割込みハンドラ・ルーチンのチェーンにリンクす
るための秩序立った方法をどのようにしてもたらすかを
。

第■表および第６図ないし第９図に示す。所与の適用業
務プログラムＡＰ　（Ｎ）がアクティブな間に割込み線
ＩＲＱ７を共用するための秩序立った方法を割込みハン
ドラＨ（Ｎ）がどのようにしてもたらすかを第５図およ
び第１表に示す。特定の割込みハンドラ・ルーチンＨ（
Ｎ）に対応する適用業務プログラムＡＰ　（Ｎ）がマル
チタスキング・オペレーティング・システム環境で非活
動化されるとき、複数の割込みハンドラ・ルーチンから
特定の割込みハンドラ・ルーチンＨ（Ｎ）をアンリンク
するための秩序立った手段をアンリンク論理ルーチンＵ
　（Ｎ）がどのようにしてもたらすかを、第１表および
第１０図に示す。

本発明によれば、第８図に示した、新しくロードされた
割込みハンドラ・ルーチンＨ’（Ｂ）を、Ｈ（Ａ）を含
む以前にロードされた割込みハンドラ・ルーチンのチェ
ーンにリンクするための方法では、新しくロードされた
割込みハンドラ・ルーチンＨ（Ｂ）に対応する新しく活
動化されたリンク論理ルーチンＬ　（Ｂ）が低アドレス
の割込みベクトル■（７）の現内容（″アドレスＡ″）
をその新しくロードされた割込みハンドラ・ルーチンＨ
（Ｂ）に対するポインタパアドレスＢ　ｐｔで置き換え
る。割込みベクトルの現内容（″アドレスＡｔｐ）は、
順方向ポインタ・アドレスとして使用され、新しくロー
ドされた割込みハンドラ・ルーチンＨＣＢ）から一定の
オフセット値だけ離れたところにある制御ブロックＣ（
Ｂ）のポインタ位置Ｐ（Ｂ）に記憶される。第８図には
、各側込みハンドラＨ−（Ａ）　、　Ｈ（Ｂ）などから
一定のオフセット値だけ離れたところにある制御ブロッ
クＣ（Ａ）、Ｃ（Ｂ）などが示しである。各制御ブロッ
クＣ（Ｎ）は順方向ポインタ・アドレスＰ　（Ｎ）　、
フラグＦ　（Ｎ）及び署名フィールドを含む。

本発明によれば、操作中に割込みレベルを共用する方法
において、共用割込み線ＩＲＱ７上の割込み信号の結果
として、新しくロードされた適用業務プログラムＡＰ　
（Ｂ）に対する割込みハンドラ・ルーチンＨ（Ｂ）が制
御権を得るとき、新しくロードされた割込みハンドラＨ
（Ｂ）は、対応するＩ１０装置３３用の割込みステータ
ス・ラッチ４８の内容を読み取って、対応するＩ１０装
置３３が共用割込み線ＩＲＱＶ上に割込み信号を発生さ
せたかどうか決定する。当該Ｉ１０装置３３が割込み信
号を発生させた場合、新しくロードされた割込みハンド
ラ・ルーチンＨ（Ｂ）はその割込みにサービスし、プロ
ヤッサ制御命令（ＣＬＩ）を出して割込み不能にし、割
込みハンドラ・ルーチンＨ（Ｂ）が完了したときＰＩＣ
２２に無指定割込み終了（Ｅ○工）コマンドを出し、次
に割込み線ＩＲＱ７を共用するすべてのＩ１０装置３１
．３３．３５の共用割込み論理装置４６を再活動化する
。これは、割込み線ＩＲＱ７を共用するすべてのＩ１０
装置３１．３３．３５の共用割込み論理装置４６によっ
て監視されるアドレス・バス２４に特定のＩ１０アドレ
スを置き、その結果として線５２に大城再活動化信号を
出すことによって行なわれる。各Ｉ１０装置３１．３３
．３５はそのアドレス・デコーダ３８でアドレスをデコ
ードし、それによって大城再活動化信号が各Ｉ１０装置
３１−３３．３５の共用割込み論理装置４６に通じる線
５２に印加される。次に、割込みハンドラ・ルーチンＨ
（Ｂ）が割込みリターン命令（工ＲＥＴ）を出して、制
御を主プログラムの中断点に戻す。

新しくロードされた適用業務プログラムＡＰ（Ｂ）に対
応するＩ１０装置３３が共用割込み線ＩＲＱ７上に割込
み信号を発生させなかった場合、新しくロードされた割
込みハンドラ・ルーチンＨ（Ｂ）は、そこから一定のオ
フセット値だけ離れたところのポインタ位置Ｐ　（Ｂ）
に記憶されている順方向ポインタ・アドレス（“アドレ
スＡ”）を使って、第５図に示す割込みハンドラ・ルー
チンのチェーン中の２番目に新しくロードされた割込み
ハンドラ・ルーチンＨ’（Ａ）に制御権を渡す。

“ＣＬＩ”、”　Ｅ　ＯＩ　”および“ＩＲＥＴ”命令
を含む、インテル８０８８ＣＰＵ２０およびインテル８
２５９ＰＩＣ２２用の命令セットについての説明は、上
記に引用したｉ　Ａ　Ｐ　Ｘ　８６．８８ユーザーズ・
マニュアルにある。

本発明によれば、割込みハンドラ・ルーチンＨ（Ａ）、
Ｈ（Ｂ）、Ｈ（Ｃ）のチェーンから特定の割込みハンド
ラ・ルーチンＨ（Ｂ）をアンリンクするための方法にお
いて、アンリンク論理ルーチンＵ　（Ｂ）は、まずチェ
ーン内の割込みハンドラ・ルーチンＨ（Ｂ）の位置を探
さなければならない。これは、低アドレスの割込みベク
トルＶ（７）から始めて、連続する各割込みハンドラ・
ルーチンＨ（Ｎ）用の順方向ポインタＰ　（Ｎ）を使っ
て次の割込みハンドラ・ルーチンの入口点を見つけるこ
とによって実施される。チェーン中の各割込みハンドラ
・ルーチンに（それぞれＨ（Ｃ）、Ｈ（Ｂ）　、Ｈ（Ａ
）の順序で）ぶつかると、その識別子が削除すべき目的
割込みハンドラＨ（Ｂ）の識別子と比較される。この過
程は、チェーン横断と呼ばれる。チェーン中で目的割込
みハンドラ・ルーチンＨ（Ｂ）にぶつかると、チェーン
中の以前の割込みハンドラ・ルーチンＨ（Ｃ）の順方向
ポインタ位置ｐ　（ｃ）に目的割込みハンドラ・ルーチ
ンＨ（Ｂ）のポインタ位ｆｌＰ　（Ｂ）からの順方向ポ
インタ（“アドレスＡ″）をロードし、それによってチ
ェーンが割込みハンドラ・ルーチンＨ（Ｂ）を飛ばして
つながるようになる。

本発明のもう一つの特徴は、特徴的署名を提供すること
を含んでいる。この署名はその複製コピーが各割込みハ
ンドラ・ルーチンＨ（Ｎ）から一定のオフセット値だけ
離れたところにある各制御ブロックＣ（Ｎ）に記憶され
、割込みハンドラ・チェーンが改悪されているかどうか
決定するためにそれに照会する。アンリンク論理ルーチ
ンＵ（Ｎ）の実行中、割込みチェーンが改悪されたこと
がわかった場合、アンリンク・エラー回復手順を呼び出
すことができる。エラー回復手順の一例は、低アドレス
中の元の割込みベクトルを復元し、割込みハンドラ・チ
ェーンの改悪された部分を迂回するものである。

第１図に示すマイクロコンピュータ・システムでは、Ｃ
ＰＵ２０は４アドレス・バス２４、データ・バス２６、
工／○メモリ線３４、および読み取り書込み（Ｒ／Ｗ）
線３６によって、ＲＡＭ３２およびＩ１０装置２７．２
９．３１．３３．３５と通信する。ＣＰＵ２０からアド
レス・バス２４を経て出されるアドレスは、線３４が第
１の２進状態にある場合は工／○用であり、線３４が第
２の２進状態にある場合はＲＡＭ３２用である。

アドレス・バス２４上のアドレスがＲＡＭ３２用である
場合、ＲＡＭ３２からのデータ読取り操作はＲ／Ｗ線３
線上６上１の２進状態によって決定され、ＲＡＭ３２へ
のデータ書込み操作は、線３６上の第２の２進状態によ
って確定される。第１図に示す各工／○装置は、上述の
ようにＰＩＣ２２に割込み信号を出すことによって、Ｃ
ＰＵ２０によるサービスを必要とすることを知らせる。

工／○装置２７は、ＩＲＱ２線を独占的に使用し。

Ｉ１０装置２９はＩＲＱ６線を独占的に使用する。

工／○装置３１．３３．３５は、ＰＩＣ２２に通じるＩ
ＲＱ７線を共用しなければならない。Ｉ１０装置３１は
、ＲＡＭ３２中にＩ１０装置３１が出す割込みを処理す
る割込みハンドラ・ルーチンＨ（Ａ）を備えている。工
／○装置３３は、ＲＡＭ３２中にＩ１０装置３３から出
る割込みを処理する割込みハンドラ・ルーチンＨ（Ｂ）
を備えている。Ｉ１０装置３５は、ＲＡＭ３２中ニＩ１
０装置３５から出る割込みを処、理する割込みハンドラ
・ルーチンＨ（Ｃ）を備えている。

本明細書で示す例では、Ｉ１０装置３１の割込みハンド
ラＨ（Ａ）がまずロードされ、続いて工１０装置３３の
割込みハンドラＨ（Ｂ）が、そして最後にＩ１０装置３
５の割込みハンドラＨ（Ｃ）がロー下された。ＲＡＭ３
２中の割込みベクトルｖ（７）は、その内容が最後にロ
ードされた割込みハンドラＨ（Ｃ）を指す。割込みハン
ドラＨ（Ｃ）中のポインタｐ　（ｃ）は、最後から２番
目にロードされた割込みハンドラＨ＜Ｂ）を指す。

割込みハンドラＨ（Ｂ）のポインタＰ　（Ｂ）は、最初
にロードされた割込みハンドラＨ（Ａ）を指す。割込み
ハンドラＨ（Ａ）のポインタＰ　（Ａ）は、デフォルト
割込み状態を指す、このデフォルト割込み状態になると
１割込まれた主プログラムに制御権が戻る。３つのＩ／
ｌｏ装置３１．３３．３５の何れかが割込み線ＩＲＱ７
上に割込み信号を出すと、ＰＩＣ２２がＣＰＵ２０に割
込み要求（ＩＲＥＱ）を出して、現在ＣＰＵ２０で実行
中の主プログラムを中断させる。次にＣＰＵ２０は割込
みベクトルｖ（７）の内容を読み取り、割込みハンドラ
Ｈ（Ｃ）に制御権を渡す。割込みハンドラＨ（Ｃ）は、
アドレス・バス２４とデータ・バス２６によってＩ１０
装置３１に照会し、Ｉ１０装置３１が割込み信号を出し
たかどうか決定する。Ｉ１０装置３１が割込み信号を出
さなかったと決定された場合、割込みハンドラＨ（Ｃ）
は、チェーン中の次の割込みハンドラＨ（Ｂ）を指すそ
のポインタｐ　（ｃ）の内容を読み取る。ＣＰＵ２０は
Ｈ（Ｂ）の割込みハンドラ・ルーチンを実行し、アドレ
ス・バス２４とデータ・バス２６を介してＩ１０装置３
３に照会して、Ｉ１０装置３３が割込み信号を出したか
どうか決定する。Ｉ１０装置３３が割込み線ＩＲＱ７上
に割込み信号を出したと決定された場合、割込みハンド
ラ・ルーチンＨ（Ｂ）は、割込みハンドラＨ（Ｂ）中で
コード化されたタスクを実施することによってその割込
みにサービスする。これは、たとえば工／○装置３３が
接続されている通信回線から受は取った情報のバイトを
ＲＡＭ３２中で取っておいたバッファに転送することが
含まれる。割込みハンドラＨ（Ｂ）のサービス・ルーチ
ン部分の完了後、割込み状態は終了し、ＣＰＵ２０の制
御権がＩＲＱ７線上で出された割込み信号によって中断
された主プログラムに渡される。

第４Ａ〜４０図は、Ｉ１０装置３３を詳しく図示したも
のである。第４Ｂ図に示すＩ１０装置論理４０は、非同
期通信タスクを実行するのに必要な各種機能を実施する
ためにアダプタ・カードに常駐するハードウェアおよび
ソフトウェア論理を表す。Ｉ１０装置論理４０は、デー
タ・バス２６に接続されている。アドレス・デコーダ３
８はアドレス・バス２４、Ｉ１０メモリ線３４、および
Ｒ／Ｗ線３６から入力を受は取る。アドレス・デコーダ
３８は、バス２４からアドレス情報を受は取り、その情
報をデコードし、制御信号をＩ１０装置論理４０および
Ｉ１０装置３３の他の部分に転送する。本発明によれば
、割込み線工ＲＱ７は、第４Ｂ図に示すようにＩ１０装
置３３上の共用割込み論理装置４６の出力に接続されて
いる。共用割込み論理装置４６は、アドレス・デコーダ
３８から出る大城再活動化線５２の出力を入力とする。

共用割込み論理装置４６は、もう一つの入力（工ＮＴ）
をもつ。それは工／○装置論理４０から出力される割込
み信号である。共用割込み論理装置４６は、割込み可能
ラッチ５０から出力されるもう一つの入力（ＥＮＡ）を
もつ。この割込み可能ラッチ５０は、その−人力がアド
レス・デコーダ３８に接続され、第２の入力がデータ・
バス２６に接続されたデータ書込みレジスタ４２からく
る。

Ｉ１０装置３３は、また割込みステータス・ラッチ４８
（第４Ｃ図）を備えている。この割込みステータス・ラ
ッチ４８は、工／○装置論理４０から入力ＩＮＴを受は
取り、またアドレス・デコーダ３８から制御入力を受は
取る。割込みステータス・ラッチ４８は、その−出力が
データ読取りレジスタ４４に接続されている。このデー
タ読取りレジスタ４４は、データ・バス２６に一出力を
与える。　共用割込み論理装置４６は、第１のフリップ
・フロップ６２を備えており、そのＤ入力がＡＮＤゲー
ト６０の出力に接続されている。ＡＮＤゲート６０は、
ＩＲＱ７線、ＥＮＡ線、およびＩＮＴ線からの入力をも
つ３人力論理ＡＮＤゲートである。フリップ・フロップ
６２のクロック入力ＧＫは、ＣＰＵ２０から出るシステ
ム・クロック線に接続されている。フリップ・フロップ
６２のＱ出力は、第２のフリップ・フロップ６４のＤ入
力に接続されている。フリップ・フロップ６４のＧＫ大
入力、システム・クロック線に接続されている。フリッ
プ・フロップ６４の補数出力ばはドライバ６６に接続さ
れており、ドライバ６６の出力がＩＲＱ７線をドライブ
する。共用割込み論理装置４６は第３のフリップ・フロ
ップ６８を含んでいる。フリップ・フロップ６８は、そ
のＤ入力が正の直流電位に接続され、ＣＫ大入力ＩＲＱ
７線に接続されている。第３のフリップ・フロップ６８
の補数出力ばは、ＡＮＤゲート７０を介して第一のフリ
ップ・フロップ６２および第２のフリップ・フロップ６
４のクリア入力ＣＬに接続されている。フリップ・フロ
ップ６８のＣＬ大入力、アドレス・デコーダ３８からの
大城再活動化線５２に接続されている。大城再活動化線
５２は、ＡＮＤゲート７０へのもう一つの入力である。

フリップ・フロップ６２．６４．６８は、次のように動
作する。Ｄ入力が高レベルのとき、クロック入力ＣＫが
高レベルになると、Ｑ出力は高レベルとなり、ご出力は
低レベルとなる。この状態でクリア人力ＣＬが低レベル
になると、フリップ・フロップはＱ出力が低レベルでは
出力が高レベルの逆の状態にリセットされる。逆にＤ入
力が低レベルのときクロック入力ＣＫが高レベルになる
と、Ｑ出力は低レベルとなりは出力は高レベルになる。

この状態でクリア入力ＣＬが低レベルになってもフリッ
プ・フロップに何の変化も起こらず、Ｑ出力は低レベル
、ご出力は高レベルのままである。

ドライバ６６は、次のようにして動作するトライステー
ト・ドライバである。ドライバ６６に入力されるフリッ
プ・フロップ６４のご出力が高レベルのとき、ドライバ
６６の出力は高インピーダンス状態である。これはＩＲ
Ｑ７Ｍ上の信号から見た状態である。一方、ドライバ６
６の入力に印加されるフリップ・フロップ６４のご出力
が低レベルのとき、ドライバ６６の出力も低レベルにな
る。すなわちフリップ・プロップ６４のＱ出力が低電位
状態である限り、ＩＲＱ７線は低電位状態のままとなる
。

共用割込み論理装置４６の３つのフリップ・フロップ６
２．６４．６８は、その特性が同じであり、それぞれ端
子に低電位が印加されるとセットされるクリア入力ＣＬ
を備えている。アドレス・デコーダ３８から出る大城再
活動化線５２は、フリップ・フロップ６８のクリア人力
ＣＬおよび２人力ＡＮＤゲート７０の一つの入力に接続
される。

ＡＮＤゲート７０のもう一方の入力は、フリップ・フロ
ップ６８の補数出力ばに接続されている。ＡＮＤゲート
７０の出力は、フリップ・フロップ６２および６４のク
リア入力ＣＬに接続されている。

アドレス・デコーダ３８から出力される大城再活動化信
号は、相対的に低電位であり、フリップ・フロップ６８
のクリア入力ＣＬに印加されてフリップ・フロップ６８
をクリア状態にし、その結果フリップ・フロップ６８の
補数出力Ｑ１に相対的に高電位の出力が生成され、それ
がＡＮＤゲート７０の一つの入力に印加される。しかし
、線５２上の大城再活動化信号がアクティブで相対的に
低電位である限り、ＡＮＤゲート７０に対するＡＮＤ論
理関数は満足されず、したがってＡＮＤゲート７０の出
力は相対的に低電位のままで、フリップ・フロップ６２
および６４に対するクリア入力ＣＬを相対的に低電位に
保つ。すなわち、線５２上の大城再活動化信号がアクテ
ィブで相対的に低電位である限り、フリップ・フロップ
６４の補数出力ばは高電位状態のままとなり、トライス
テート・ドライバ６６を割込み線ＩＲＱ７に対して高イ
ンピーダンス状態に留らせる。線５２上の大城再活動化
信号が終了し、線５２が相対的に高電位状態になるとき
だけ、ＡＮＤゲート７０は条件付けられ、それによって
フリップ・フロップ６２および６４のクリア入力ＣＬに
相対的に正の電位を印加し、これらのフリップ・フロッ
プをアンロックする。スリップ・フロップ６２および６
４は、アンロックされた後、ＡＮＤゲート６ｏからフリ
ップ・フロップ６２および６４に転送される保留中の割
込み状態に応答することができる。こうして、持続時間
が異常に長い大城再活動化信号が線５２上でアクティブ
な間に、スリップ・フロップ６２および６４が早期にア
ンロックされることはない。

第８図に示すように、適用業務プログラムＡＰ（Ｂ）が
ＲＡＭ３２にロードされたとき、それが実行する初期設
定タスクの一つは、割込み可能ラッチ５０にＥＮＡビッ
トをセットして、Ｉ／Ｄ装置３３の共用割込み論理装置
４６を使用可能にすることであった。これは、ＡＰ　（
Ｂ）のロード時に、ＡＰ　（Ｂ）プログラムがＣＰＵ２
０にＯＵＴコマンドを出して、Ｉ１０アドレスをＩ１０
装置３３に通じるアドレス・バス２４上に出力させ、使
用可能データをＩ１０装置３３に通じるデータ・バス２
６上に出力させることによって実行された。

アドレス・バス２４上のアドレス出力は１割込み可能ラ
ッチ５０に制御信号を出力するアドレス・デコーダ３８
によってデコードされる。データ・バス２６上のデータ
出力はデータ書込みレジスタ４２にロードされ、データ
書込みレジスタ４２から割込み可能ラッチ５０に信号が
出力される。この条件によって、割込み可能ラッチ５ｏ
がセットされ、共用割込み論理装置４６のＡＮＤゲート
６０への３つの入力の一つであるＥＮＡ線がオンになる
。それによってＩ１０装置３３上の共用割込み論理装置
４６が使用可能になり、ＩＲＱ７線をシステム中の他の
Ｉ１０装置と共用するのに参加できるようになる。

この例では、Ｉ１０装置３３が非同期通信アダプタとみ
なされるが、Ｉ１０装置論理４０は通信媒体から１バイ
トの情報を受は取ると割込み信号ＩＮＴを出力し、それ
がＡＮＤゲート６０の一つの入力に印加される。ＩＮＴ
信号は、１／○装置３３上の割込みステータス・ラッチ
４８にも印加される。前述のようにＩＲＱ７線に適用さ
れる信号規約は、共用されている割込み線の電位が休止
状態の間は相対的に高電位に浮遊でき、線の電位が負に
−向って遷移することによって割込み条件の存在が通知
されることである。従ってＩＲＱ７線が休止状態の場合
、ＡＮＤゲート６０への第３の入力が正になる。使用可
能ビットＥＮＡは正であり割込み信号ＩＮＴは丁度正に
なった所なので、ＡＮＤゲート６０はフリップ・フロッ
プ６２のＤ入力に正の電位を印加する。システム・クロ
ック線からの次の正のクロック・パルスのとき、フリッ
プ・フロップ６２のＣＫ入力は正になり、従ってフリッ
プ・フロップ６２のＱ出力は正になってフリップ・フロ
ップ６４のＤ入力に印加される。

システム・クロック線上の次のクロック信号の立上りで
、第２のフリップ・フロップ６４へのＣＫ入力が正にな
り、フリップ・フロップ６４をセットする。それによっ
て、フリップ・フロップ６４の補数出力ばが低レベルに
なる。トライステート・ドライバ６６は、その入力が低
レベルにある間。

ＩＲＱ７線に低電位を印加し続ける。

第４Ａ図に示すＰＩＣ２２中の割込み要求レジスタは、
その入力に接続されたＩＲＱ７線において何時割込み信
号の存在を示す負方向遷移が生じたかを検出する。前述
のように、ＰＩＣ２２はＣＰＵ２０に割込み要求ＩＲＥ
Ｑを出す。

ＩＲＱ７線は、共用割込み論理装置４６中のＡＮＤゲー
ト６ｏに、三つの入力のうちの一つとして接続されてい
る。ＩＲＱ７線はこのときドライバ６６によって低レベ
ルにドライブされているので、ＡＮＤゲート６０につい
てもはやＡＮＤ条件が充たされていす、したがってフリ
ップ・フロップ６２のＤ入力に相対的に低い電位が印加
される。

システム・クロックの次の立上りで、フリップ・フロッ
プ６２のＣＫ大入力正になり、フリップ・フロップ６２
のＤ入力の相対的に低い電位をＱ出力に転送する。シス
テム・クロックの次の立上りでは、フリップ・プロップ
６４のＤ入力がこのとき低電位なので、フリップ・フロ
ップ６４へのＯＫ大入力正になると補数出力ばが正にな
り、それによってドライバ６６によってＩＲＱ７線に印
加された低電位が除去され、高インピーダンス状態とな
る。すなわち、全体としてＩＲＱ７線はＩ１０装置論理
４０から割込み信号ＩＮＴが出るのに応答して２クロツ
ク・サイクルの間低電位にドライブされ、続いて相対的
に高い電位の休止状態に戻る。

共用割込み論理装置４６中のフリップ・フロップ６８に
よって、ロックアウト機能がもたらされる。２つのフリ
ップ・フロップ６２と６４のクリア状態は、ＣＬ入力に
低電位を印加することによって実現される。その結果、
補数出力ばか正になり、Ｑ出力が低電位になる。これは
フリップ・フロップ６８でも同じである。どのフリップ
・フロップでも一旦クリア状態になると、そのフリップ
・フロップはσ出力が正である状態にロックされ、その
フリップ・フロップのＣＫ大入力印加されるクロック・
パルスによっては変更されない。

共用割込み論理装置４６のロックアウト機構は、次のよ
うに働く。ＩＲＱ７線上の割込み信号のための時間間隔
の終りに、ＩＲＱ７線の電位は低電位から高電位へと上
昇する。このＩＲＱ７線上の立上り信号が、フリップ・
フロップ６８のＧＫ大入力印加される。スリップ・フロ
ップ６８のＤ入力は正の直流電位に接続されているので
、フリップ・フロップ６８の補数出力ばは低レベルにな
り、従ってＡＮＤゲート７０の出力も低レベルになる。

これにより、フリップ・フロップ６２と６４はクリア状
態にロックされ、フリップ・フロップ６４のご出力が相
対的に正の電位を保つ。この相対的に正の電位が、ＩＲ
Ｑ７線からみて、トライステート・ドライバ６６を高イ
ンピーダンス状態に保つ。ＩＲＱ７線を共用する各Ｉ１
０装置３１．３３．３５上の各共用側込み論理装Ｗ４６
について、この状態が得られる。すなわち、各工／○装
置上のトライステート・ドライバ６６が高インピーダン
ス状態にロックされるため、ＩＲＱ７線は正の状態で休
止したままとなる。

すべての共用割込み論理装置４６のロックアウト状態は
、所与の割込みがサービスを受けている間、保たれる。

ＰＩＣ２２は、ＩＲＱ７線上の割込み信号を検出した後
、割込みのサービスを要求する割込み要求信号ＩＲＥＱ
をＣＰＵ２０に出力する。ＣＰＵ２０は、実行中の主プ
ログラムを終了し、現命令ポインタ、フラグ、およびワ
ーキング・レジスタの内容を保管し１次に割込み処理を
開始したことをＩＡＣＫ線によってＰＩＣ２２に知らさ
せる。次に、ＰＩＣ２２は、ＩＲＱ７線に対応する割込
みベクトルｖ（７）のアドレスを出す。ＣＰＵ２０はＲ
ＡＭ３２の割込みベクトル・アドレスにアクセスして、
割込みベクトルの内容、すなわちＲＡＭ３２に新しくロ
ードされた割込みハンドラのアドレスを読み取る。この
例では、割込み線ＩＲＱ７を共用するＩ１０装置３１．
３３．３５にサービスする３つの割込みハンドラが、Ｒ
ＡＭ３２にロードされている。割込みベクトルＶ（７）
の内容は、最後にロードされた割込みハンドラＨ（Ｃ）
　、すなわちＩ１０装置３５用の割込みハンドラのアド
レスである。割込みベクトルＶ（７）の内容が指示する
位置は１割込みハンドラＨ（Ｃ）の実行可能コードの始
めである。ＣＰＵ２０中の命令ポインタは、割込みハン
ドラＨ（Ｃ）のコード中の最初の命令にセットされ、Ｃ
ＰＵ２０はそのコードの実行を開始する。割込みハンド
ラ・ルーチンの一例を第１表に示す。割込みハンドラ・
コードの最初の部分は、ＣＰＵ２０に、Ｉ１０装置３５
用の割込みステータス・ラッチ４８を読み取って、それ
がＩＲＱ７線上に割込み信号を出したかどうかを決定す
るように命令する。Ｉ１０装置３５用の割込みステータ
ス・ラッチ４８は、工／○装置３５が割込み信号を出さ
なかったことを示しているので、割込みハンドラＨ（Ｃ
）は、Ｉ１０装置３３にサービスする２番目にロードさ
れた割込みハンドラＨ（Ｂ）に、制御権を渡さなければ
ならない。この割込みハンドラＨ（Ｃ）からの制御権の
移転は割込みハンドラＨ（Ｃ）用の実行可能コードの開
始点から一定のオフセット値だけ離れたところにあるポ
インタｐ　（ｃ）の内容を読み取ることによって実施さ
れる。ポインタＰ　（Ｃ）の内容は、２番目にロードさ
れた割込みハンドラ）Ｉ　（Ｂ）用の実行可能コードの
開始点のアドレスである。このアドレスが、ＣＰＵ２０
の命令ポインタにロードされ、ＣＰＵ２０が割込みハン
ドラＨ（Ｂ）の実行を開始する。

割込みハンドラＨ（Ｂ）は、Ｉ１０装置３３の割込みス
テータス・ラッチ４８を読み取って、それが割込み信号
を出した装置がどうが決定する。

Ｉ１０装置３３上の工／○装置論理４ｏは、割込み信号
を出したとき、ＩＮＴビットをオンにしたので、割込み
ステータス・ラッチ４８は、割込み信号を出したのがＩ
１０装置３３であったとの情報をＣＰＵ２０中ス状態次
に割込みハンドラＨ（Ｂ）は、Ｉ１０装置３３によって
要求されたタスクを実施するコードを実行して、その割
込みに対するサービスを開始する。この例では、Ｉ１０
装置３３を非同期通信アダプタとして扱っているので、
割込みハンドラＨ（Ｂ）は、受は取ったデータ・バイト
をＩ１０装置３３の工／○装置論理４０の通信ボートか
ら、ＲＡＭ３２中の予約されているバッファ・スペース
に転送し始める。割込みハンドラＨ（Ｂ）によるこのサ
ービス・ルーチンが完了すると、割込みハンドラＨ（Ｂ
）は割込み状態を完了する一連のコマンドを出し始める
。

これらのコマンドは、プロセッサ制御命令（ＣＬ工）を
出して割込み不能にし、ＰＩＣ２２に無指定割込み終了
コマンド（ＥＯＩ）を出し１次に大城再活動化信号を出
して、すべてのＩ１０装置３１．３３．３５の共用割込
み論理装置４６を再活動化する６大域再活動化信号を発
生するため、ＣＰＵ２０は特定のＩ１０アドレスをアド
レス・バス２４に出力する。各アドレス・デコーダ３８
はこの特定アドレスをデコードし、その結果大域再活動
化信号が、各工／○装置３１．３３．３５の共用割込み
論理装置４６のフリップ・フロップ６８のクリア入力Ｃ
Ｌに対する負の信号として、線５２に印加される。次に
割込みハンドラ・ルーチンＨ（Ｂ）は割込みリターン命
令（ＩＲＥＴ）を出し、制御権が主プログラムの中断点
に戻される。

大城再活動化信号は、フリップ・フロップ６８のクリア
入力ＣＬに印加される負の信号である。

これによってフリップ・フロップ６８の補数出力Ｑ　”
ｈ＜正になり、この正の信号がＡＮＤゲート７゜を経て
フリップ・フロップ６２および６４のクリア入力ＣＬに
印加される。前述のように、フリップ・フロップ６２お
よび６４のクリア入力ＣＬは、負の信号によって既にク
リア状態にセットされている。フリップ・フロップ６２
と６４のクリア入力ＣＬに正の信号が印加されると、フ
リップ・フロップ６２と６４はアンロックされて、Ｉ１
０装置論理４０が出す別の割込み信号ＩＮＴをいつでも
処理できる状態になる。

こうして、割込みベクトルｖ（７）によってアドレスさ
れる連係リスト中で連続的に連鎖されている３つの割込
みハンドラＨ（Ａ）　、　Ｈ（Ｂ）、Ｈ（Ｃ）によって
それぞれサービスされる３つの１１０装置が、一本の割
込み線ＩＲＱ７をどのようにして共用できるかがわかる
。

Ｉ１０装置３３がサービスを受けている間に、他の装置
、たとえばＩ１０装置３１がそのＩ１０装置論理４ｏに
ＩＮＴビットを出させた場合、工／Ｑ装置３３のサービ
ス完了後にフリップ・フロップ６２と６４をアンロック
する大城再活動化信号が出た直後に、Ｉ１０装置３１の
共用割込み論理装置４６中のＡＮＤゲート６ｏは、その
論理条件を満たし、Ｉ１０装置３１上の共用割込み論理
装置４６は、Ｉ１０装置３１によって要求された第２の
割込みに対するサービスを開始するため、ＩＲＱ７線上
に割込み信号を出し始める。こうして、今度は工／○装
置３３に対する割込みのサービスによって遅延された割
込みが、サービスを受けることができる。

Ｉ１０装置３１．３３．３５とそれらの割込みハンドラ
Ｈ（Ａ）　、　Ｈ（Ｂ）　、　Ｈ（Ｃ）　（７）関係は
、第５Ａ〜５Ｄ図を参照するとわかる。第５Ａ〜５Ｄ図
には、ＲＡＭ３２に常駐するそれぞれの割込みハンドラ
Ｈ（Ａ）、Ｈ（Ｂ）、Ｈ（Ｃ）に対応して配列された３
つのＩ１０装置３１．３３．３５が示されている。これ
らの図は、ＩＲＱ７線上に割込信号を出したＩ１０装置
にサービスする特定の割込みハンドラを見つけるための
、割込みハンドラのチェーン探索操作を理解するのに役
立つように配列しである。前述の例のように、Ｉ１０装
置３３上のＩ１０装置論理４０ＢがＩＮＴ”Ｂ”ビット
をオンにセットしたと仮定する。共用割込み論理装置４
６Ｂが、ＩＲＱ７線の状態を監視しており、この線の現
休止状態中に共用割込み論理装ｆ１４６ＢはＩＲＱ７線
上でＰＩＣ２２に割込み信号を出す、ＰＩＣ２２は、Ｃ
ＰＵ２０に割込み要求信号ＩＲＥＱを出し、それによっ
てＣＰＵ２０は現在実行中の主プログラムを中断し、現
ステータス値を保存し、ＰＩＣ２２に割込み肯定応答信
号ＩＡＣＫを出す。次にＰＩＣ２２は、割込みベクトル
ｖ（７）の記憶アドレスを出力して、ＣＰＵ２０が割込
みベクトルｖ（７）の内容、すなわち最後にロードされ
た割込みハンドラＨ（Ｃ）の実行可能コードの始めを指
すアドレスにアクセスできるようにする。わかり易くす
るため、第５Ａ図および第５Ｂ図において、割込みハン
ドラＨ（Ｃ）の配置をＩ１０装置３５と対応させている
。

割込みハンドラＨ（Ｃ）は、′Ｉ１０アドレスＣ”を出
して実行を開始し、ＣＰＵ２０が割込みステータス・ラ
ッチ４８Ｃの割込みステータスを読み取って、割込みビ
ットＩＮＣ”Ｃ”が工／○装置３５上の工／○装置論理
４０Ｃによってセットされているかどうかを決定できる
ようにする。第５Ｂ図の割込みハンドラＨ（Ｃ）の所に
示す流れ図かられかるように、割込みビットＩＮＴ”Ｃ
”を評価してそれがオンかオフか決定する判断点に達す
る。ＩＮＴ”Ｃ”がオンであれば５割込みハンドラＨ（
Ｃ）はＩ１０装置３５　（７Ｇ）　の割込みにサービス
することになる。しかしこの例では、割込み信号を出し
たのはＩ１０装置３５ではなかった。したがって、第５
Ｂ図の割込みハンドラＨ（Ｃ）内の判断点で、ＩＮＴ”
Ｃ”はオフであると決定され、したがって割込みハンド
ラＨ（Ｃ）用の実行可能コードの始めから一定のオフセ
ット値だけ離れたところにあるポインタＰ　（Ｃ）の内
容がＣＰＵ２０によってアクセスされ、命令ポインタに
ロードされて、次に割込みハンドラＨ（Ｂ）が実行され
る。

第５Ａ図および第５Ｃ図においてＩ１０装置３３は、−
相互関係を示すためＲＡＭ３２中の割込みハンドラＨ（
Ｂ）の位置のすぐ近くに配置しである。割込みハンドラ
Ｈ（Ｂ）のコードは、Ｉ１０装置３３上の工／○装置論
理４０ＢによってセットされたＩＮＴ”Ｂ”ビットの状
態を記憶している割込みステータス・ラッチ４８Ｂを読
み取るための”　Ｉ　／　ＯアドレスＢ　Ｉ＋を出して
ＣＰＵ２０中で実行を開始する。この例では、規制込み
を開始したのはＩ１０装置３３上のＩ１０装置論理４０
Ｂである。したがって、ＣＰＵ２０に戻されるＩＮＴ”
Ｂ”の値はオンである。割込みハンドラＨ（Ｂ）は、第
５Ｄ図に示すその判断点で、ＩＮＴ“Ｂ”がオンである
と決定する。ＩＮＴ“Ｂ”はオン状態なので、この割込
みハンドラＨ（Ｂ）は、Ｉ１０装置３３上のＩ１０装置
論理４０Ｂが要求するタスクを実行するため、コードの
サービス・ルーチン部分の実行を始める。ＣＰＵ２０が
割込みハンドラＨ（Ｂ）のサービス・ルーチン部分の実
行を完了した後、この割込みハンドラＨ（Ｂ）はＣＰＵ
２０に“工／○アドレスＡ、Ｂ、Ｃ”を出力させて、大
城再活動化信号を出す。この１（Ｉ１０アドレスＡ、Ｂ
、Ｃ”はアドレス・バス２４を介してすべての工／○装
置３１．３３．３５に送られ、それぞれＩ１０装置３１
．３３．３５上のアドレス・デコーダ３８Ａ、３８Ｂ、
３８Ｃが受は取る。アドレス・デコーダ３８Ａ、３８Ｂ
、３８Ｇは“ｌ１０７ドＬ／スＡ、Ｂ、Ｃ”を解読して
、それぞれＩ１０装置３１．３３．３５上の共用割込み
論理４６Ａ、４６Ｂ、４６Ｇに再活動化信号５２Ａ、５
２Ｂ、５２Ｃを出力する。各Ｉ１０装置に対する再活動
化信号５２Ａ、５２Ｂ、５２Ｃの作用は、前述のように
共用割込み論理装置４６Ａ、４６Ｂ、４６Ｇをアンロッ
クすることである。これによって各共用側込み論理装置
４６Ａ、４６Ｂ、４６Ｃは、それぞれＩ１０装置３１，
３３．３５上の次の割込みビットＩＮＴ”Ａ”、工ＮＴ
”Ｂ”およびＩＮＴ”Ｃ”を検出できるようになる。第
５Ｂ図および第５Ｄ図の割込みハンドラＨ（Ｂ）の流れ
図では、このときＣＰＵ２０は主プログラムの実行が中
断された点に戻る。工１０装置３３によって中断された
ときのＣＰＵの制御ステータスを復元した後、主プログ
ラムの実行が再開される。

このように、それぞれＩ１０装置３１．３３．３５に対
応し、割込み線ＩＲＱ７を共用する、ＲＡＭ３２中の各
側込みハンドラＨ（Ａ）　、　Ｈ（Ｂ）、Ｈ（Ｃ）間に
直接の関係があることがわかる。

第１表は、割込みハンドラＨ（Ｎ）の例、第■表はリン
ク・ルーチンＬ　（Ｎ）の例、第■表はアンリンク・ル
ーチンＵ　（Ｎ）の例である。第１表、第■表、第■表
は、ＩＢＭパーソナル・コンピュータ用のアセンブラ言
語で書かれている。アセンブラ言語とは、各命令コード
が憶え易い簡略記号で書かれている記号言語である。第
１表のアセンブラ言語は、形と内容が機械語に似ており
、命令およびコメントを表すステートメントから構成さ
れている。命令ステートメントとは、言語の作用部分で
あり、機械命令、アセンブラ命令、マクロ命令および擬
似オペレーションに分かれている。

機械命令とは、アセンブラの命令セット中のハードウェ
ア命令の記号表現である。アセンブラ命令とは、アセン
ブラ・プログラムに対して、ソース・モジュールのアセ
ンブリ中にある種のオペレーションの実行を要求するも
のである。マクロ命令とは、アセンブラ・プログラムに
対して、定義済みコード・シーケンスの処理を要求する
ものである。

アセンブラは、このシーケンスからソース命令を生成し
、それらを恰もソース・モジュール中の元の入力の一部
であったかのように処理する。擬似オペレーションは、
データ、条件つきブランチ、マクロ、およびリスティン
グをどう扱うかをアセンブラに教えるものであるが、通
常は機械語コードを生成しない。第１表に示した命令の
完全な説明は、１９８１年に本出願人が刊行した“マイ
クロソフトによるマクロアセンブラ（Ｍａｃｒ。

Ａｓｓｅｍｂｌｅｒ　ｂｙ　Ｍｉｃｒｏｓｏｆｔ）”Ｉ
ＢＭパーソナル・コンピューターコンピュータ言語シリ
ーズ（Ｉ　ＢＭＰｅｒｓｏｎａｌ　　Ｃｏｍｐｕｔｅｒ
−Ｃｏｍｐｕｔｅｒ　　Ｌａｎｇｕａｇｅ　　５ｅｒｉ
ｅｓ）に出ている。

第１表の割込みハンドラＨ（Ｎ）は、割込みベクトルｖ
（７）またはチェーン中の先行割込みハンドラから入る
。第１表中の”　Ｅ　Ｎ　Ｔ　ＲＹ　”がこのハンドラ
の入口点であり、その後に制御ブロックＣ（Ｎ）（ＦＰ
ＴＲ，５ＩＧＮＡＴＵＲＥ、ＦＬＡＧＳ）が続いている
。入口点（ＥＮＴＲＹ）の短い飛越し命令（ＪＭＰ）は
、長さ２バイトであり、したがって制御ブロックＣ（Ｎ
）中の順方向ポインタ（ＦＰＴＲ）の固定オフセットは
、割込みハンドラの入口点（ＥＮＴＲＹ）から２バイト
先である。入口点（ＥＮＴＲＹ）と割込みハンドラ・コ
ードの実際の開始位置の間に制御ブロックＣ（Ｎ）が挟
まれている理由は、制御ブロックがＲＡＭ３２に記憶さ
れたとき、割込みハンドラと位置が連続したままになる
ようにするためである。制御ブロックＣ（Ｎ）は長さ１
６バイトなので、順方向ポインタ（ＦＰＴＲ）は、割込
みハンドラ・コードの実際の開始位置よりも、ＲＡＭ中
で１６バイト下にある。アンリンク・ルーチンＵ（Ｎ）
が順方向ポインタ（ＦＰＴＲ）を容易にアクセスできる
ようにするため、割込みチェーン中のすべての割込みハ
ンドラにおいて、入力点（ＥＮＴＲＹ）上に２バイトの
固定オフセットが維持される。

■／○装置が出した特定の割込みにサービスするために
正しい割込みハンドラを探索するため。

入口点（ＥＮＴＲＹ）からの短い飛越しによって、割込
みハンドラ・コードの実際の開始位置に移る。

続いてＣＰＵ２０中の既存のレジスタが保管され、対応
する■／○装置の割込みステータス・ラッチ４８が読み
取られる。次に、当該Ｉ１０装置が実際にその割込み信
号を発生したかどうかがテストされる。当該Ｉ１０装置
が割込みを発生した場合、ブランチ命令（Ｊ　Ｎ　Ｚ’
）によって、その割込みにサービスするための命令を含
んでいるサービス・ステップ（ＳＥＲＶＩＣＥ）にブラ
ンチする。サービス・ステップ（ＳＥＲＶＩＣＥ）でそ
の割込みに対するサービスが完了すると、チェーンから
出るための出口ステップ（Ｅ　Ｘ　Ｉ　Ｔ）に移る。出
口ステップ（Ｅ　Ｘ　Ｉ　Ｔ）では、まず割込みが禁止
され、無指定割込み終了（ＥＯＩ）コマンドがＰＩＣ２
−２（インテル８２５９）に送られ、次に大城再活動化
メツセージがバス２４を経て割込み線ＩＲＱ７を共用す
るすべての１７０装置に送られ、各■／○装置上の共用
割込み論理装置をアンロック状態に戻して、次の割込み
にサニビスできるようにする。次に、ＣＰＵ２０のレジ
スタを以前の状態に復元した後、リターン命令（ＩＲＥ
Ｔ）によって主プログラムに戻る。

ステップ（ＰＡＳＴ）でのテストで、割込みハンドラＨ
（Ｎ）に対応するＩ１０装置が割込み信号を出さなかっ
たと決定した場合、第２のテストが行われ、この特定の
割込みハンドラが最初にロードされた割込みハンドラ、
言い換えればチェーン中の最後の割込みハンドラである
かどうかを調べる。それがチェーン中の最後の割込みハ
ンドラである場合、チェーン中の各別込みハンドラが照
会したどのＩ１０装置も割込み信号を出さなかったこと
になる。各共用側込み論理装！４６をアンロックするた
めにすべてのＩ１０装置に大城再活動化メツセージを送
らなければならないので、これは問題である。しかしこ
れは出口ステップ（ＥＸＩＴ）への飛越しくＪ　Ｎ　Ｚ
）によって解決できる。

次に第■表のリンク・ルーチンＬ　（Ｎ）について説明
する。オペレーティング・システムまたは適用業務プロ
グラムＡＰ　（Ｎ）が、割込みハンドラＨ（Ｎ）を割込
みハンドラ・チェーンにリンクすることを要求すると、
そのオペレーティング・システムまたは適用業務プログ
ラムＡＰ　（Ｎ）からリンク・ルーチンＬ　（Ｎ）に入
る。まず最初に割込みを禁止するステップが実行される
。次に、割込みハンドラＨ（Ｎ）のための順方向ポイン
タＰ　（Ｎ）を割込みベクトル■（７）の内容と等しく
なるようにセットするプロセスが実行される（ＣＭＰの
前まで）。次に、割込みベクトル■（７）の現内容によ
って指示された割込みハンドラが、実際に割込みリター
ン命令（ＩＲＥＴ）であったかどうかを決定するための
テストが行われる。実際にそれが割込みリターン命令で
あった場合、その割込みハンドラは、ＤＯ８によって始
めにセットアツプされたデフォルト割込みハンドラであ
ったことになる。この場合、今チェーンにリンクされて
いる新しい割込みハンドラＨ（Ｎ）が、チェーン中のデ
フォルトでない最初の割込みハンドラであり、したがっ
てこの状態を示すようにそのフラグ・バイトを゛セット
しなければならない。

順方向ポインタのセットに続く比較命令（ＣＭＰ）の条
件が満たされ、したがって次の飛越し命令（ＪＮＺ；ゼ
ロでなければ飛越し）によって移動命令（Ｍ　ＯＶ　Ｅ
　）に移り、そこで今チェーンにリンクされている割込
みハンドラＨ（Ｎ）がチェーン中の最初の割込みハンド
ラ（先頭ハンドラ）であることを示すフラグ・バイトＦ
　（Ｎ）がセットされる。次に割込みベクトルをセット
するステップ（ＳＥＴＶＥＣＴＲ）に移る。前の比較命
令（ＣＭＰ）で、割込みハンドラＨ（Ｎ）がチェーン中
の最初の割込みハンドラでないと決定した場合はこのス
テップ（ＳＥＴＶＥＣＴＲ）への飛越しが行われる。ス
テップ（ＳＥＴＶＥＣＴＲ）で。

リンクすべき割込みハンドラＨ（Ｎ）の入口点のアドレ
スが割込みベクトルｖ（７）の位置にロードされる。す
なわち、割込み線ＩＲＱＴ上に割込み信号が発生すると
き、ＣＰＵ２０が割込みベクトルｖ（７）にアクセスす
ると、チェーン中の実行すべき最初の割込みハンドラは
、最後にリンクされた割込みハンドラＨ（Ｎ）である。

次にレベル７の割込みをアンマスクする、すなわち割込
み可能にするためのステップに移り、それが終ると、制
御権がオペレーティング・システムまたは適用業務プロ
グラムＡＰ　（Ｎ）に戻される。

第■表は、アンリンク・ルーチンＵ　（Ｎ）を示したも
のである。割込みハンドラＨ（Ｎ）をチェーンから削除
すべきであるとオペレーティング・システムまたは適用
業務プログラムＡＰ　（Ｎ）が決定した場合、オペレー
ティング・システムまたは適用業務プログラムは、第■
表のアンリンク・ルーチンＵ　（Ｎ）に制御権を渡す。

アンリンク・ルーチンＵ　（Ｎ）に入ると、まず割込み
が禁止され、割込みベクトルｖ（７）が取出され、その
内容がＣＰＵ２０の作業レジスタにロードされる。

次に、割込みハンドラＨ（Ｎ）がチェーン中の最初の割
込みハンドラであるかどうか、すなわちそれが割込みベ
クトルｖ（７）によって指示される割込みハンドラであ
るかどうかを決定するステップに移る。比較操作で、割
込みハンドラＨ（Ｎ）が割込みベクトルｖ（７）の指す
最初の割込みハンドラであると決定された場合には、ブ
ランチなしに次のステップに移り、現在割込みハンドラ
Ｈ（Ｎ）中にあるポインタＰ　（Ｎ）を割込みベクトル
ｖ（７）の位置にロードして、割込みハンドラＨ（Ｎ）
をチェーンから削除することができる。

この削除操作が終了すると、最後のステップ（ＵＮＣＨ
ＡＩＮ　　Ｘ）に制御権が移り、そこで割込みが可能に
なり、アンリンク・ルーチンＵ　（Ｎ）からオペレーテ
ィング・システムまたは適用業務プログラムＡＰ　（Ｎ
）に戻る。

削除すべき割込みハンドラＨ（Ｎ）がチェーン中の最初
の割込みハンドラでなかった場合は、ステップ（ＵＮＣ
ＨＡ、ＩＮ　　Ａ）に制御権が移り、そこで当該割込み
ハンドラがその制御ブロックＣ（Ｎ）に検証用署名（Ｓ
　ＩＧＮＡＴＵＲＥ）を含んでいるかどうかが調べられ
る。検証用署名がない場合は、誤り例外ハンドラが呼び
出される。割込みハンドラＨ（Ｎ）の制御ブロックＣ（
Ｎ）に正しい検証用署名があれば次に進んで、現割込み
ハンドラが削除すべき目的割込みハンドラＨ（Ｎ）であ
るかどうかが調べられる。これは、２つの比較ステップ
で行われ、最初の比較ステップでは先行割込みハンドラ
に対するポインタの内容のオフセット部分が目的割込み
ハンドラに対するオフセット値と比較される。このテス
トが合格の場合、次の比較ステップで先行ポインタの内
容のセグメント部分が、目的割込みハンドラ・を指す順
方向ポインタのセグメン部分と比較される。両方のテス
トに合格した場合、現割込みハンドラが目的割込みハン
ドラＨ（Ｎ）であり、それをチェーンから削除するため
・のステップに制御権が移る。このステップでは、現（
目的）割込みハンドラＨ（Ｎ）のポインタＰ　（Ｎ）の
内容が、チェーン中の前側込みハンドラ（すなわち、Ｈ
（Ｎ）に隣接し割込みベクトルｖ（７）により近い所に
ある割込みハンドラ）に対するポインタ位置に転送され
る。この操作によって、割込み信号を出したＩ１０装置
に対する割込みハンドラを探索する以降の操作中、目的
割込みハンドラＨ（Ｎ）の前後での飛越しが可能になる
。削除ステップが完了すると、最後のステップ（ＵＮＣ
ＨＡＩＮ　　Ｘ）に制御権が移り、そこで割込みが再び
可能になる。現割込みハンドラが目的割込みハンドラで
ないと決定された場合、ステップ（ＵＮＣＨＡＩＮ　　
Ｂ）にブランチし、そこで現ポインタの内容がチェーン
中の次の割込みハンドラの相対アドレスとして使われる
。次に制御権が前のステップ（ＵＮＣＨＡＩＮ　　Ａ）
に戻り、次の割込みハンドラと目的割込みハンドラの比
較が行われる。目的割込みハンドラに出会うか、または
チェーンの終りに達するまで、このプロセスが繰り返さ
れ、最後にオペレーティング・システムまたは適用業務
プログラムＡＰ　（Ｎ）に制御権が戻る。

次に、第６図ないし第９図のシーケンスを参照する。こ
こには、新しくロードされた割込みハンドラをＲＡＭ３
２中の割込みハンドラのチェーンにリンクする操作が示
されている。ＩＢＭパーソナル・コンピュータ用のオペ
レーティング・システムは、公知の基本人出カシステム
（ＢｒＯ３）である。ＩＢＭパーソナル・コンピュータ
をオンにすると、ＲＯＭ３０に常駐するＢｒＯ５が初期
ハードウェア・テスト機能およびその他の初期設定手順
を実行し、次にアドレス・バス２４とデータ・バス２６
に接続されたディスク・ドライブからＤＯ３を読み取る
。ＤＯ８は、第６図の割込みベクトル位置Ｖ　（０）〜
ｖ（７）に１′デフオル１−・アドレス″をロードする
ことを含めて、追加的初期設定手順を実行する。具体的
には、第６図は、“デフォルト・アドレス″すなわちＲ
ＡＭ３２におけるデフォルト割込みハンドラＨ（ＤＦ）
の記憶位置のアドレスが割込みベクトル（７）にロード
されている状態のＲＡＭ３２を示したものである。この
デフォルト割込みハンドラＨ（ＤＦ）は、ＩＲＱ７線上
の割込み信号によってＣＰＵ２０で実行が中断された主
プログラムに制御権を戻す働きをする。

マルチタスキング・オペレーティング・システム環境で
は、第６図に示すように、次にマルチタスキング°オペ
レーティング・システムがＲＡＭ３２にロードされる。

典型的な場合、マルチタスキング・システムはＲＡＭ３
２をそれぞれ別々の適用業務プログラムＡＰ　（Ｎ）を
含む複数の保護領域に区分する。マルチタスキング・オ
ペレーティング・システムは、ＤＯ３と適用業務プログ
ラムの間に設置される。適用業務プログラムＡＰ（Ｎ）
は、ある機能を実行するためにＤＯ３またはＢｒＯ３を
呼び出すとき、マルチタスキング・オペレーティング・
システムを介在させなければならない０次に、マルチタ
スキング・オペレーティング・システムは、同時にアク
ティブな別の適用業務プログラムの一つＡＰ　（Ｎ’　
）を実行すべき時かどうか判断することができ、ＤＯ３
の呼び出しを行った元の適用業務プログラムを続行する
代りに新しい適用業務プログラムにシステムの制御権を
渡すことができる。ＲＡＭ３２中でのマルチタスキング
・オペレーティング・システムの位置を、第６図に示す
。

次に、■／○装置３］、と割込み線ＩＲＱ７の使用が必
要な最初の適用業務Ａをシステムで実行させるものとす
る。適用業務Ａを実行する適用業務プログラムＡＰ　（
Ａ）には、第１１図に概略的に示したＮ番目の適用業務
に類似する割込み共用プログラムＳ　（Ａ）が付随する
。割込み共用プログラムＳ　（Ａ）は、第■表に一般的
に示したリンク論理ルーチンＬ　（Ａ）　、第１表に一
般的に示した割込みハンドラ・ルーチンＨ（Ａ）　、お
よび第■表に一般的に示したアンリンク論理ルーチンＵ
（Ａ）の３部分からなる。第７図に示すように適用業務
プログラムＡＰ　（Ａ）をＲＡＭ３２にロードするとき
、割込み共用プログラムＳ　（Ａ）をロードできる。ま
ず、適用業務プログラムＡＰ　（Ａ）、そのリンク・ル
ーチンＬ　（Ａ）およびアンリンク・ルーチンＵ　（Ａ
）がＲＡＭ３２にロードされる。次にリンク・ルーチン
Ｌ　（Ａ）が、割込みベクトル■（７）の内容、″デフ
ォルト・アドレス″を、ポインタ・アドレスパアドレス
Ａ　ＩＩすなわち割込みハンドラＨ（Ａ）の実行可能コ
ード部分の始めをロードすべきＲＡＭアドレスで置き換
える。

第７図かられかるように、次に割込みハンドラＨ（Ａ）
が１′アドレスＡ　ＩＩからロードされる。割込みハン
ドラＨ（Ａ）と関連する制御ブロックＣ（Ａ）は、割込
みハンドラＨ（Ａ）の実行可能コード部分の始めから一
定のオフセットのところにロードされる。良好な実施例
では、第１表に示すように、制御ブロックＣ（Ａ）（長
さ１６バイト）が最初の命令（長さ２バイトの”　Ｊ　
Ｍ　Ｐ　”命令）の直後にくるので、ポインタＰ　（Ａ
）の始めは、割込みハンドラＨ（Ａ）の実行可能コード
部分の始めから２バイト分外れる。制御ブロックＣ（Ｎ
）と割込みハンドラＨ（Ｎ）の記憶位置の関係を表わす
一定のオフセットは、本発明によれば、割込みベクトル
ｖ（７）に連鎖されるすべての割込みハンドラについて
同じである。チェーンを完成するため、リンク・ルーチ
ンＬ　（Ａ）は、″デフォルト・アドレス″を制御ブロ
ックＣ（Ａ）のポインタＰ　（Ａ）にロードして２割込
みハンドラＨ（Ａ）が次の連続するデフォルト割込みハ
ンドラ・ルーチンＨ（ＤＦ）を探すことができるように
する。良好な実施例では、固定オフセットは各ハンドラ
の入口点から正方向に２バイトとして開示されているが
、各ハンドラの入口点アドレスから正または負に相対的
に変位した他のどんな一定値にすることもできる。

制御ブロック（Ａ）は、第１１図に示すように、ポイン
タＰ　（Ａ）　、フラグＦ　（Ａ）　、署名フィールド
および予約フィールドを含んでいる。ポインタＰ　（Ａ
）は、チェーン中の他の割込みハンドラをアドレスする
ためのリンク機構を提供する。ポインタＰ　（Ａ）の内
容は、チェーン中の次の割込みハンドラの実行可能コー
ドの始めをマークする。

ＲＡＭ３２の実アドレスを表す。後で説明するように、
割込みハンドラのアンリンク・プロセスでは、ポインタ
Ｐ　（Ｎ）を使ってチェーンを横断し、割込みチェーン
から除去したい割込みハンドラを探し出す。制御ブロッ
クＣ（Ａ）中の署名ワードは、固定１６進表現であり１
割込みハンドラが本明細書で説明す、る共用割込み技術
に合致していることを検証するために使われる。署名ワ
ードは、特にある割込み制御ブロックＣ（Ｎ）を有効割
込み制御ブロックであるものとして識別するのに使われ
る。マルチタスキング・オペレーティング・システム中
のもとで走行する適用業務プログラムは自身を割込みチ
ェーンにロードできるが、本明細書で記載する共用割込
み法に合致しないことがあり得る。その割込みハンドラ
を割込みハンドラ・チェーンからアンリンクしようとす
るとき、合致しない割込みハンドラは必ずしも割込みハ
ンドラ制御ブロックを維持せず、そのためチェーン横断
を妨げるので、これは問題を生じる恐れがある。

対応する割込みハンドラＨ（Ｎ）が割込みハンドラ・チ
ェーンを正しく共用できるとの確認を与えることか、各
制御ブロックＣ（Ｎ）中の署名ワードの役割である。特
定の割込みハンドラをアンリンクするためのチェーン横
断操作中に、チェーン中で署名ワードがその制御ブロッ
クにない割込みハンドラに出会った場合、訂正アクショ
ンを試みるため、例外処理ルーチンが呼び出される。

フラグ・バイトＦ　（Ａ）の主な機能は、チェーン中の
割込みハンドラＨ（Ａ）が、チェーン中で出会う最後の
割込みハンドラであるかどうかを示すことである。ＩＲ
Ｑ７線を共用するすべての工１０装置上の共用割込み論
理装置４６をリセットしアンロックするために、割込み
ハンドラに照会する過程で大城再活動化信号を出さなけ
ればならないため、それを決定することは重要である。

たとえば、割込みチェーンに連続する３つの割込みハン
ドラＨ（Ａ）　、　Ｈ（Ｂ）　、　Ｈ（Ｃ）がこの順序
で加えられた第９図の構成では、最初にロードされた割
込みハンドラＨ（Ａ）は１割込みハンドラＨ（Ａ）がデ
フォルト割込みハンドラに出会う前のチェーン中で最後
の割込みハンドラであるとの情報を、そのフラグＦ　（
Ａ）に記憶しなければならない。第１表を参照するとわ
かるように、フラグＦ　（Ｎ）について割込みハンドラ
Ｈ（Ｎ）をテストし、その割込みハンドラがチェーン中
で最後の（最初にロードされた）割込みハンドラである
かどうか決定するためのテスト命令が含まれている。割
込みハンドラＨ（Ｎ）がチェーン中の最後の割込みハン
ドラであることをフラグ・バイトＦ　（Ｎ）が示す場合
、その割込みハンドラが、対応するＩ１０装置が割込み
信号を出さなかったと決定しても、割込み線ＩＲＱ７を
共用するすべてのＩ１０装置上の共用割込み論理装置４
６をアンロックするために、割込みハンドラＨ（Ｎ）は
、大城再活動化信号を出さねばならない。第■表を参照
すると、チェーンに付加すべき割込みハンドラＨ（Ｎ）
が、チェーン中で最初に付加される割込みハンドラであ
るかどうかを、リンク・コードがどのようにチェックす
るかが示されている。それが実際にチェーンに付加され
る最初の割込みハンドラである場合、その状態を示すフ
ラグＦ　（Ｎ）がセットされ、その結果、割込みハンド
ラは、制御権がそわ２に渡る毎に大城再活動化信号を出
す。

第■表のアンリンク・コードの例を参照すると。

チェーンからアンリンクすべき割込みハンドラＨ（Ｎ）
のフラグ・バイトＦ　（Ｎ）の内容が、直前の割込みハ
ンドラの内容に移されることが示されている。たとえば
、第９図に示す割込みハンドラＨ（Ｂ）をアンリンクす
る際、第１０図に示すように、その制御ブロックＣ（Ｂ
）に含まれていたフラグＡが割込みハンドラＨ（Ｃ）の
フラグ・フィールドＦ　（Ｃ）に移される。アンリンク
されている割込みハンドラが実際にチェーンで最初にロ
ードされた割込みハンドラ、たとえば第９図の割込みハ
ンドラＨ（Ａ）であった場合、そのアンリンク中に直前
の割込みハンドラに移されるフラグ・フィールドが、直
前の割込みハンドラに、割込みハンドラのチェーン中で
それに出会う毎に入城活動化信号を発生させる。このよ
うにして１割込みハンドラがどんな順序でチェーンから
アンリンクされても、必ずチェーン中で出会う最後の割
込みハンドラが大城再活動化信号を出して、ＩＲＱ７線
を共用するすべてのＩ１０装置上の共用割込み論理装置
４６をアンロックする。

オプション機能として、制御ブロックＣ（Ａ）中のフラ
グ・バイトＦ　（Ａ）を使って、連続する′各別込みハ
ンドラＨ（Ｎ）が処理されるとき、ＰＩＣ２２に対する
マスク・ビットの設定を保存することもできる。上記に
引用したｉ’　Ａ　Ｐ　Ｘ　８６．８８ユーザーズ・マ
ニュアルに記載されているインテル８２５９Ａは１割込
みマスク・レジスタを含んでいる（第４Ａ図参照）。こ
の割込みマスク・レジスタを使うと、８本の割込み線工
ＲＱＯ〜工ＲＱ７がすべて同時に使用不能または使用可
能になるのではなくて、個々の割込み線をマスクするこ
とができる。ＰＩＣ２２の割込みマスク・レジスタは８
ビツト・レジスタであり、ビットＯ〜７が割込み線ＩＲ
ＱＯ〜ＩＲＱ７に直接対応している。割込みマスク・レ
ジスタに適当なビットを書込みセットすると、この８本
の割込み線のどれでもその入力をマスクすることができ
る。同様に割込みマスク・レジスタ・ビットをクリアす
ると、８本の割込み線のどれでもＰＩＣ２２に通じるそ
の入力を使用可能にすることができる。この機能が役立
つのは、たとえば特定の割込みハンドラ・ルーチンＨ（
Ｎ）の実行を特定の低優先割込みによってのみ中断し、
そのサービス・ルーチンの間は高優先割込みを禁止すべ
きである。制御ブロックＣ（Ａ）のフラグ・バイトＦ　
（Ａ）は、８つのマスク・ビットを含んでおり、それが
ＰＩＣ２２の割込みマスク・レジスタにロードされる。

制御ブロックＣ（Ａ）のフラグ・バイトＦ　（Ａ）は、
この点に関して２つの目的に役立つ。第１に、リンク・
ルーチンＬ　（Ａ）が割込みハンドラＨ（Ａ）を導入し
たとき、ＰＩＣ２２におけるマスク・ビット設定のログ
として働く。第２に、フラグ・バイＩ−Ｆ（Ａ）は、通
常の割込み処理操作中に特定の目的に役立つ。チェーン
中で割込み信号を出した装置に対応する割込みハンドラ
を探索する場合について以前に説明したプロセスでは、
割込みノ１ンドラは、それに対応するＩ１０装置が規制
込み信号を発生しなかったと決定すると、チェーン中の
次の割込みハンドラに制御権を渡す。しかし、この次の
割込みハンドラに制御権を渡すことの例外は、ＩＲＱ７
線に割込み信号が発生したとき、チェーン中の次の割込
みハンドラが制御権を通常通り受は取っていないことを
フラグ・バイトが示す場合である。このような場合、Ｐ
ＩＣ２２からＣＰＵ２０に割込み要求ＩＲＥＱを出すこ
とがＰＩＣ２２中のマスク・ビットによってマスクされ
ているため１通常１次の割込みハンドラは割込みベクト
ルｖ（７）によってアクセスされてもいない。したがっ
てこのような場合、制御権をもっている規制込みハンド
ラＨ（Ｎ）は、その制御権をチェーン中の次の割込みハ
ンドラＨ（Ｎ−１）に渡す代りに、規制込みによって中
断された主プログラムに制御権を戻すか、または次の割
込みハンドラＨ（Ｎ−１）のポインタＰ（Ｎ−１）の内
容を読み取り、次の割込みハンドラＨ（Ｎ−１）を飛び
越して次の次の割込みハンドラＨ（Ｎ−２）に制御権を
渡すことができる。

フラグ・バイトＦ　（Ａ）は、連鎖解除（アンリンク）
プロセスでも若干の意味をもつ。前述のように、また後
で説明するように、割込みハンドラＨ（Ｎ）がチェーン
から取り出されると、そのポインタＰ　（Ｎ）の内容が
、前の割込みハンドラＨ（Ｎ＋１）の制御ブロックＣ（
Ｎ＋１）のポインタＰ　（Ｎ＋１）にロードされる６ア
ンリンク論理ルーチンＵ　（Ｎ）は、フラグ・バイトＦ
　（Ｎ）の内容も前の割込みハンドラＨ（Ｎ＋１）の制
御ブロックＣ（Ｎ＋１）のフラグ・バイト・フィールド
Ｆ　（Ｎ＋１）にロードする。それによって、ＰＩＣ２
２に対するマスク・バイトの保存が可能になる。

リンク・ルーチンの操作の説明に戻ると、第８図に、第
２の適用業務プログラムＡＰ　（Ｂ）を、リンク・ルー
チンＬ　（Ｂ）　、アンリンク・ルーチンＵ　（Ｂ）　
、および割込みハンドラＨ（Ｂ）からなる割込み共用プ
ログラムＳ　（Ｂ）と−緒にロードする操作が示されて
いる。割込みハンドラＨ（Ａ）のリンクについて上述し
たのと同じやり方で、リンク・ルーチンＬ　（Ｂ）は、
割込みベクトル■（７）の現内容″アドレスＡ　”を割
込みハンドラＨ（Ｂ）の制御ブロックＣ（Ｂ）のポイン
タ・フィールドＰ　（Ｂ）にロードして、割込みハンド
ラＨ（Ｂ）をロードしリンクする手順を遂行する。

次に、値″アドレスＢ　Ｉ＋が割込みベクトルＶ（７）
にロードされるが、これは割込みハンドラＨ（Ｂ）に対
する実行可能コードの開始位置のアドレスである。Ｈ（
Ｂ）の割込みハンドラ・コードが、その位置からロード
され、制御ブロックＣ（Ｂ）がＲＡＭ３２中で“アドレ
スＢ″位置から２バイト高位の固定オフセット位置にロ
ードされる。

第９図には、第３の適用業務プログラムＡＰ（Ｃ）をＲ
ＡＭ３２にロードし、その割込みハンドラＨ（Ｃ）をリ
ンクする操作が示されている。

このリンク操作は１割込みハンドラＨ（Ｂ）およびＨ（
Ａ）について説明したのと同じやり方で行われ、リンク
・ルーチンＬ　（Ｃ）によって実行される。その結果、
第９図かられかるように、割込みベクトルｖ（７）は１
割込みハンドラＨ（Ｃ）の実行可能コードの開始位置を
指す値゛アドレスＣ″′をその内容として含む。制御ブ
ロックＣ（Ｃ）は、“アドレスＣ”の位置からＲＡＭ３
２中で２バイト高位の固定オフセット位置にある。ポイ
ンタｐ　（ｃ）の内容は、割込みハンドラＨ（Ｂ）をア
クセスするための“アドレスＢ”を含んでいる。

リンク・ルーチンＬ　（Ｎ）を使ってリンク操作を実行
する際のステップおよび命令のシーケンスについての一
般的説明については、第■表の７センブラ・コードを参
照されたい。

第１０図は、第９図に示した割込みハンドラのチェーン
Ｈ（Ｃ）　、Ｈ（Ｂ）　、　Ｈ（Ａ）から割込みハンド
ラＨ（Ｂ）をアンリンクする操作を示したものである。

アンリンク・ルーチンＵ　（Ｎ）の実行のための一般的
アセンブラ・コードの命令シーケンスについては、第■
表を参照されたい。アンリンク・ルーチンＵ　（Ｂ）は
、まずチェーン内の割込みハンドラＨ（Ｂ）の位置を探
し出さなければならない。これは、割込みベクトルｖ（
７）から出発し、連続する各割込みハンドラ・ルーチン
Ｈ（Ｎ）に対する順方向ポインタＰ　（Ｎ）を使って、
次の割込みハンドラ・ルーチンＨ（Ｎ−１）の入口点を
見つけることによって実施される。チェーン中の各割込
みハンドラ・ルーチンにＨ（Ｃ）、　Ｈ（Ｂ）　、　Ｈ
（Ａ）の順で、チェーン横断中にその識別子が削除すべ
き目的割込みハンドラＨ（Ｂ）の識別子と比較される。

アンリンク・ルーチンＵ　（Ｂ）がチェーン中で目的割
込みハンドラ・ルーチンＨ（Ｂ）に出会うと、削除すべ
き割込みハンドラに関連するポインタＰ　（Ｂ）の内容
を直前の割込みハンドラＨ（Ｃ）に関連するポインタｐ
　（ｃ）の位置にロードすることによって、割込みハン
ドラＨ（Ｂ）がアンリンクされる。上記で考察したよう
に、フラグ・フィールドＦ　（Ｂ）の内容も、割込みハ
ンドラＨ（Ｃ）のフラグ・フィールドＦ　ＣＣ：）にロ
ードされる。このステップの後、ポインタｐ　（ｃ）の
内容は１割込みハンドラＨ（Ａ）の実行可能コード部分
の始めを指す″アドレスＡ”である。これによって、チ
ェーンがアンリンクされた割込みハンドラＨ（Ｂ）を飛
び越すごとができる。マルチタスキング・オペレーティ
ング・システム環境では、プログラムをいつでもどんな
順序でも開始または終了できるので、このことは特に重
要である。すなわち、これは、制御ブロックＣ（Ｎ）が
その割込みハンドラＨ（Ｎ）の開始位置から一定のオフ
セットのところに位置し、そのため割込みハンドラが互
いの位置を参照でき、チェーン中のどの割込みハンドラ
も任意の順序でアンリンクできるためである。

本明細書で本発明の原理を例示するために選んだマイク
ロコンピュータ・システムは、１８０８８ＣＰＵを使っ
たＩＢＭパーソナル・コンピュータＰＣ−１型である。

しかし、本明細書で開示した本発明の原理は、１８０２
８６ｃＰＵを使ったＩＢＭパーソナル・コンピュータＡ
Ｔにも応用できる。ＩＢＭパーソナル・コンピュータＡ
Ｔの構成では２つの１８２５９Ａがあり１５本のＩ１０
装置割込み線を備えている。これらのどの割込み線も、
上記の８０８８ＣＰＵ構成における割込み線の共用と同
様のやり方で共用できる。割込みベクトルが指す割込み
ハンドラのチェーンは、８０８８構成の割込みハンドラ
および、それに対応する工／○装置の操作について上記
に説明したのと同じゃ男方で作動する。

隨　　　　　　　　　　　！ 諒　　　　　　　　且　　　　　　　　　　△罷ミＬ国
ＱＱ（−！ＩＫ　　　　　　　妻　漕禮禮Ｏ峰士さ　Δ
　　繍ン　　　　口ヘソ←

【図面の簡単な説明】

第１図は第１Ａ図および第１Ｂ図のつながりを示す図。 第１Ａ図および第１Ｂ図は、本発明したがうマイクロコ
ンピュータ・システムの概略を示すブロック図。 第２図は、ポーリング法を用いた先行技術によるマイク
ロコンピュータ・システムのブロック図。 第３図は、割込み法を用いた先行技術によるマイクロコ
ンピュータ・システムのブロック図。 第４図は第４Ａ図ないし第４Ｃ図のつながりを示す図。 第４Ａ図ないし第４ｃ図は、本発明にしたがうマイクロ
コンピュータ・システムの詳細を示すブロック図。 第５図は第５八図ないし第５Ｄ図のつながりを示す図。 第５八図ないし第５Ｄ図は、同じ割込み線ＩＲＱ７を共
用する複数のＩ１０装置とそれらに対応する割込みハン
ドラＨ（Ａ）　、　Ｈ（Ｂ）　、　Ｈ（Ｃ）との関係を
示すブロック図。 第６図は、初期デフォルト割込みを示す記憶マツプ図。 第７図は、最初の割込みハンドラＨ（Ａ）のリンキング
を示す記憶マツプ図。 第８図は、２番目の割込みハンドラＨ（Ｂ）のリンキン
グを示す記憶マツプ図。 第９図は、３番目の割込みハンド−ラＨ（Ｃ）のリンキ
ングを示す記憶マツプ図。 第１０図は、割込みハンドラＨ（Ｆ３）のアンリンキン
グを示す記憶マツプ図。 第１１図は、適用業務＃　Ｎ　１１に関連するソフトウ
ェア・モジュールの概略図。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） 第１Ｂ図 「−１ルグ法（従来技術） 第２図 第８図 第４Ｂ図 第４Ｃ図 第５Ｂ図 第５Ｄ図 ネ刀期テ°°フオＪレト龜１１誌、み ２番目の古１汲みへシーラＨ（８）のリン島ング第８図 ３４Ｆ目の番１込みへンドラＨ（〔）のｌルキレク°′
第９図 ｌ用１１召Ｖ’Ｎ”を二β０滅ＬコＬろソフｌ−１Ｊ）
ヱ了モジ：Ｌ−１シ 第１１図

Claims (1)

1. 【特許請求の範囲】 処理装置と、 共通の割込み線に接続され、該割込み線上に割込み信号
   があると新たな割込み信号の転送を阻止する複数の入出
   力装置と、 各入出力装置の割込み要求を処理する複数の割込みハン
   ドラ・ルーチンをチェーンの形で記憶すると共に該チェ
   ーンにおける最初の割込みハンドラ・ルーチンの開始ア
   ドレスを含む割込みベクトルを記憶する記憶装置とを備
   え、 前記割込みハンドラ・ルーチンのそれぞれは前記チェー
   ンにおける次の割込みハンドラ・ルーチンを指すポイン
   タ・アドレスを含み、 前記処理装置は、前記割込み線上の割込み信号に応答し
   てプログラムの実行を中断すると共に前記割込みベクト
   ルをアクセスし、前記最初の割込みハンドラ・ルーチン
   に対応する最初の入出力装置が前記割込み信号を出した
   かどうかを調べて出していた場合には割込みサービスを
   実行し、中断されたプログラムに戻る前に前記新たな割
   込み信号の転送を可能にするため各入出力装置を再活動
   化し、前記最初の入出力装置が前記割込み信号を出して
   いなかった場合には前記チェーンにおける次の割込みハ
   ンドラ・ルーチンをアクセスして同様な処理を続けるこ
   とを特徴とする共用割込みシステム。