JPH06103065A - 命令プリフェッチ装置 - Google Patents
命令プリフェッチ装置Info
- Publication number
- JPH06103065A JPH06103065A JP25099192A JP25099192A JPH06103065A JP H06103065 A JPH06103065 A JP H06103065A JP 25099192 A JP25099192 A JP 25099192A JP 25099192 A JP25099192 A JP 25099192A JP H06103065 A JPH06103065 A JP H06103065A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instruction prefetch
- task
- queue
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】 タスクの切り替えの際に命令プリフェッチに
よるオーバーヘッドが発生しない、またハードウェア負
担の少ない命令プリフェッチ装置を提供する。 【構成】 ２系統の命令プリフェッチキューから構成さ
れ、現在実行中のタスク用の命令プリフェッチキューと
次に実行するタスクの命令プリフェッチキューとして使
用される。ポインタ４、９、１０で命令プリフェッチキ
ュー１、６への命令データ書き込みと読み出しを制御で
き、２系統の命令プリフェッチキュー共用である。２系
統の命令プリフェッチキューのうち、どちらの系統を使
用して命令プリフェッチをするかは、命令キュー切り替
え制御部１２で制御される。タスク切り替え前に次実行
タスクの命令プリフェッチが実行されるので、タスク切
り替えタイミングでの命令プリフェッチ待ち状態による
オーバーヘッドが発生せず、またポインタが３本でハー
ドウェア負担が少なくてすむ。
よるオーバーヘッドが発生しない、またハードウェア負
担の少ない命令プリフェッチ装置を提供する。 【構成】 ２系統の命令プリフェッチキューから構成さ
れ、現在実行中のタスク用の命令プリフェッチキューと
次に実行するタスクの命令プリフェッチキューとして使
用される。ポインタ４、９、１０で命令プリフェッチキ
ュー１、６への命令データ書き込みと読み出しを制御で
き、２系統の命令プリフェッチキュー共用である。２系
統の命令プリフェッチキューのうち、どちらの系統を使
用して命令プリフェッチをするかは、命令キュー切り替
え制御部１２で制御される。タスク切り替え前に次実行
タスクの命令プリフェッチが実行されるので、タスク切
り替えタイミングでの命令プリフェッチ待ち状態による
オーバーヘッドが発生せず、またポインタが３本でハー
ドウェア負担が少なくてすむ。
Description
【０００１】
【産業上の利用分野】本発明はタスク切り替えの際に発
生する次に実行する命令の命令プリフェッチをタスク切
り替え前に済ませることにより、コンテキストスイッチ
後のタスク実行を高速に行なうことができる命令プリフ
ェッチ装置に関するものである。
生する次に実行する命令の命令プリフェッチをタスク切
り替え前に済ませることにより、コンテキストスイッチ
後のタスク実行を高速に行なうことができる命令プリフ
ェッチ装置に関するものである。
【０００２】
【従来の技術】従来、複数のタスク（プログラム）を実
行する方法として、ユーザータスク内でオペレーティン
グシステム（以下ＯＳという）に起動をかけ、現在実行
中のユーザータスクをいったん停止し、ＯＳの実行によ
り新たなタスクを順次実行する方法が考えられている。
この場合、次に実行されるタスクが前もって判明してい
ても、タスク切り替え後に初めて次に実行するタスクの
命令プリフェッチが開始されるため、命令コードのプリ
フェッチが終了するまで、タスクの実行は不可能である
ことから、タスク実行までにオーバーヘッドが生じてい
た。
行する方法として、ユーザータスク内でオペレーティン
グシステム（以下ＯＳという）に起動をかけ、現在実行
中のユーザータスクをいったん停止し、ＯＳの実行によ
り新たなタスクを順次実行する方法が考えられている。
この場合、次に実行されるタスクが前もって判明してい
ても、タスク切り替え後に初めて次に実行するタスクの
命令プリフェッチが開始されるため、命令コードのプリ
フェッチが終了するまで、タスクの実行は不可能である
ことから、タスク実行までにオーバーヘッドが生じてい
た。
【０００３】この問題点を解決するために、命令コード
を一時記憶しておく命令プリフェッチキューと命令コー
ドをプリフェッチするための１本のアドレスポインタと
命令プリフェッチキューから命令データを読み出すため
の１本の読み出しアドレスポインタから構成された命令
プリフェッチ装置を２系統持ち、あらかじめ次に実行す
るタスクの命令コードをプリフェッチしておき、タスク
切り替え時に命令コードフェッチ待ちによるオーバーヘ
ッドを回避する方法が考えられている。これは同じビッ
ト数で構成された２系統の命令プリフェッチキューによ
り、現在実行中のタスクの命令プリフェッチキューと次
に実行するタスクの命令プリフェッチキューとに交互に
役割を切り替えていく方法で、一方の命令プリフェッチ
キューが現在実行中のタスクの命令プリフェッチキュー
として使用されている場合は、他方の命令プリフェッチ
キューは、次に実行するタスクの命令プリフェッチキュ
ーとして使われ、タスク切り替えが発生すると現在実行
中のタスクの命令プリフェッチキューとして使用されて
いた命令プリフェッチキューは次に実行するタスクの命
令プリフェッチキューとして使用され、次に実行するタ
スクの命令プリフェッチキューとして使用されていた命
令プリフェッチキューは現在実行中のタスクの命令プリ
フェッチキューとして使用するように構成されていた。
この方法はタスク切り替え時に命令コードフェッチ待ち
によるオーバーヘッドを回避することが可能であった
が、二重にハードウェア資源を用意する必要があり、実
装が非常に困難であった。
を一時記憶しておく命令プリフェッチキューと命令コー
ドをプリフェッチするための１本のアドレスポインタと
命令プリフェッチキューから命令データを読み出すため
の１本の読み出しアドレスポインタから構成された命令
プリフェッチ装置を２系統持ち、あらかじめ次に実行す
るタスクの命令コードをプリフェッチしておき、タスク
切り替え時に命令コードフェッチ待ちによるオーバーヘ
ッドを回避する方法が考えられている。これは同じビッ
ト数で構成された２系統の命令プリフェッチキューによ
り、現在実行中のタスクの命令プリフェッチキューと次
に実行するタスクの命令プリフェッチキューとに交互に
役割を切り替えていく方法で、一方の命令プリフェッチ
キューが現在実行中のタスクの命令プリフェッチキュー
として使用されている場合は、他方の命令プリフェッチ
キューは、次に実行するタスクの命令プリフェッチキュ
ーとして使われ、タスク切り替えが発生すると現在実行
中のタスクの命令プリフェッチキューとして使用されて
いた命令プリフェッチキューは次に実行するタスクの命
令プリフェッチキューとして使用され、次に実行するタ
スクの命令プリフェッチキューとして使用されていた命
令プリフェッチキューは現在実行中のタスクの命令プリ
フェッチキューとして使用するように構成されていた。
この方法はタスク切り替え時に命令コードフェッチ待ち
によるオーバーヘッドを回避することが可能であった
が、二重にハードウェア資源を用意する必要があり、実
装が非常に困難であった。
【０００４】
【発明が解決しようとする課題】このような従来の命令
プリフェッチ装置では、現在実行中のタスクから次に実
行するタスクの切り替えの際に命令プリフェッチによる
オーバーヘッドが発生し、また、命令プリフェッチキュ
ーを二重に持つハードウェア構成により、オーバーヘッ
ドを解消することは可能であったがハードウェアの負担
が大きかった。
プリフェッチ装置では、現在実行中のタスクから次に実
行するタスクの切り替えの際に命令プリフェッチによる
オーバーヘッドが発生し、また、命令プリフェッチキュ
ーを二重に持つハードウェア構成により、オーバーヘッ
ドを解消することは可能であったがハードウェアの負担
が大きかった。
【０００５】本発明は上記課題を解決するもので、タス
クの切り替えの際に命令プリフェッチによるオーバーヘ
ッドが発生しない、また、ハードウェア負担の少ない命
令プリフェッチ装置を提供することを目的としている。
クの切り替えの際に命令プリフェッチによるオーバーヘ
ッドが発生しない、また、ハードウェア負担の少ない命
令プリフェッチ装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、２系統の命令プリフェッチキューを備える
が、（１）次に実行するタスク用の命令プリフェッチキ
ューと現在実行中のタスク用の命令プリフェッチキュー
の役割をコンテキストスイッチの際に切り替えるあるい
は（２）次に実行するタスク用の命令プリフェッチキュ
ーと現在実行中のタスク用の命令プリフェッチキューの
役割を固定にする構成をとり、いずれの構成でも、次に
実行するタスクの命令コードのプリフェッチアドレスを
示すポインタ１本と現在実行中のタスクの命令コードの
プリフェッチアドレスを示すポインタ１本と現在実行中
のタスクの命令プリフェッチキューの読み出しポインタ
１本の計３本のポインタにより２系統の命令プリフェッ
チキューへの書き込みあるいは読み出しを制御し、コン
テキストスイッチの際に現在実行中のタスクのプリフェ
ッチアドレスポインタと現在実行中のタスクの命令プリ
フェッチキューの読み出しポインタの内容を次に実行す
るタスクの命令コードのプリフェッチアドレスを示すポ
インタの内容に書き換えるように構成されている。
するために、２系統の命令プリフェッチキューを備える
が、（１）次に実行するタスク用の命令プリフェッチキ
ューと現在実行中のタスク用の命令プリフェッチキュー
の役割をコンテキストスイッチの際に切り替えるあるい
は（２）次に実行するタスク用の命令プリフェッチキュ
ーと現在実行中のタスク用の命令プリフェッチキューの
役割を固定にする構成をとり、いずれの構成でも、次に
実行するタスクの命令コードのプリフェッチアドレスを
示すポインタ１本と現在実行中のタスクの命令コードの
プリフェッチアドレスを示すポインタ１本と現在実行中
のタスクの命令プリフェッチキューの読み出しポインタ
１本の計３本のポインタにより２系統の命令プリフェッ
チキューへの書き込みあるいは読み出しを制御し、コン
テキストスイッチの際に現在実行中のタスクのプリフェ
ッチアドレスポインタと現在実行中のタスクの命令プリ
フェッチキューの読み出しポインタの内容を次に実行す
るタスクの命令コードのプリフェッチアドレスを示すポ
インタの内容に書き換えるように構成されている。
【０００７】
【作用】この構成により、タスク切り替えタイミングで
の命令プリフェッチ待ち状態によるオーバーヘッドが発
生せず、ハードウェア負担が少ない命令プリフェッチ装
置を実現することができる。
の命令プリフェッチ待ち状態によるオーバーヘッドが発
生せず、ハードウェア負担が少ない命令プリフェッチ装
置を実現することができる。
【０００８】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
【０００９】図１は本発明の次に実行するタスク用の命
令プリフェッチキューと現在実行中のタスク用の命令プ
リフェッチキューの役割をコンテキストスイッチの際に
切り替え、２系統の命令プリフェッチキューへの書き込
みと読み出しの制御を３本のポインタによって制御する
命令プリフェッチ装置の構成を示した図である。命令キ
ュー１および命令キュー６は次のタスクの命令プリフェ
ッチ用のアドレスポインタ４または現在実行中のタスク
の命令プリフェッチ用のアドレスポインタ９によりプリ
フェッチされた命令コードを一時的に保持しておくバッ
ファ群であり、命令キュー１あるいは６のいずれの命令
キューを使用するのか、あるいは次の命令プリフェッチ
用のアドレスポインタ４あるいは現在実行中のタスクの
命令プリフェッチ用のアドレスポインタ９のいずれのア
ドレスポインタを使用するかは命令キュー切り替え制御
部１２からのキュー切り替え制御信号の制御下で信号選
択回路３、７により決定される。次の命令プリフェッチ
用のアドレスポインタ４のアドレスデータ値は加算器５
を介して現在実行中のタスクの命令プリフェッチ用のア
ドレスポインタ９に入力されると共に、命令キュー１お
よび命令キュー６内に保持されたデータ読み出し用アド
レスポインタ１０に入力される。データ読み出し用アド
レスポインタ１０の値は選択回路２、８を介して命令キ
ュー１、６に入力され命令データの読み出しが実行され
る。データ読み出し用アドレスポインタ１０の値は加算
器１１により更新される。
令プリフェッチキューと現在実行中のタスク用の命令プ
リフェッチキューの役割をコンテキストスイッチの際に
切り替え、２系統の命令プリフェッチキューへの書き込
みと読み出しの制御を３本のポインタによって制御する
命令プリフェッチ装置の構成を示した図である。命令キ
ュー１および命令キュー６は次のタスクの命令プリフェ
ッチ用のアドレスポインタ４または現在実行中のタスク
の命令プリフェッチ用のアドレスポインタ９によりプリ
フェッチされた命令コードを一時的に保持しておくバッ
ファ群であり、命令キュー１あるいは６のいずれの命令
キューを使用するのか、あるいは次の命令プリフェッチ
用のアドレスポインタ４あるいは現在実行中のタスクの
命令プリフェッチ用のアドレスポインタ９のいずれのア
ドレスポインタを使用するかは命令キュー切り替え制御
部１２からのキュー切り替え制御信号の制御下で信号選
択回路３、７により決定される。次の命令プリフェッチ
用のアドレスポインタ４のアドレスデータ値は加算器５
を介して現在実行中のタスクの命令プリフェッチ用のア
ドレスポインタ９に入力されると共に、命令キュー１お
よび命令キュー６内に保持されたデータ読み出し用アド
レスポインタ１０に入力される。データ読み出し用アド
レスポインタ１０の値は選択回路２、８を介して命令キ
ュー１、６に入力され命令データの読み出しが実行され
る。データ読み出し用アドレスポインタ１０の値は加算
器１１により更新される。
【００１０】命令キュー１、６が現在実行中のタスクの
プリフェッチをするか、あるいは次に実行するタスクの
プリフェッチをするかは命令キュー切り替え制御部１２
の制御により決定される。命令キュー１を現在実行中の
タスク用に、また命令キュー６を次に実行するタスク用
に使用する場合は、命令キュー切り替え制御部１２は選
択回路３、７を制御し、現在実行中のタスクの命令プリ
フェッチ用のアドレスポインタ９の値は命令キュー１
に、また次の命令プリフェッチ用のアドレスポインタ４
の値は命令キュー６に入力される。この動作により命令
キュー１には現在実行中のタスクの命令コードが格納さ
れ、また命令キュー６には次に実行されるタスクの命令
コードが格納される。一方、データ読み出し用アドレス
ポインタ１０の値は、命令キュー切り替え制御部１２の
制御により選択回路２が選択され命令キュー１に入力さ
れ、命令実行に同期して、必要な命令コードが命令キュ
ー１より読み出され、ＣＰＵ（図示せず）に供給され
る。命令キュー６を現在実行中のタスク用に、また命令
キュー１を次に実行するタスク用に使用する場合は、現
在実行中のタスクの命令プリフェッチ用のアドレスポイ
ンタ９の値は命令キュー６に、また次のタスクの命令プ
リフェッチ用のアドレスポインタ４の値は命令キュー１
に入力され、データ読み出し用アドレスポインタ１０の
値は、命令キュー６に入力され、命令コードが命令キュ
ー６より読み出される。以上、コンテキストが発生する
度に例外なく、命令キューの役割りの変更と、アドレス
ポインタ値の伝送が行なわれる。
プリフェッチをするか、あるいは次に実行するタスクの
プリフェッチをするかは命令キュー切り替え制御部１２
の制御により決定される。命令キュー１を現在実行中の
タスク用に、また命令キュー６を次に実行するタスク用
に使用する場合は、命令キュー切り替え制御部１２は選
択回路３、７を制御し、現在実行中のタスクの命令プリ
フェッチ用のアドレスポインタ９の値は命令キュー１
に、また次の命令プリフェッチ用のアドレスポインタ４
の値は命令キュー６に入力される。この動作により命令
キュー１には現在実行中のタスクの命令コードが格納さ
れ、また命令キュー６には次に実行されるタスクの命令
コードが格納される。一方、データ読み出し用アドレス
ポインタ１０の値は、命令キュー切り替え制御部１２の
制御により選択回路２が選択され命令キュー１に入力さ
れ、命令実行に同期して、必要な命令コードが命令キュ
ー１より読み出され、ＣＰＵ（図示せず）に供給され
る。命令キュー６を現在実行中のタスク用に、また命令
キュー１を次に実行するタスク用に使用する場合は、現
在実行中のタスクの命令プリフェッチ用のアドレスポイ
ンタ９の値は命令キュー６に、また次のタスクの命令プ
リフェッチ用のアドレスポインタ４の値は命令キュー１
に入力され、データ読み出し用アドレスポインタ１０の
値は、命令キュー６に入力され、命令コードが命令キュ
ー６より読み出される。以上、コンテキストが発生する
度に例外なく、命令キューの役割りの変更と、アドレス
ポインタ値の伝送が行なわれる。
【００１１】現在実行中のタスクの命令プリフェッチ用
のアドレスポインタ９の値はプリフェッチ動作が実行さ
れると、プリフェッチしたＲＯＭデータ量に応じて、加
数１３が決定し、アドレスポインタ値が加算器５により
更新され、次の命令プリフェッチ動作に備える。また、
データ読み出し用アドレスポインタ１０の値も、命令実
行に応じて加数１４が決定され、加算器１１により更新
される。
のアドレスポインタ９の値はプリフェッチ動作が実行さ
れると、プリフェッチしたＲＯＭデータ量に応じて、加
数１３が決定し、アドレスポインタ値が加算器５により
更新され、次の命令プリフェッチ動作に備える。また、
データ読み出し用アドレスポインタ１０の値も、命令実
行に応じて加数１４が決定され、加算器１１により更新
される。
【００１２】このように役割分担された命令キューもコ
ンテキストのタイミングに命令キュー切り替え制御部１
２の選択回路２、３、７、８の制御信号が切り替わり、
現在実行中のタスク用の命令キューは次に実行するタス
クの命令キューに、次に実行するタスクの命令キューは
現在実行中のタスク用の命令キューに役割が変更され
る。同時に次のタスクの命令プリフェッチ用のアドレス
ポインタ４の値はデータ読み出し用アドレスポインタ１
０にそのまま伝送、格納されると共に、加算器５により
更新されたあと、現在実行中のタスクの命令プリフェッ
チ用のアドレスポインタ９に伝送され、格納される。
ンテキストのタイミングに命令キュー切り替え制御部１
２の選択回路２、３、７、８の制御信号が切り替わり、
現在実行中のタスク用の命令キューは次に実行するタス
クの命令キューに、次に実行するタスクの命令キューは
現在実行中のタスク用の命令キューに役割が変更され
る。同時に次のタスクの命令プリフェッチ用のアドレス
ポインタ４の値はデータ読み出し用アドレスポインタ１
０にそのまま伝送、格納されると共に、加算器５により
更新されたあと、現在実行中のタスクの命令プリフェッ
チ用のアドレスポインタ９に伝送され、格納される。
【００１３】図２は次に実行するタスク用の命令プリフ
ェッチキューと現在実行中のタスク用の命令プリフェッ
チキューの役割を固定にし、２系統の命令プリフェッチ
キューへの書き込みと読み出しの制御を３本のポインタ
によって制御する命令プリフェッチ装置の構成を示した
図である。命令キュー１５は次のタスクの命令プリフェ
ッチ用のアドレスポインタ２０によりプリフェッチされ
た命令コードを一時的に保持しておくバッファ群で、命
令キュー１５は次のタスクの命令プリフェッチ専用であ
る。また、命令キュー１６は現在実行中のタスクの命令
プリフェッチ用のアドレスポインタ１８によりプリフェ
ッチされた命令コードを一時的に保持しておくバッファ
群で、命令キュー１６は現在実行中のタスクの命令プリ
フェッチ専用である。命令キュー１５あるいは１６のい
ずれの命令キューを使用するのか（次のタスクの命令プ
リフェッチを実行するのか、あるいは現在実行中のタス
クの命令プリフェッチをするのか）は、命令キュー切り
替え制御部１９からのキュー切り替え制御信号の制御下
で信号選択回路１７、１８により決定される。また、コ
ンテキストスイッチの際、次に実行するタスク用の命令
プリフェッチキュー内に格納された命令データを使用し
た後は、現在実行中のタスク用の命令プリフェッチキュ
ーに格納された命令データにより命令実行を継続するよ
うに、命令キュー１５、１６からの命令データの読み出
し動作を、命令キュー切り替え制御部１９が制御する。
次の命令プリフェッチ用のアドレスポインタ２０のアド
レスデータ値は加算器２２を介して現在実行中のタスク
の命令プリフェッチ用のアドレスポインタ２１に入力さ
れると共に、命令キュー１６内に保持されたデータ読み
出し用アドレスポインタ２３に入力される。データ読み
出し用アドレスポインタ２３の値は命令キュー１６に入
力され命令データの読み出しが実行される。データ読み
出し用アドレスポインタ２３の値は加算器２４により更
新される。
ェッチキューと現在実行中のタスク用の命令プリフェッ
チキューの役割を固定にし、２系統の命令プリフェッチ
キューへの書き込みと読み出しの制御を３本のポインタ
によって制御する命令プリフェッチ装置の構成を示した
図である。命令キュー１５は次のタスクの命令プリフェ
ッチ用のアドレスポインタ２０によりプリフェッチされ
た命令コードを一時的に保持しておくバッファ群で、命
令キュー１５は次のタスクの命令プリフェッチ専用であ
る。また、命令キュー１６は現在実行中のタスクの命令
プリフェッチ用のアドレスポインタ１８によりプリフェ
ッチされた命令コードを一時的に保持しておくバッファ
群で、命令キュー１６は現在実行中のタスクの命令プリ
フェッチ専用である。命令キュー１５あるいは１６のい
ずれの命令キューを使用するのか（次のタスクの命令プ
リフェッチを実行するのか、あるいは現在実行中のタス
クの命令プリフェッチをするのか）は、命令キュー切り
替え制御部１９からのキュー切り替え制御信号の制御下
で信号選択回路１７、１８により決定される。また、コ
ンテキストスイッチの際、次に実行するタスク用の命令
プリフェッチキュー内に格納された命令データを使用し
た後は、現在実行中のタスク用の命令プリフェッチキュ
ーに格納された命令データにより命令実行を継続するよ
うに、命令キュー１５、１６からの命令データの読み出
し動作を、命令キュー切り替え制御部１９が制御する。
次の命令プリフェッチ用のアドレスポインタ２０のアド
レスデータ値は加算器２２を介して現在実行中のタスク
の命令プリフェッチ用のアドレスポインタ２１に入力さ
れると共に、命令キュー１６内に保持されたデータ読み
出し用アドレスポインタ２３に入力される。データ読み
出し用アドレスポインタ２３の値は命令キュー１６に入
力され命令データの読み出しが実行される。データ読み
出し用アドレスポインタ２３の値は加算器２４により更
新される。
【００１４】現在実行中のタスクの命令プリフェッチ用
のアドレスポインタ２１の値はプリフェッチ動作が実行
されると、プリフェッチしたＲＯＭデータ量に応じて、
加数２５が決定し、アドレスポインタ値が加算器２２に
より更新され、次の命令プリフェッチ動作に備える。ま
た、データ読み出し用アドレスポインタ２３の値も、命
令実行に応じて加数２６が決定され、加算器２４により
更新される。
のアドレスポインタ２１の値はプリフェッチ動作が実行
されると、プリフェッチしたＲＯＭデータ量に応じて、
加数２５が決定し、アドレスポインタ値が加算器２２に
より更新され、次の命令プリフェッチ動作に備える。ま
た、データ読み出し用アドレスポインタ２３の値も、命
令実行に応じて加数２６が決定され、加算器２４により
更新される。
【００１５】コンテキストのタイミングに次のタスクの
命令プリフェッチ用のアドレスポインタ２０の値はデー
タ読み出し用アドレスポインタ２３にそのまま伝送、格
納されると共に、加算器２２により更新されたあと、現
在実行中のタスクの命令プリフェッチ用のアドレスポイ
ンタ２１に伝送され、格納される。
命令プリフェッチ用のアドレスポインタ２０の値はデー
タ読み出し用アドレスポインタ２３にそのまま伝送、格
納されると共に、加算器２２により更新されたあと、現
在実行中のタスクの命令プリフェッチ用のアドレスポイ
ンタ２１に伝送され、格納される。
【００１６】図３は本発明の図１及び図２で示した２系
統の命令プリフェッチ装置の （１）次のタスクの命令プリフェッチ用のアドレスポイ
ンタ （２）現在実行中のタスクの命令プリフェッチ用のアド
レスポインタ （３）データ読み出し用アドレスポインタ の３本のアドレスポインタの構成（１ビット）を示した
図である。フリップフロップ回路（以下ＦＦという）２
７は次のタスクの命令プリフェッチ用のアドレスポイン
タの１ビット、ＦＦ２８は現在実行中のタスクの命令プ
リフェッチ用のアドレスポインタの１ビット、ＦＦ２９
はデータ読み出し用アドレスポインタの１ビットであ
る。ＦＦ２７はバス３１をバスドライバ３２より駆動可
能で、またＦＦ２７のデータは選択回路３４および加算
回路３６を介してＦＦ２８に伝送、格納されると共に、
選択回路３４、３５を介してＦＦ２９にも伝送される。
まず、次のタスクの命令コードがプリフェッチされる場
合、初期データ入力３０により設定されたＦＦ２７の値
がバスドライバ・イネーブル３８の制御によりバスドラ
イバ３２を介してバス３１に出力される。タスク切り替
えが発生した場合、ＦＦ２７の次のタスクの命令プリフ
ェッチ用のアドレスポインタの内容を、現在実行中のタ
スクの命令プリフェッチ用のアドレスポインタに伝送、
転写し、次のタスク切り替えが発生するまで命令プリフ
ェッチ動作を継続実行する必要があるため、選択回路３
４と加算回路３６を介してＦＦ２８にＦＦ２７の値が格
納される。このとき、ＦＦ２７の値（バスドライバ３
２）によるＲＯＭコードアクセスが過去において行なわ
れているので加算回路３６によりＦＦ２７の値に加算処
理された値が実際にはＦＦ２８に格納される。この命令
プリフェッチ動作に対して、タスク切り替えの際にはま
だ現在実行中のタスクの実質的な処理は実行されないた
め、データ読み出し用アドレスポインタの値は命令プリ
フェッチで使用したＦＦ２７の値がそのまま使用される
ので、選択回路３４、３５を介して一切の加算回路を経
由せずにＦＦ２９にＦＦ２７の値が格納される。ＦＦ２
８の値により命令プリフェッチ動作が実行される場合
は、バスドライバ・イネーブル３９によりバスドライバ
３３がバス３１を駆動する。バス駆動と共にＦＦ２８の
値は選択回路３４を介して加算回路３６に入力され、加
算処理が行われて再度ＦＦ２８に格納される。一方、Ｆ
Ｆ２９の値は現在実行されているタスクの命令実行に同
期して、命令実行によって命令コードをＣＰＵ（図示せ
ず）がどれだけ使用したかの情報４０を受取り、加算回
路３７により更新されて、選択回路３５を介して、再び
ＦＦ２９に格納される。ＦＦ２８とＦＦ２９の値の更新
処理は次のタスク切り替えが発生するまで継続実行さ
れ、他方ＦＦ２７による次のタスクの命令プリフェッチ
動作も並行して実行される。
統の命令プリフェッチ装置の （１）次のタスクの命令プリフェッチ用のアドレスポイ
ンタ （２）現在実行中のタスクの命令プリフェッチ用のアド
レスポインタ （３）データ読み出し用アドレスポインタ の３本のアドレスポインタの構成（１ビット）を示した
図である。フリップフロップ回路（以下ＦＦという）２
７は次のタスクの命令プリフェッチ用のアドレスポイン
タの１ビット、ＦＦ２８は現在実行中のタスクの命令プ
リフェッチ用のアドレスポインタの１ビット、ＦＦ２９
はデータ読み出し用アドレスポインタの１ビットであ
る。ＦＦ２７はバス３１をバスドライバ３２より駆動可
能で、またＦＦ２７のデータは選択回路３４および加算
回路３６を介してＦＦ２８に伝送、格納されると共に、
選択回路３４、３５を介してＦＦ２９にも伝送される。
まず、次のタスクの命令コードがプリフェッチされる場
合、初期データ入力３０により設定されたＦＦ２７の値
がバスドライバ・イネーブル３８の制御によりバスドラ
イバ３２を介してバス３１に出力される。タスク切り替
えが発生した場合、ＦＦ２７の次のタスクの命令プリフ
ェッチ用のアドレスポインタの内容を、現在実行中のタ
スクの命令プリフェッチ用のアドレスポインタに伝送、
転写し、次のタスク切り替えが発生するまで命令プリフ
ェッチ動作を継続実行する必要があるため、選択回路３
４と加算回路３６を介してＦＦ２８にＦＦ２７の値が格
納される。このとき、ＦＦ２７の値（バスドライバ３
２）によるＲＯＭコードアクセスが過去において行なわ
れているので加算回路３６によりＦＦ２７の値に加算処
理された値が実際にはＦＦ２８に格納される。この命令
プリフェッチ動作に対して、タスク切り替えの際にはま
だ現在実行中のタスクの実質的な処理は実行されないた
め、データ読み出し用アドレスポインタの値は命令プリ
フェッチで使用したＦＦ２７の値がそのまま使用される
ので、選択回路３４、３５を介して一切の加算回路を経
由せずにＦＦ２９にＦＦ２７の値が格納される。ＦＦ２
８の値により命令プリフェッチ動作が実行される場合
は、バスドライバ・イネーブル３９によりバスドライバ
３３がバス３１を駆動する。バス駆動と共にＦＦ２８の
値は選択回路３４を介して加算回路３６に入力され、加
算処理が行われて再度ＦＦ２８に格納される。一方、Ｆ
Ｆ２９の値は現在実行されているタスクの命令実行に同
期して、命令実行によって命令コードをＣＰＵ（図示せ
ず）がどれだけ使用したかの情報４０を受取り、加算回
路３７により更新されて、選択回路３５を介して、再び
ＦＦ２９に格納される。ＦＦ２８とＦＦ２９の値の更新
処理は次のタスク切り替えが発生するまで継続実行さ
れ、他方ＦＦ２７による次のタスクの命令プリフェッチ
動作も並行して実行される。
【００１７】
【発明の効果】本発明によれば、現在実行中タスクが処
理を行なっている間に次実行タスクの命令プリフェッチ
動作が実行されるため、タスク切り替えタイミングでの
命令プリフェッチ待ち状態によるオーバーヘッドが発生
しない。このため、システム全体での処理時間を短縮す
ることができ、システムのスループットが向上する。ま
た、３本のポインタにより命令プリフェッチキューに対
する読み出し、書き込みを制御するハードウェア構成と
なっているため、回路構成も非常に簡単になり、ハード
ウェア負担が少ない命令プリフェッチ装置が実現可能で
ある。
理を行なっている間に次実行タスクの命令プリフェッチ
動作が実行されるため、タスク切り替えタイミングでの
命令プリフェッチ待ち状態によるオーバーヘッドが発生
しない。このため、システム全体での処理時間を短縮す
ることができ、システムのスループットが向上する。ま
た、３本のポインタにより命令プリフェッチキューに対
する読み出し、書き込みを制御するハードウェア構成と
なっているため、回路構成も非常に簡単になり、ハード
ウェア負担が少ない命令プリフェッチ装置が実現可能で
ある。
【図１】本発明の一実施例における命令プリフェッチ装
置のブロック図
置のブロック図
【図２】本発明の他の実施例における命令プリフェッチ
装置のブロック図
装置のブロック図
【図３】本発明の命令プリフェッチ装置のアドレスポイ
ンタのブロック図
ンタのブロック図
１ 命令キュー ２、３ 選択回路 ４ 次のタスクの命令プリフェッチ用のアドレスポイン
タ ５ 加算器 ６ 命令キュー ７、８ 選択回路 ９ 現在実行中タスクの命令プリフェッチ用アドレスポ
インタ １０ データ読み出し用アドレスポインタ １１ 加算器 １２ 命令キュー切り替え制御部 １３、１４ 加数 ２０ 次のタスクの命令プリフェッチ用のアドレスポイ
ンタ ２７〜２９ フリップフロップ ３０ 命令プリフェッチアドレス初期情報 ３１ バス ３２、３３ バスドライバ ３４、３５ 選択回路 ３６、３７ 加算回路 ３８、３９ バスドライバ・イネーブル ４０ 命令コード使用バイト数情報
タ ５ 加算器 ６ 命令キュー ７、８ 選択回路 ９ 現在実行中タスクの命令プリフェッチ用アドレスポ
インタ １０ データ読み出し用アドレスポインタ １１ 加算器 １２ 命令キュー切り替え制御部 １３、１４ 加数 ２０ 次のタスクの命令プリフェッチ用のアドレスポイ
ンタ ２７〜２９ フリップフロップ ３０ 命令プリフェッチアドレス初期情報 ３１ バス ３２、３３ バスドライバ ３４、３５ 選択回路 ３６、３７ 加算回路 ３８、３９ バスドライバ・イネーブル ４０ 命令コード使用バイト数情報
Claims (2)
- 【請求項１】２系統の命令プリフェッチキューを備え、
この２系統の命令プリフェッチキューを現在実行中のタ
スク用の命令プリフェッチキューと次に実行するタスク
用の命令プリフェッチキューとして使用し、コンテキス
トスイッチの際に、現在実行中のタスク用の命令プリフ
ェッチキューと次に実行するタスク用の命令プリフェッ
チキューの役割りを切り替え可能で、コンテキストが発
生する度に例外なく前記役割りを変更する手段と、次に
実行するタスク用に割り当てられた命令プリフェッチキ
ューの１本のプリフェッチアドレスポインタにより前記
次に実行するタスクの命令プリフェッチ動作を実行する
手段と、現在実行中のタスク用に割り当てられた命令プ
リフェッチキューの１本の命令プリフェッチアドレスポ
インタにより前記現在実行中のタスクの命令プリフェッ
チ動作を実行する手段と、現在実行するタスク用に割り
当てられた命令プリフェッチキューの１本の読み出しア
ドレスポインタにより現在実行するタスク用に割り当て
られた命令プリフェッチキューから命令データを読み出
す手段と、コンテキストスイッチの際に前記現在実行中
のタスク用に割り当てられた命令プリフェッチキューの
１本の命令プリフェッチアドレスポインタと前記現在実
行するタスク用に割り当てられた命令プリフェッチキュ
ーの１本の読み出しアドレスポインタの２本のポインタ
の内容を前記次に実行するタスク用に割り当てられた命
令プリフェッチキューの１本のプリフェッチアドレスポ
インタの内容に書き換えることを特徴とする命令プリフ
ェッチ装置。 - 【請求項２】２系統の命令プリフェッチキューを備え、
前記２系統の各々の命令プリフェッチキューのうち、１
系統の命令プリフェッチキューを現在実行中のタスク用
の命令プリフェッチキューとして使用し、また他方の命
令プリフェッチキューを次に実行するタスク用の命令プ
リフェッチキューとして使用し、コンテキストスイッチ
の際に、次に実行するタスク用の命令プリフェッチキュ
ー内に格納された命令データを使用した後は、現在実行
中のタスク用の命令プリフェッチキューに格納された命
令データにより命令実行を継続する手段と、前記次に実
行するタスク用の命令プリフェッチキューの１本のプリ
フェッチアドレスポインタにより前記次に実行するタス
クの命令プリフェッチ動作を実行する手段と、前記現在
実行中のタスク用の命令プリフェッチキューの１本の命
令プリフェッチアドレスポインタにより前記現在実行中
のタスクの命令プリフェッチ動作を実行する手段と、前
記現在実行するタスク用の命令プリフェッチキューの１
本の読み出しアドレスポインタにより現在実行するタス
ク用に割り当てられた命令プリフェッチキューから命令
データを読み出す手段と、コンテキストスイッチの際に
前記現在実行中のタスク用の命令プリフェッチキューの
１本の命令プリフェッチアドレスポインタと前記現在実
行するタスク用の命令プリフェッチキューの１本の読み
出しアドレスポインタの２本のポインタの内容を前記次
に実行するタスク用の命令プリフェッチキューの１本の
プリフェッチアドレスポインタの内容に書き換えること
を特徴とする命令プリフェッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25099192A JPH06103065A (ja) | 1992-09-21 | 1992-09-21 | 命令プリフェッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25099192A JPH06103065A (ja) | 1992-09-21 | 1992-09-21 | 命令プリフェッチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103065A true JPH06103065A (ja) | 1994-04-15 |
Family
ID=17216041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25099192A Pending JPH06103065A (ja) | 1992-09-21 | 1992-09-21 | 命令プリフェッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103065A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855033A (ja) * | 1994-08-16 | 1996-02-27 | Nec Corp | 情報処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122754A (ja) * | 1984-11-19 | 1986-06-10 | Oki Electric Ind Co Ltd | マイクロプロセツサ |
| JPH01273132A (ja) * | 1988-04-25 | 1989-11-01 | Nec Corp | マイクロプロセッサ |
| JPH02163828A (ja) * | 1988-12-16 | 1990-06-25 | Mitsubishi Electric Corp | データ処理装置 |
-
1992
- 1992-09-21 JP JP25099192A patent/JPH06103065A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122754A (ja) * | 1984-11-19 | 1986-06-10 | Oki Electric Ind Co Ltd | マイクロプロセツサ |
| JPH01273132A (ja) * | 1988-04-25 | 1989-11-01 | Nec Corp | マイクロプロセッサ |
| JPH02163828A (ja) * | 1988-12-16 | 1990-06-25 | Mitsubishi Electric Corp | データ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855033A (ja) * | 1994-08-16 | 1996-02-27 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0550163B1 (en) | Circuit architecture for supporting multiple-channel DMA operations | |
| US6553487B1 (en) | Device and method for performing high-speed low overhead context switch | |
| JPS6252655A (ja) | 共用割込みシステム | |
| JPH0827707B2 (ja) | Ｆｉｆｏバッファの制御装置及び制御方法並びにデータ転送を制御する装置 | |
| JPH05224921A (ja) | データ処理システム | |
| US5179685A (en) | Information processing apparatus | |
| WO2001038970A2 (en) | Buffer memories, methods and systems for buffering having seperate buffer memories for each of a plurality of tasks | |
| JPH01120660A (ja) | マイクロコンピュータ装置 | |
| JPH06103065A (ja) | 命令プリフェッチ装置 | |
| JP2000148478A (ja) | 中央処理装置及び中央処理システム | |
| JP2591200B2 (ja) | プログラム先取り装置 | |
| JPS60103454A (ja) | 命令先読み制御装置 | |
| JP2002278774A (ja) | プロセッサ内の機能単位の制御時に命令語を生成する方法と装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPH10111798A (ja) | 情報処理装置 | |
| JPS62251943A (ja) | チヤネル装置のメモリアドレス制御方式 | |
| JPH06124205A (ja) | 命令プリフェッチ装置 | |
| JPH01194043A (ja) | 電子計算機 | |
| JPH1055303A (ja) | メモリシステム | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JPS62145430A (ja) | デ−タ処理装置 | |
| JPH0347536B2 (ja) | ||
| JPS6048563A (ja) | チャネル制御方式 |