JPS6048563A - チャネル制御方式 - Google Patents

チャネル制御方式

Info

Publication number
JPS6048563A
JPS6048563A JP15470583A JP15470583A JPS6048563A JP S6048563 A JPS6048563 A JP S6048563A JP 15470583 A JP15470583 A JP 15470583A JP 15470583 A JP15470583 A JP 15470583A JP S6048563 A JPS6048563 A JP S6048563A
Authority
JP
Japan
Prior art keywords
channel
data
input
section
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15470583A
Other languages
English (en)
Inventor
Masahito Hihara
日原 正仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15470583A priority Critical patent/JPS6048563A/ja
Publication of JPS6048563A publication Critical patent/JPS6048563A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)発明の技術分野 本発明は、データ処理システムにおけるチャネル装置に
関するものである。
(ロ)従来技術と問題点 一般的なチャネル装置(以下チャネル)の動作について
以下に説明する。
チャネルは、プログラムにより与えられた形式の制御情
報を中央処理装置及び主記憶装置から受けとり、あるい
は読出し、入出力装置に対して起動をかける。チャネル
と入出力装置間の入出力動作が開始されると、中央処理
装置は入出力動作から開放されて他の処理を行なえる様
になる。チャネルは、入出力装置との入出力インタフェ
ースを通じて入出力装置とのデータ転送を行なう。転送
されるデータを格納する(又は格納されている)主記憶
装置内のアドレスおよびデータ転送量を表わすハイド・
カウント等を保持するレジスタを持っており、これらの
レジスタを更新しながら転送制御を行なう。
入出力動作は、入出力命令及びチャネル・コマンド・ワ
ード(以下CCW)によって開始される。
CCWば、チャネルと入出力装置によって解読され実行
される。1つのCCWあるいiま順次実行して行くよう
に配列された一連のCCW群が1つのチャネル・プログ
ラムを形成する。
入出力命令もCCWも主記憶装置から読み出されるが、
その形式は種々の入出力装置に共通である。入出力開始
命令(SIO,5IOF)はチャネルと入出力装置を指
定し、チャネルに対して主記憶装置内に用意されたチャ
ネル・プログラムの実行を指示する。主記憶装置内に用
意されたチャネル・プログラムの先頭アドレスは主記憶
装置内の固定したアドレス位置に格納されている。入出
力開始命令で指定されたチャネルは、主記憶装置内の固
定したアドレス位置に格納されているチャこのCAWに
よって指定され、たCCWを主記憶装置から順次読み出
して入出力装置との間で一連の入出力動作を制御する。
チャネル・プログラムの実行を終了すると、チャネルは
中央処理装置に終了割込みを要求し、この要求が受付け
られると主記憶装置内の固定したアドレス位置へチャネ
ル・プログラム終了結果を含む状況情報を格納する。
以下図により説明すると、 第1図はCCWの形式を示したもので2図中、1はコマ
ンド部、2はデータ・アドレス部、3はフラグ部、4ば
ハイ1−・カウン1部である。コマンド部1は、更に以
下の7種類に分類される。無効コード、センスコマンド
、チャネル内とび起しコマンド2逆読みコマンド、書き
込みコマンド。
読み取りコマンド、制御コマンドである。この内、無効
コード、チャネル内とび越しコマンドは、チャネルによ
って処理(実行)されて入出力装置へは通知されない。
他の5種類のコマンド・コードは、CCWの実行開始の
時点でチャネルから入出力装置へ通知され解読される。
入出力装置はコマンド・コードを受け取ると、コマンド
・コードにによって定義された入出力動作を開始する。
データ・アドレス部2は、入出力装置とチャネルとの間
で転送されるデータの主記憶装置内におけるアドレス位
置の先頭アドレスを指定する。フラグ部3は、第2図に
示す形式であり、チャネルに対してCCW及びチャネル
・プログラムをどの様に実行すべきかを指定する。バイ
ト・カウント部4は、そのCCWによってチャネル全人
出力装置間で転送されるべきデータのバイト数を指定す
る。入出力開始命令によってチャネルが、レジスタ上に
CCWを読み出してくると、コマンド部1は、チャネル
で解読されると共に、入出力装置に通知される。入出力
装置は、そのコマンドが実行可能か否かチャネルに通知
する。実行可能な場合にはデータ転送が開始される事に
なる。チャネルは実行可能な通知を受けると中央処理装
置に入出力開始命令完了を報告する。
入出力装置からチャネルに対してデータの転送が要求さ
れるとチャネルはデータ・アドレス部で指定された主記
憶装置内のアドレス位置に対してバイト・カウント部で
指定されたバイト数分のデータ転送を行なう。入出力装
置からは1ハイド単位にデータの転送要求が行なわれ、
チャネルはその都度、バイト・カウント部を1づつ減算
する事によって転送バイト数を管理する。データ転送の
途中でカウント部が零になると、チャネルは、フラグ部
のビット32が“ON”か否かを判定し“ON″で有っ
た場合には、現在実行していたCCWに続いて主記憶装
置内に用意されている新しいCCWを読み出し、チャネ
ル・レジスタのコマンド部を除く部分を新しいCCWの
ものと置き換えてデータ転送を続行する。これがデータ
連鎖であり、読み取りコマンドの時には入出力装置から
転送された一連の連続したデータを異った主記憶装置内
のアドレス位置に格納する事ができる。また、書込みコ
マンドの時には主記憶装置内の異ったアドレス位置のデ
ータを一連の連続したデータとして入出力装置へ転送す
る事ができる。データ連鎖はチャネルによって行なわれ
るので、入出力装置では関知しない。カウント部が零に
なった時にデータ連鎖の指定がない場合には、そのCC
Wの実行を終了するため、チャネルは入出力装置へデー
タ転送の終了を指示する。終了を指示された入出力装置
はデータ転送の要求を停止してコマンドの実行の終了を
チャネルに報告する。CCWのカウント部が入出力装置
によって転送されるバイト数よりも大きな値を示してい
た場合には、カウント部が零になる前に入出力装置から
コマンドの実行の終了が報告された事になる。
チャネルは、コマンド実行の終了が報告されるとカウン
ト部の値とフラグ部の内容によって以下の様にチャネル
・プログラムの実行の仕方を決定する。
■ カウント部が零で、フラグ部のビット33が“ON
”であると、新しいCCWを主記憶装置内から読み出し
てきて、コマンド部を含むチャネルのレジスタの内容を
新しいCCWで置き換えて入出力装置へ新しいコマ、ン
ドを通知し、新しいCCWを実行する。これをコマンド
連鎖と称する。
カウント部が零でなかった事は、フラグ部のビット34
を調べ、“ON”の場合は、カウント部が零であった時
と同様にコマンド連鎖を行なう。
■ 上記以外のコマンド連鎖を行なわない場合には、実
行を終了した時点の状況情報を作成して中央処理装置に
対して入出力終了割込みを要求する。
入出力終了割込みの要求が受付けられると、チャネルは
、主記憶装置内の固定したアドレス位置へ実行したCC
Wの次のアドレス位置と、更新したバイト・カウントの
内容及び状況情報を格納しチャネルの動作は終了する。
以上が従来技術における一般的なチャネルの動作である
さて、データ処理システムにおいて不定長の複数のデー
タ・ブロックを連続受信する場合がある。
この受信動作を従来技術で実現する方法としては、第1
にば1ブロツク毎に読み出しコマンドを発行する方法、
第2にはデータ連鎖を用いる方法、第3にはコマンド連
鎖を用いる方法が考えられる。
第1の方法は、中央処理装置がプロ・ツク毎に入出力開
始命令を発行しなければならないため、チャネルとの間
のやりとりが多くなるため時間がかかり、またシステム
の性能低下を招く事になる。第2の方法は、受信するデ
ータ・ブロックが不定長のため用意したバイト・カウン
トと一致する保障はなく、不一致の時点でデータ連鎖は
抑止される事になる。
第3の方法は、各ブロックのデータ量を知る手段がな(
なってしまう欠点がある。すなわち、一連のコマンド連
鎖においては、最後に実行されたCCWの更新したバイ
ト・カラン1−の内容が通知されるのみであり、途中で
実行したCCWのバイト・カウントは知る事はできない
(ハ)発明の目的 本発明の目的は、上記した如く不定長の複数のデータ・
プロ・7りを連続受信する場合において、従来技術では
能力低下を招いていた受信動作を改善する事にあり、従
来技術では実現できなかった連鎖による各CCWのバイ
ト°数通知を実行できるチャネルを提供する事にある。
(ニ)発明の構成 上記目的を達成するために本発明は、中央処理装置から
入出力命令を受領したとき主記憶装置からコマンド部、
データアドレス部、フラグ部およびカウント部からなる
チャネルコマンドワードを読出し、該コマンド部の内容
を入出力装置へ通知するとともに、データ転送時は該デ
ータアドレス部およびカウント部の内容を更新するよう
にして主記憶装置と入出力装置間のデータ転送を制御す
るチャネル装置を有するデータ処理システムにaおいて
、上記チャネルコマンドワード内にオフセント部をもう
けるとともに、上記フラグ部に状況情報制御ビットをも
うけ、上記チャネル装置では上記状況情報制御ビットが
オンの場合、データ転送に先たち上記カウント部を上記
オフセット部の内容によって更新するとともに、上記デ
ータアドレス部と上記オフセット部の内容によって新た
なデータアドレス部をもうけ、入出力装置とのデータ転
送は上記カウント部と、新たなデータアドレス部とを使
用して行なうよう構成し、入出力装置から終了信号が報
告されたとき当該チャネルコマンドワードの状況情報と
更新されたカウント部の内容とを上記データアドレス部
で示される主記憶装置の領域へ格納するよう構成し、コ
マンド連鎖時でも実行したチャネルコマンドワードの状
況情報およびカウント部の内容を中央処理装置へ通知す
るようにしたことを特徴とする。
(ボ)発明の実施例 以下、実施例により説明する。
第3図は、主記憶装置に格納されているCCWとチャネ
ルレジスタを示したものであり、図中10は、CAW保
持レジスタ、20ば、初期値データ・アドレス・レジス
タ、21は、データ・アドレス・レジスタ、30は、フ
ラグ・レジスタ、40は、状況情報の格納オフセント部
、50ば、バイト・カウント・レジスタ、60は、状況
情報レジスタ、70〜7Nは、主記憶装置のCCWの領
域、32〜37は、第2図で示したフラグ部の内容、3
8は、状況情報の格納を指示する状況情報格納指示ビッ
トである。CAWレジスタ1oば、チャネルが次に実行
すべきCCWのアドレスを保持するレジスタであり、入
出力開始命令受付は時には、主記憶装置の固定アドレス
から読み出したチャネル・フログラムの先頭アドレスが
一担格納される。そしてチャネルばCCWを読み出して
くると、次に実行すべきCCWのアドレスを示す様更新
する。初期値データ、アドレスレジスタ20゜フラグレ
ジスタ30.バイトカウントレジスタ50の各レジスタ
は読み出してきたCCWを格納するレジスタである。
データ・アドレスレジスタ1には、状況情報格納オフセ
ット40が格納される。
チャネルは、フラグレジスタ30のビット38を判定し
“ON”であればハイド・カウントレジスタ50から、
データ・アドレスレジスタ21に格納されているオフセ
ットを減算し、ハイド・カウントレジスタ50に格納す
ると共に、初期データ・アドレスレジスタ20と、デー
タアドレスレジスタ21を加算し、データアドレスレジ
スタ21に格納する。(ずなわぢ、オフセット分のデー
タ領域をスキップする)フラグレジスタ30のビット3
8がOFF″であれば初期データ・アドレスレジスタ2
0の内容はそのままデータ・アドレスレジスタ21に格
納される。以後チャネルは、CCWの実行に従ってデー
タ・アドレスレジスタ21と、ハイドカウントレジスタ
50の内容を更新しながら入出力装置とのデータ転送を
行なう。
入出力装置との一連のデータ転送が終了し、入出力装置
からコマンド実行の終了が報告されると、前記した如く
バイト・カウントレジスタ50とフラグレジスタ30の
内容によって、入出力終了割込みを要求するか、又はコ
マンド連鎖の処理がなされる。本発明では、第4図に示
す如くフラグレジスタ30のビット38(ST)が調べ
られる。
フラグレジスタ30のビット38が“OFF”の場合は
S4信号により従来技術通りコマンド連鎖がなされるが
フラグレジスタ30のビット38が“ON”の場合は状
況情報格納33信号が発せられ、初期データ・アドレス
レジスタ20で示す主記憶装置のデータ域へ、バイト・
カウントレジスタ50の内容と状況情報レジスタ60の
内容を格納する。
以後は、コマンド連鎖と同様にCAWレジスタ10で示
される次に実行すべきCCWを読み出し、前記同様チャ
ネルの各レジスタに格納し入出力動作を続行する。
すなわち本発明によれば、フラグレジスタ30のビット
33(CC)とビット38(ST)が指示されていると
、入出力装置からコマンド終了が報告されたとき、実行
したCCWの結果をデータ領域に格納し、順次コマンド
連鎖を実行する事になる。
第5図は主記憶装置のCCWと、データ領域の1例を示
したものである。ccwoで指定したデータアドレスを
100番地オフセットを8とし、ハイドカウントを10
0として、仮に80ハイド長のデータを受信したとする
と、データ領域のデータ転送は108番地から行なわれ
る。そしてCCW、の状況情報およびバイトカウントレ
ジスタの内容は100番地に格納される事になる。この
例では、バイトカウントレジスタ 0−8−80=12となっている。そして順次CCWI
〜Nを実行して行(事になる。しかしCCWNには(S
T)指示がないのでCCWNの状況情報及び残りハイド
カウントは入出力命令終了割込みとして、主記憶装置の
固定番地(CSW)に格納される。
理システムにおいて不定長の複数のデータブロックを連
鎖受信する場合でも中央処理装置に負荷をかける事なく
容易に転送ハイド通知を実現できる。
【図面の簡単な説明】
第1図はCCWの形式を示す図,第2図は従来のフラグ
部を示す図,第3図は本発明の実施例による主記憶装置
内CCWとチャネルレジスタを示す図,第4図は実施例
におけるチャネルの本発明に関係する部分のブロック図
,第5図は上記(、IW詰装置CCWとデータ領域の1
例を示した図である。 第3図において、10はCAW保持レジスタ。 20は初期値データアドレスレジスタ、21はデータア
ドレスレジスタ1 30はフラグレジスタ。 40は状況情報の格納オフセット部,50ばバイトカウ
ントレジスタ、60は状況情報レジスタである。

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置から入出力命令を受領したとき主記憶装置
    からコマンド部、データアドレス部、フラグ部およびカ
    ウント部からなるチャネルコマンドワードを読出し、該
    コマンド部の内容を入出力装置へ通知するとともに、デ
    ータ転送時は該データアドレス部およびカウント部の内
    容を更新するようにして主記憶装置と入出力装置間のデ
    ータ転送を制御するチャネル装置を有するデータ処理シ
    ステムにおいて、上記チャネルコマンドワード内にオフ
    セント部をもうけるとともに、上記フラグ部に状況情報
    制御ビットをもうけ、上記チャネル装置では上記状況情
    報制御ビットがオンの場合、データ転送に先だち上記カ
    ウント部を上記オフセット部の内容によって更新すると
    ともに、上記データアドレス部と上記オフセント部の内
    容によって新たなデータアドレス部をもうけ、入出力装
    置とのデータ転送は上記カウント部と、新たなデータア
    ドレス部とを使用して行なうよう構成し、入出力装置か
    ら終了信号が報告されたとき当該コマンドワードの状況
    情報と更新されたカウント部の内容とを上記データアド
    レス部で示される主記憶装置の領域へ格納するよう構成
    し、コマンド連鎖時でも実行したチャネルコマンドワー
    ドの状況情報およびカウント部の内容を中央処理装置へ
    通知するようにしたことを特徴とするチャネル制御方式
JP15470583A 1983-08-24 1983-08-24 チャネル制御方式 Pending JPS6048563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15470583A JPS6048563A (ja) 1983-08-24 1983-08-24 チャネル制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15470583A JPS6048563A (ja) 1983-08-24 1983-08-24 チャネル制御方式

Publications (1)

Publication Number Publication Date
JPS6048563A true JPS6048563A (ja) 1985-03-16

Family

ID=15590148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15470583A Pending JPS6048563A (ja) 1983-08-24 1983-08-24 チャネル制御方式

Country Status (1)

Country Link
JP (1) JPS6048563A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470374A (en) * 1992-09-10 1995-11-28 Kao Corporation Method for production of magnetic metal particles and apparatus therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470374A (en) * 1992-09-10 1995-11-28 Kao Corporation Method for production of magnetic metal particles and apparatus therefor

Similar Documents

Publication Publication Date Title
JP3433385B2 (ja) 入出力装置に対して実行すべき直接メモリアクセス動作を動的に連鎖する装置及び方法
JPS6375955A (ja) プログラムモ−ド・アクセス制御方式
US4040037A (en) Buffer chaining
JPH01120660A (ja) マイクロコンピュータ装置
JPS6048563A (ja) チャネル制御方式
JP3655930B2 (ja) データ処理システムにおいてレジスタをアンスタッキングする方法および装置
JPH0425581B2 (ja)
JPH0122938B2 (ja)
JPH0736806A (ja) Dma方式
JP2707770B2 (ja) リモートチャネルシステムのデータチェイン制御方法
JP2553756B2 (ja) 情報処理装置
JPH04165554A (ja) 入出力処理装置
JPS638506B2 (ja)
JPH04358227A (ja) マイクロプロセッサ
JPH02128264A (ja) データ転送装置
JPS6149695B2 (ja)
JPH02136949A (ja) 入出力制御装置
JPS6240749B2 (ja)
JPS6028023B2 (ja) 入出力命令高速化方式
JPS63108448A (ja) 入出力要求制御方式
JPH04296960A (ja) Dma制御方式
JPS5960625A (ja) チヤネルのデ−タ転送制御方式
JPH0424733B2 (ja)
JPS6131899B2 (ja)
JPS61165145A (ja) アクセス要求取消制御方式