JPS61165145A - アクセス要求取消制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムの記せ装置等に対するアクセ
ス要求を、アクセス制御装置等に発行し、記′ｌＱ装置
から読め出されたデータを、要求ごとに指定のバッファ
に格納するようにした装置の、要求取消のための制御方
式に関する。

例えば主記憶装置に対するアクセスの制御は、例えばシ
ステム制御装置が、中央処理装置及びチャネル制御装置
からの上記１ａアクセス要求を受は付けで処理する。

仕較的大型の情報処理システムでは、主記憶装置は並列
に動作可能な複数の記憶部分に分割されているので、シ
ステム制御装置は複数のアクセス要求を受は付けておい
て、その中から動作可能な記憶部分に対するアクセス要
求を取り出して処理することにより、アクセス効率を高
めるようにしている。

一般に各装置からのアクセス要求は、その発生順に処理
するのが原則であるか、順序性が制御論理上要求されな
い、例えばチャネル制御装置等については、１のチャネ
ル制御装置から複数のアクセス要求を発生できるように
し、その中の実行可能な要求から実行することにより、
アクセス効率を高める方式がとられる。

このような方式をとるチャネル制御装置等においては、
ある処理の過程で発行したアクセス要求のすべての実行
完了を待たずに、処理を終了できる状態になった場合に
は、別の処理を開始する前に、既に発行して未完了の要
求の後始末をしておかないと、混乱を生じる可能性があ
るので、特別の考慮を要する。

〔従来の技術〕

第２図は情報処理システムの一構成例であり、主記憶装
置２．３、中央処理装置４．５及びチャネル制御装置６
がシステム制御装置１によって結合されている。

システム制御装置１は中央処理装置４．５及びチャネル
制御装置６からの、主記憶装置２．３に対するアクセス
要求を受げイ１け、要求の主記憶装置に対するアクセス
の制御をすることを主な機能とする。

第３図はチャネル制御装置６のアクセス制御部の一構成
例フ霜コック図である。

処理部１６で実行されるある処理プログラムの、処理の
過程で発生ずる主記憶アクセス要求は、要求線１０で入
力し、受（＝Ｊ制御部１１はこの要求を、例えば４組設
けられているボー）１２ａ〜１２ｄのうちの空きポート
にセントする。

アクセス制御部１３ばボー目２ａ〜１２ｄにセソｌ〜さ
れた所要の要求情報を、例えば各ポートを識別するポー
ト番号をイ］シて、システム制御装置１へ転送し、アク
セス要求の実行を要求する。

ポート１２ａ〜１２ｄにセントされる要求情報には、要
求の有効表示、書き込み／読み出しの別、主起１、ａア
ドレス、及びデータを格納するためのハ・７フアＩ４上
の記憶アドレス等からなる。

主記憶読み出しのアクセス要求を発行した場合、アクセ
ス制御部１３は、システム制御装置１が主記憶装置２．
３から読み出したデータを、その要求に付したポート番
号と共に、システム制御装置１から転送線１５によって
受信する。

アクセス制御部１３は、ポート番号で指定されるボーｔ
ｉ２ａ　”□１２ｄの１ポートに保持されているバッフ
ァの記憶アドレスによって、受信したデータをバッファ
１４の指定のアドレスに格納して、その要求を特徴とす
る請 求の完了処理をされたポートは、空きポートとして、そ
の後発生されるアクセス要求を保持可能になる。

チャネル制御装置６の処理部１６で実行される処理プロ
グラムは、主記憶装置２．３のデータをバッファ１４へ
読め出して使用する。

処理部１６で実行されるプログラムは、一般に時間的に
直列に実行される複数個の処理プログラムを含む。

それらのプログラム間では、各プログラムをなるべく独
立して構成できるようにする等のために、それらは通常
個別に主起↑ａデータをバッファ１４に読み出して利用
するように構成され、その場合にハソフｙ１４ｊ二の領
域は、すべて単独に利用できるものとしてプログラム論
理が構成できるようにしている。

一方、それら処理プし１グラムは、処理時間の短縮等の
ために、必要となる可能性のある主記憶データについて
は、処理のはじめにアクセス要求を出しておき、処理可
能なデータがバッファ１４に格納され次第利用するよう
にする。

このために、例えば受信したあるデータを処理した結果
、既に読め出しアクセス要求がシステム制御装置１へ発
行されているが、未だデータを受信していない要求につ
いて、その未受信データを処理する必要が無くなり、１
つそのプログラムの処理は完了して、他のプログラムの
処理を開始してよい場合が起こり得る。

しかし、未受信データがその後受信されると、アクセス
制御部１３は前記のように、そのデータをバッファ１４
に格納することになる。

その格納アドレスは後続のプログラムが他のデータを格
納して使用する可能性があり、その場合には後続プログ
ラムが目的のデータと異なるデータを誤って使用するか
、又は後続プログラムの要求によって該格納アドレスに
読み出したデータが、その後読み出された前のプログラ
ムの要求データで書き換えられる可能性もある。

従って、前記のように、あるプログラムの処理目的の−
にではブ覧コグラムを完了してよい状態になって４）、
そのプロゲラＪ、が発行した読み出しアクセス要求の実
行が完了するまでは、例えばそのプログラムを終了しな
いようにブ白グラムを構成することによって、後続プロ
グラムの開始を遅延させるようにしている。

〔発明が解決しようとする問題点〕

前記のように、アクセス要求が不要になっても、その要
求実行が完了するまで、後続処理の開始を遅延させるの
で、従来はプログラムの処理時間を実質的な処理部こ必
要な時間より延長させることになり、チャネル制御装置
等の性能上の問題であった。

〔問題点を解決するための手段〕

Ｗｉ＋記の問題点は、アクセス要求を保持する複数のポ
ートを有し、該ボー；〜に保持されたアクセス要求を、
該アクセスを実行する制御装置に順次発行し、該実行結
果のデータを受信して、該データを所定のバッファに格
納するようにした装置において、上記ポートごとに対応
する取消指定手段を設け、該取消指定がある場合には、
該ポートに保持する要求による上記実行結果のデータを
上記バッファに格納しないように制御する本発明のアク
セス要求取消制御方式によって解決される。

〔作用〕

即ち、ボーＩ・ごとに例えば１ビツトの取消指定を設け
、処理部１６から取消要求が出された場合には、例えば
アクセス制御部１３は読み出し要求の未完了のポートに
対応する取消要求をセットしておくようにする。

アクセス制御部１３は、システム制御装置からデータを
受信したとき、対応するポートの取消指定を検査し、取
消指定がセットされていない場合のみ、そのデータをへ
ソファ１４に格納する。

取消指定のある場合には、バッファ１４に格納すること
無く要求の実行完了とし、従って受信データは消去され
、バッファ１４の内容の変更は起こらない。

以上の制御により、処理プログラムは、取消要求を出し
て、所要のポートの取消指定がセントされた後は、直し
に処理を終了して後続プログラムの開始が可能な状態に
移行することができるので、従来のような遅延時間は除
かれる。

〔実施例〕

第１図は本発明の一実施例構成を示すブロック図である
。図において、第３図と同じ構成部分は同一の符吋をイ
・１して示す。

処理部１６において実行されている、処理プログラムか
ら発生された、上記４０アクセス要求は、前記の従来の
場合と同様に制御される。

上記１ａアクセス要求を発生した処理プログラムが、処
理を終了する場合には、取消要求線２０に信号を」−げ
て、アクセス制御部１３にアクセス要求の取消を要求し
た後、処理を終了する。

アクセス！ｌｌ　１ｆｆ１１部１３は取消要求線２０の
要求信号を受信すると、ボーＮ２ａ〜１２ｄの状態を検
査し、読み出しアクセス要求で未完了のアクセス要求を
保持するポートを決定する。

ボー）１２ａ〜１２ｄには、それぞれに対応して取消指
定ヒツト２１ａ〜２１ｄが設けられ、アクセス制割部１
３は上記で決定したボーＨ２ａ〜１２ｄに対応する取消
指定ビット２１ａ〜２１ｄをそれぞれオンにセソトシ、
その他はオフにしておく。

アクセス制御部１３ば、従来のようにシステム制御装置
１から読み出しデータを受信した場合に、データと共に
受信する要求ポート番号によって、まず指定のポートに
対応する取消指定ビット２１ａ〜２１ｄを検査する。

該当する取消指定ビット２１ａ〜２］ｄの１ピッｌ−が
オフの場合には、従来と同様に受信データを、バッファ
Ｉ４の指定アドレスに格納する。

上記検査の結果、取消指定ビット２１ａ〜２１ｄの該当
する１ビツトがオンの場合には、受信データをバッファ
１４へ格納しない。

何れの場合にも、このアクセス要求は実行完了として、
該当のボー目２ａ〜１２ｄを空き状態とし、又対応する
取消指定ビット２１ａ〜２１ｄをオフにする。

以上により、未完了のアクセス要求による読み出しデー
タが、その要求を発生したプログラムの終了後に受信さ
れても、他のプログラムによって誤って処理され、又は
他のプログラムのデータを破壊することは防１にされる
。

従って、各処理プログラムは、所要の取消指定ビット２
１ａ〜２１ｄがセットされた後は、直ちに処理を終了す
ることにより、後続の別プログラムの実行が開始されて
も差し支えない。

〔発明の効果〕

以」二の説明から明らかなように本発明によれば、情報
処理システムのチャネル制御装置等における、主記憶ア
クセスに関連して設けられていた無駄な待ち時間が除か
れるので、該装置の処理能力を向上するという著しい工
業的効果がある。

【図面の簡単な説明】

第１図は本発明一実施例構成のブロック図、第２図は情
報処理システムの＝構成例を示す図、第３図は従来の一
構成例のブロック図である。 図において、

Claims (1)

【特許請求の範囲】
1. アクセス要求を保持する複数のポートを有し、該ポート
   に保持されたアクセス要求を、該アクセスを実行する制
   御装置に順次発行し、該実行結果のデータを受信して、
   該データを所定のバッファに格納するようにした装置に
   おいて、上記ポートごとに対応する取消指定手段を設け
   、該取消指定がある場合には、該ポートに保持する要求
   による上記実行結果のデータを上記バッファに格納しな
   いように制御することを特徴とするアクセス要求取消制
   御方式。