JPS63137350A - チヤネルプログラム実行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、情報処理装置の入出力制御部におけるチャネ
ルプログラムの実行制御方式に関するものである。

［従来の技術］ 従来、情報処理装置において入出力装置に対する処理要
求が発生した場合、ＣＰＵ　ｉｒ、まず、入出力装置に
対するチャネルプログラム（チャネルコマンド群：ＣＣ
Ｗ群）を主メモリ内の任意のアドレスに作成・格納し、
周辺制御部に対してチャネルプログラムの先頭アドレス
の通知後、入出力装置の動作開始を指示する。入出力動
作開始の指示により、入出力制御部は入出力装置を起動
し、起動が成功すれば指定されたチャネルプログラムの
実行を開始する。

この後、入出力制御部はチャネルコマンド（αＷ）を主
メモリからフェッチし、入出力装置に転送する。入出力
装置はＣＣＷｉ受は取ると、αＷで規定された動作を行
い、動作完了を入出力制御部に報告する。

以上の処理をチェインが指定されていないαＷを検出（
チャネルプログラムの終了）するか、入出力装置側で動
作に伴いエラーが検出されチャネルプログラムが異常終
了するまで繰り返す。

上記、チャネルプログラムの実行においては、入出力制
御部は入出力装置から実行中のαＷ正常終了報告を受け
、チャネルプログラム継続の判断を行い、次のＣＣＶを
主メモリからフェッチし、入出力装置に転送する。

この時、磁気ディスク装置のレコード内のｒ−夕転送を
行うＣＣＷが転送対象のレコードをサーチするαＷから
チェインされている場合等では、入出力制御部でコマン
ドのオーバランが発生しないために前記α漬のチェイン
処理を磁気ディスク装置がレコード間のギャップを通過
する数十μｓの間に処理する必要がある。

このため、入出力制御部は次に実行する１〜２個のコマ
ンド先取り機能や、主メモリからＣＣＷを高速にフェッ
チする為の特殊な回路のサポートを行い、入出力装置で
のオーバランが発生しない構成を採用しているが、この
ため入出力制御部の構造の複雑化や、ハードウェア量の
増加が生じている。

一方、チャネルプログラムの開始前に複数のαＷを主メ
モリから一括して入出力制御部内のバッファにフェッチ
しておき、入出力装置からのαＷ要求に対し、入出力制
御部内のバッファから直接入出力装置にＣＣＷを転送す
ることにより入出力装置に要求される高速なＣＣＶアク
セスを達成する方法がある。

［発明が解決しようとする問題点］ この方法では、主メモリに対するＣＣＷの高速アクセス
が不要であシ、入出力制御部のハードフェア構成を簡単
化することが出来る。しかし、この方法では入出力制御
部が独自に複数ＣＣＷをフェッチするため、ＣＰＵがチ
ャネルプログラムの実行途中でαＷの書換えを行った場
合の動作が保証できないという問題がある。

本発明は上記の事情に鑑みてなされたもので、チャネル
プログラムの実行途中でもＣＰＵからのチャネルプログ
ラムの変更を可能にし得、かつ入出力装置のオーバラン
等の発生を防止し得るチャネルプログラム実行制御方式
を提供することを目的とする。

［問題点を解決する九めの手段と作用］本発明は、チャ
ネルプログラムを一括して入出力制御部にフェッチし、
実行する場合の上記問題を解決するために、 ソフトウェアで任意に複数ＣＣＷの一括フェッチの許可
／禁止を指定する機能を追加し、ＣＣｗの実行途中でＣ
ＣＷの内容を変更する場合はαＷの一括フェッチの禁止
を指定し、 ＣＣＷの実行途中でＣＣＶの内容を変更しない場合や、
αＷのチェイン処理に高速な応答が要求される場合はＣ
ＣＷの一括フェッチの許可を指定し、αＷの実行時点で
入出力制御部がＣｃＷの一括フェッチの許可／禁止の指
定を判断してチャネルプログラムの実行を行うことを可
能とするものである。

［実施例コ 以下、口面を参照して本発明の一実施例を詳細に説明す
る。

第１図は、情報処理装置の全体のブロック図を示し、情
報処理装置１０１は中央処理部（ＣＰＵ）１０２と主メ
モリ部（ＭＥＭ）　Ｚ　ｏ　ｓと入出力制御部１０’４
から構成され、入出力制御部１０４には複数の入出力装
置１０５が接続さバる構成であることを示す。

入出力制御部１０４は、中央処理部１０２とのインタフ
ェースを持ち、起動・終了処理及び入出力制御部１０４
全体の動作を管理する共通制御部１０６と、主メモリ１
０３間とのデータ転送を実行するデータ転送部１０７と
、主メモリ部１０３からチャネルプログラム（ＣＣＷ）
をフェッチし、ＣＣＷの実行制御を行うチャネルプログ
ラム実行制御部１０８よシ構成されている。

第２図は、入出力制御１０４内のチャネルプログラム実
行制御部１０８のブロック図を示し、主メモリ部１０３
からフェッチした複数のＣＣＷを保持する第一、第二〇
ＣＣＶバッファと、αＷの一括フェッチが禁止されてい
る場合にＣＣｗの一時保持の為に使用する第三のバッフ
ァによシ構成されるαＷバッファＷ２０ノと、 Ｃｃｗの７エツチを実行する際の、主メモリ部１０３上
のＣＣＶアドレス、フェッチするＣＣＷの個数、および
フェッチし九〇〇Ｗを格納するＣＣＶバッファ部２０１
のバッファアドレスを保持するαＷパラメータテーブル
２０２と、 Ｃ（Ｗ実行制御部２０７からの指示により、ＣＣＷパラ
メータテーブル２０２から必要なパラメータを読み出し
、この指示に従って主メモリ部１０３からｃＣｗを７エ
ツチし、ＣＣＷバッファ部２０１の指定されたバッファ
に書き込み、　ＣＣＷ実行制御部２０７に対して動作完
了を報告するαＷフェッチ実行部２０３と、 αＷフェッチ実行部２０３のＣｃｗフェッチ動作完了後
、新九にフェッチしたαＷ群に対し、各Ｃｃ′ｗの一括
フェッチ区切りフラグおよびチェイン指示フラグを調べ
ることによシ最終の有効αＷを求め、当該ＣＣＷバッフ
ァの最終有効αＷの次に区切りコードの書き込み処理を
実行する最終Ｃｃ′ｗ検出部２０４と、 ＣＣＷバッファ部２０）で次に読み出すＣＣＷの格納さ
れているＣＣＷバッファのバンク番号と、バンク内のα
Ｗアドレスを保持しているＣＣＷ　ｙＮインタ２０５と
、 αＷポインタ２０５によシ指定されたＣＣＷの内容をチ
ェックし、αＷの一括フェッチ禁止フラグの検出、最終
ＣＣＷ検出部２０４により設定され九〇〇Ｗバッファ管
理コードの検出を行い、Ｃｃｗ実行制御部２０７に報告
するＣＣＷチェック部２０６と、αＷチェック部２０６
からの報告を受けて、α演ポインタ２０５の更新処理、
αＷノ母ラメータテープル２０２へ次のαＷ群ラフェッ
チ必要なノ４ラメータを設定しＣＣＷフェッチ開始をα
Ｗ７Ｗツチ実行部２０３に指示する処理、一括フェッチ
処理が禁止されている時に次に実行するＣＣＷを１つ主
メモリ部１０３から読みだしＣＣＶバッファ部２０１に
格納する処理、ＣＣＷバッファ部２０１から読み出した
ＣＣＷを入出力装置１０５へ送出するゲート２０８の制
御、および入出力制御部１０４内の共通制御部１０６と
のインタフェース機能を有するＣＣＷ実行制御部２０７
と、 ＣＣｗ実行制御部２０７の指示に基すき、ＣＣＷの入出
力装置１０５への転送を制御するｆ−ト２０ｇ、によシ
構成されている。

第３図は、チャネルプログラムの１つのαＷの形式を示
し、ＣＣＷ　３０１は、入出力装置１０５の動作を指定
するコマンド部３０２と、転送するデータの主メモリ部
１０３上のアドレスを指定するアドレス部３０３と、転
送するデータ長を指定するカウント部３０４と、αＷの
動作を規定するフラグ部３０５から構成されている。

フラグ部３０５は、Ｃｃｗの継続実行を指定するチェイ
ンフラグ３０６、ＣＣＷの一括フェッチを許可する一括
フェッチ許可７ラグ３０７、ＣＣＷの一括フェッチが許
可されている場合に一括フェッチの区切シになるαＷを
指定する一括フェッチ区切シフラグ３０８、などから構
成されている。

なお、αＷバッファ部２０１は前記のように入出力装置
１０５に対し複数のαＷバッファを用意する方法の外に
、前記一括フェッチ区切りフラグ３０８を使用すること
によシ、入出力装置１０５でオーバラン等のエラーが発
生しない期間に次のＣＣＷ群のフェッチ処理を実行する
制御方式を採ることが可能であシ、この場合、各入出力
装置１０５当シに１つのＣＣＷバッファの割付けでαＷ
の一括フェッチ処理が実現可能である。

以下、第２図の動作を第４図のフローチャートに従って
説明する。

チャネルプログラム実行制御部１０Ｂは共通制御部１０
６からチャネルプログラムの起動を受付けると、当該入
出力装置に対する起動処理を行い、起動が成功した場合
、 （ｉ）　　ｃｃｗ実行制御部２０７は、予め指定されて
いるαＷ一括フエフェッチ単位ＣＷ群を主メモリ部１０
３からαＷバッファ部２０１に読み込むために必要な／
中うメータをＣＣＷパラメータテーブル２０２に設定し
、ＣＣＷ　７工ツチ実行部２０３に対してＣＣＷの７エ
ツチ開始を指示する。

（２）　　ＣＣＷ　７　ｘ　ｙ　？　実行部２０３は、
ＣＣＷ　／’？　５メータテーブル２０２のパラメータ
を基に、指定されたＣＣＷ群を主メモリ部１０３からフ
ェッチし、最終ＣＣＷ検出部２０４とＣＣＷ実行制御部
２０７に対して完了報告を行う。

（３）最終αＷ検出部２０４は、ＣＣＷバッファ部２０
１から部側０１％Ｖを読み取シ、チェインフラグ３０６
が”ＯＦＦ″のＣｃ％Ｖが検出された場合はチャネルプ
ログラムの終了を示すコードを、一括フェッチ区切シフ
ラグ３０８が”ＯＮ”のＣＣＷが検出された場合はＣＣ
Ｗバッファ部２０１のバ部側０１の有効ＣＣＷの終シを
示すコードを、αＷバッファに書き込む。

（４）　　ＣＣＷフェッチ実行部２０３からのＣＣＷフ
ェッチ、完了通知を受は取ると、ＣＣｗ実行制御部２０
７は、ｃＣｗポインタ２０５の値をＣＣＷバッファ部２
０１の現部側０１のバッファのバンク番号と、バッファ
内の先頭αＷを示すポインタに設定する。また、Ｃｃｗ
バッファ部２０°１の第２０°１バッファが空でさらに
チャネルプログラムが継続している場合、第一αＷバッ
ファに続＜ＣＣｗを連続して第二〇〇Ｗバッファに読み
込む。

（５）　　ＣＣＷチｘｙり部２０６はＣＣｗ＃イ７タ２
０５によシ指定さｆｔ九ｃｃＷを読み出し、チャネルプ
ログラム終了コード、　ＣＣＶバッファ内の有効αＷ終
了コード、一括フェッチ許可フラグ３０７の有無をチェ
ックし、ＣＣＷ実行制御部２０７に報告する。

（６）　　ＣＣＷ実行制御部２０７は、ＣＣｌ１Ｖ　ｆ
　ｚ　ツク部２０６の報告に基づき以下の何ｎかの処理
を行う。

■　チャネルプログラム終了コード検出が報告された場
合。当該入出力装置１０５からのαＷ実行終了報告によ
り、ＣＣＶ実行制御部２０７は共通制御部１０６に対し
て終了報告を行い、チャネルプログラムを終了する。

（チャネルプログラム終了処理） ■　αＷバッファ内の有効ＣＣＷ終了コード検出が報告
された場合。Ｃｃｗ実行制御部２０７はＣＣｗバッファ
部２０１のαＷバッファのバンク切り替え行うため、α
Ｗポインタ２０５のバンク番号を第二αＷバッファ（ま
たは第−ＣＣＷ　ハッ７ア）に切り替え、ＣＣＷポイン
タをバッファの先頭に設定する。同時に、空となった第
一αＷバッファ（または第二〇ＣＷバッファ）に連続す
る主メモリ部１０３内のＣＣＷ群の一括フェッチを行う
ために必要なノ９ラメータをαＷ／４’ラメータテープ
ル２０２に設定し、ＣＣＷフェッチ実行部２０３にαＷ
フェッチ動作を指示する。この後、　ＣＣＶチェック部
２０６からのＣＣｗチェック報告を待ち、（５）を行う
。（バッファ切替処理） ■　一括フェッチ禁止が報告された場合。αＷ実行制御
部２０’Ｉｎ次に実行するα貿を主メモリ部１０３から
読み出すために必要なパラメータをＣＣＷパラメータテ
ーブル２０２に設定し、αＷフェッチ実行部２０３によ
シαＷバッファ部２０ノの第三ＣＣｗバッファに読み込
む。読み込みが完了すると、ゲート２０８により入出力
装置１０５へ転送する。また、ＣＣ％Ｖの一括フェッチ
が禁止されていることを保持し、新たに一括フェッチ許
可フラグ３０７が”ＯＮ”のαＷが検出されるまで■の
処理を繰シ返す。ＣＣＷの一括フェッチ許可フラグ３０
７が’ＯＮ’のαＷが検出されると次に実行するＣＣＷ
を先頭αＷアドレスとして（１）の処理から実行する。

（一括フェッチ禁止時の処理）■　通常α貿の報告があ
った場合。°αＷ実行制御部２０７はゲート２０８に対
しαＷバッファ部２０１から読み出されているＣＣＷを
入出力装置１０５へ転送する。この後、ＣＣｗポインタ
２０５を次に実行するαＷに進め、（５）から繰シ返す
。（一括フェッチ許可時の処理）上記処理は、全ての処
理をシーケンスに実行することも可能であるが、通常は
複数の処理を同時に実行する。

また、一括フェッチの許可／禁止の指定は前記実施例で
説明したαＷ内のフラグによる方法以外にも、αＷの一
括フェッチ許可コマンドと一括フェッチの禁止コマンド
による制御、αＷの書き込まれている主メモリのアドレ
スによる一括フェッチの許可／禁止の判別を行う方法等
が可能である。

［発明の効果コ 以上説明したように、本チャネルプログラム実行制御方
式では、複数のαＷを一括して入出力制御部内のバッフ
ァに保持し、該バッファから入出力装置にＣＣＷを送出
することによシ、入出力装置の動作特性に従って主メモ
リ部からαＷを高速にフヱッチする九めの）−−ドウエ
ア機能を削減可能であシ、 また、αＷの一括フェッチの許可／禁止を指定する機能
により、チャネルプログラムの実行途中でもＣＰＵから
のチャネルプログラムの変更が可能である。

さらに、ソフトウェアから、入出力制御部でαＷの一括
フェッチ処理を実行する契機を与える事により、入出力
装置が性能に影響のない動作を実行している最中に入出
力制御部が次のＣＣＷの一括フェッチ処理を行うように
制御し、αＷの一括フェッチ処理に伴う入出力装置のオ
ーバラン等の発生を避けることが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための情報処理装
置の全体の構成図、第２図は同実施例のチャネルプログ
ラム実行制御部の構成図、第３図はチャネルプログラム
のコマンド形式の一例を示す構成説明図、第４図は同実
施例の動作を説明するための７０−チャートである。 １０１・・・情報処理装置、１０２・・・中央処理部、
１０３・・・主メモリ部、１０４・・・入出力制御部、
１０５・・・入出力装置、１０６・・・共通制御部、１
θ７・・・データ転送部、１０８・・・チャネルプログ
ラム実行制御部、２０１・・・ＣＣＷバッファ部、２０
２・・・α％、４’ラメ−タテ−プル、２０３・・・α
Ｗフェッチ実行部、２０４・・・最終αＷ検出部、２０
５・・・ＣＣＷポインタ、２０６・・・αＷチェック部
、２０７・・・αＷ実行制御部、２０Ｂ・・・ダート、
３０１・・・ＣＣＶ。 ３０２・・・コマンド部、３０３・・・アＰ　Ｌ／ス部
、３０４・・・カウント部、３０５・・・フラグ部、３
０６・・・チェインフラグ、３０７・・・一括フェッチ
許可フラグ、３０ｇ・・・一括フェッチ区切りフラグ。 出願人代理人　　弁理士　鈴　江　武　音情報処理ｍｅ
　１Ｑｌ−１ 第１図

Claims (1)

1. 【特許請求の範囲】 主メモリ内に設定されているチャネルプログラムを読み
   出し実行する情報処理装置の入出力制御部において、 主メモリから複数のチャネルコマンドを一括してフェッ
   チする機能と、 フェッチした複数のチャネルコマンドを保持するバッフ
   ァと、 複数のチャネルコマンドを一括フェッチすることの許可
   ／禁止をソフトウェアから設定する機能と、 各チャネルコマンドの実行時に、チャネルコマンドの一
   括フェッチの許可／禁止をチェックする機能とを有し、 チャネルプログラム実行時に一括フェッチの許可／禁止
   をチェックし、一括フェッチが許可されている場合は入
   出力制御部のバッファに一括フェッチした複数のチャネ
   ルコマンドを順次入出力装置に送出し、一括フェッチが
   禁止されている場合は主メモリからチャネルコマンドを
   １語ずつフェッチしこれを入出力装置に送出する、 ことを特徴とするチャネルプログラム実行制御方式。