JPS63226757A - 情報処理システムのデ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理システムのデータ転送方式に係り、
詳しくは、情報処理システムに接続される周辺装置と情
報処理システム間でのデータの転送方式に関する。

〔従来の技術〕

従来、中央処理装置（ＣＰ　Ｕ）と主メモリと周辺装置
を制御する周辺制御部とからなる情報処理システムにお
いて、該情報処理システムに接続される周辺装置と情報
処理システム間のデータ転送は以下のように行われてい
た。

（１）周辺装置のデータを情報処理システムに転送する
場合（ＲＥＡＤ動作）は、ＣＰＵがらの指示にもとづき
周辺制御部が周辺装置のデータを読取り、主メモリに該
データを格納する。

（２）情報処理システムのデータを周辺装置に転送する
場合（ＷＲＩＴＥ動作）は、ｃＰＵがらの指示にもとづ
き周辺制御部が主メモリのデータを読取り周辺装置に該
データを送出する。

このように、従来の情報処理システムでは、周辺装置か
らの入力データは必ず主メモリに貯えわれ、周辺装置へ
の出力データは必ず主メモリから送出される。これは一
方の周辺装置からのデータを他方の周辺装置へ転送する
場合も同様であり、一方の周辺装置からのデータを一担
主メモリに格納し、その後、主メモリの該データを他方
の周辺装置へ送出する。

〔発明が解決しようとする問題点〕

上記従来方式は１周辺装置のデータをＣＰＵ上のプログ
ラムが参照または変更する場合、あるいはＣＰＵ上のプ
ログラムが変更または新規作成したデータを周辺装置に
格納する場合においては妥当であり、特に問題とはなら
ない。

一方、最近光デイスク等大量のイメージデータを格納す
るための新しい周辺装置が出現してきており、イメージ
リーダ等の周辺装置から入力したデータをＣＰＵのプロ
グラムが参照、変更することなく、そのま＼光ディスク
等の周辺装置に格納するケースあるいは、周辺装置に格
納したデータをファクシミリ等にそのま一出力するケー
スが生じてきている。

このように、ＣＰＵのプログラムが参照、変更しないデ
ータを格納するためのデータ保管庫として周辺装置を用
いる場合は、データ保管用の周辺装置とデータ入出力用
の周辺装置間のデータ転送について、従来方式のように
一旦主メモリを経由する必然性はない。逆に主メモリを
経由することにより、以下のような問題が生じる。

（１）周辺装置間のデータ入出力動作に伴い、主メモリ
へのアクセスが生じるため、大量のイメージデータ転送
時等においては主メモリの使用率が高くなり、ＣＰＵか
らの主メモリアクセスが周辺装置−生メモリ間のデータ
転送のために待される割合が増加し、システムスループ
ットが低下する。

（２）周辺装置から主メモリへの入力及び主メモリから
周辺装置への出力の２種の入出力処理プログラムや、人
出力バッファとしての主メモリのエリア管理が必要とな
る等、入出力処理のためのＣＰＵのプログラムが複雑化
する。

本発明の目的は、上記従来方式の問題点を解決し、情報
処理システムにおいて、周辺装置間あるいは周辺装置−
主メモリ間のデータ転送動作を自由に選択して実行可能
とするデータ転送方式を提供することにある。

〔問題点を解決するための手段及び作用〕本発明は周辺
制御部内にデータを一時格納するためのバッファメモリ
を設け、ＣＰＵでの参照、更新が不要な周辺装置からの
入力データについては、一時該バッファメモリに格納後
、直接出力用の周辺装置に送出可能とするものである。

このように、主メモリを経由しない周辺装置間のデータ
転送を行うことにより、主メモリへのアクセストラヒッ
ク緩和によるＣＰＵのスループット向上、入出力処理プ
ログラム作成の容易化を図ることができる。

一方、同一周辺装置からの入力データでも、尚接地の周
辺装置に出力可能なデータの他に、ファイルのディレク
トリ等のようにＣＰＵでの参照、更新が必要なデータも
ある。このため、本発明はＣＰＵから周辺制御部に対し
、データの転送先として主メモリまたは周辺装置のいず
れかを指定可能とし１周辺制御部では該ＣＰＵからの指
示に従い、周辺装置間あるいは周辺装置−生メモリ間の
データ転送動作を任意に実行できるようにする。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第１図は情報処理システムの全体のブロック図で、ＣＰ
Ｕｌ０Ｉと主メモリ１０２と周辺制御部１０３が互いに
接続され、周辺制御部１０３に複数の周辺装置１０４が
接続される。周辺制御部１０３は、主メモリ１０２ある
いは周辺装置１１０４からのデータを一時格納するバッ
ファメモリ２゜７を備えている。

第２図は周辺制御部１０３の詳細ブロック図を示し、周
辺制御部１０３はＣＰＵインタフェース部２０１、Ｉ１
０制御情報保持部２０２、ＲＥＡＤ動作制御部２０３、
ＷＲＩＴＥ動作制御部２０４、Ｉ１０間転送動作制御部
２０５．メモリインタフェース部２０６．データバッフ
ァ２０７、周辺装置インタフェース部２０８により構成
されている。

ＣＰＵインタフェース部２０１は、ＣＰＵｌ０１からの
入出力命令の受付、ＣＰＵｌ０Ｉへの入出力割込み要求
、及びメモリインタフェース部２０６に対し、入出力制
御情報の主メモリ１０２からの読出し指示、入出力動作
の結果を示すチャネル状態語の主メモリ１０２への格納
指示等を行う。

Ｉ１０制御情報保持部２０２は、ＣＰＵインタフェース
部２０１で得られる入出力制御情報を保持する。

ＲＥＡＤ動作制御部２０３は、周辺袋［１０４のデータ
を主メモリ１０２へ転送する場合の制御動作を行うもの
で、周辺装置インタフェース部２０８により周辺装置１
０４から読出したデータをデータバッファ２０７に格納
し、このデータバッファ２０７から順次データを取出し
、メモリインタフェース部２０６を経由して主メモリ１
０２にデータを転送するための制御機能を有する。

ＷＲＩＴＥ動作制御部２０４は、主メモリ１０２のデー
タを周辺袋［１１０４へ転送する場合の制御動作を行う
もので、メモリインタフェース部２０６により主メモリ
１０２から読出したデータをデータバッファ２０７に格
納し、このデータバッファ２０７から順次データを取出
し、周辺装置インタフェース部２０８を経由して周辺装
置１０４へ転送する制御機能を有する。

Ｉ１０間転送動作制御部２０５は、２台の周辺装置１０
４間のデータ転送を行う場合の制御動作を行うもので、
周辺装置のインタフェース部２０８により第１の周辺装
置から読出したデータをデータバッファ２０７に格納し
、このデータバッファ２０７から順次データを取出し、
周辺装置インタフェース部２０８を経由して第２の周辺
装置にデータを転送するための制御機能を有する。

メモリインタフェース部２０６は、ＲＥＡＤ動作制御部
２０３またはＷＲＩＴＥ動作制御部２０４からの指示に
もとづく主メモリ１０２とデータバッファ２０７間のデ
ータ転送動作、およびＣＰＵインタフェース部２０１か
らの指示にもとづく入出力制御情報の主メモリ１０２か
らの続出し。

チャネル状態語の主メモリ１０２への格納動作を行う。

データバッファ２０７は、主メモリ１０２または周辺装
置１０４から読出したデータの保持を行う。

周辺装置インタフェース部２０８は、ＲＥＡＤ動作制御
部２０３またはＷＲＩＴＥ動作制御部２０４またはＩ１
０間転送動作制御部２０５からの指示にもとづき周辺装
置１０４とデータバッフ２０７間のデータ転送動作を行
う。

第３図は、ＣＰＵプログラムが主メモリ１０２の所定ア
ドレスに準備する入出力制御情報の形式を示す。第３図
、斜線部分は、未使用領域である。

タイプ（ビット０，１）は入出力動作の種別を示し、こ
れには、ＲＥＡＤ動作（周辺装置１０４から主メモリ１
０２へのデータ転送）、ＷＲＩＴＥ動作（主メモリ１０
２から周辺装置へのデータ転送）及びＩ１０転送動作（
周辺装置１１０４間のデータ転送）の３種類がある。ニ
ーでは、′００”はＲＥＡＤ動作　４１　Ｑ　ｌ　７１
はＷＲＩＴＥ動作、“１０”はＩ１０間転送動作、′１
１”は不使用とする。

ソースアドレス（ビット２〜２５）はデータ入力元のア
ドレスを示し、シンクアドレス（ビット２６〜４９）は
データ出刃先のアドレスを示す。

即ち、ＲＥＡＤ動作では、周辺装置アドレスがソースア
ドレス、主メモリアドレスがシンクアドレスになる。逆
に、ＷＲＩＴＥ動作では、主メモリアドレスがソースア
ドレス、周辺装置アドレスがシンクアドレスになる。ま
た、Ｉ１０間転送動作では、二つの周辺装置アドレスが
それぞれソースアドレスとシンクアドレスになる。

コマンド（ビット６４〜７１）はデータ転送、コントロ
ール、センス等のコマンド種別を示す。

フラグ（ビット７２〜７７）はコマンドチェイン。

データチェイン、スキップ、リピート等を示す。

カウント（ビット８０〜９５）は転送データ長を示す。

なお、コマンド、フラグは本発明に直接関係しないので
、以下の説明では省略する。

以下、第１図および第２図における入出力動作の流れを
説明する。

ＣＰＵｌ０Ｉから入出力命令が発行されると、周辺制御
部１０３では、ＣＰＵインタフェース部２部上０１これ
を契機にメモリインタフェース部２０６に対し、入出力
制御情報の主メモリ１０２からの読出しを指示する。メ
モリインタフェース部２０６は、第３図の如き入出力制
御情報を主メモリ１０２の定められたアドレスから読出
し、ＣＰＵインタフェース部２部上０１れを送出する。

ＣＰＵインタフェース部２部上０１該入出力制御情報を
Ｉ１０制御情轢保持部２０２に格納すると共に、この制
御情報のうち先頭の２ビツトを解読し、′ＯＯ”　（Ｒ
ＥＡＤ動作；周辺装置から主メモリへのデータ転送）の
場合はＲＥＡＤ動作制御部２０３を起動し、０１”　（
ＷＲＩＴＥ動作；主メモリから周辺装置へのデータ転送
）の場合はＷＲＩＴＥ動作制御部２０４を起動し、（１
１０ＩＩ（Ｉ１０間転送動作；周辺装置間のデータ転送
）の場合はＩ１０転送動作制御部２０５を起動する。

ＲＥＡＤ動作制御部２０３が起動されると、工１０制御
情報保持部２０２に格納されている制御情報のもとに、
ＲＥＡＤ動作制御部２０３は主メモリ１０２と周辺装置
１０４間での次の如き入出力動作を開始せしめる。

周辺装置インタフェース部２０８に対し、データを入力
すべき周辺装置１０４のアドレス、カウント値（転送デ
ータ長）を設定し起動をかける。

また、メモリインタフェース部２０６に対し、データを
格納すべき主メモリ１０２のアドレスを設定し、データ
バッファ２０７からのデータの読出し動作の準備を行わ
せる０周辺装置インタフェース部２０８は、指定された
周辺袋Ｗ１０４からデータを入力し、これをデータバッ
ファ２０７に転送する。メモリインタフェース部２０６
は、このデータをデータバッファ２０７がら取出し、主
メモリ１０２の指定されたアドレスへ送出する。カウン
ト値で指定されたデータ長だけこの転送動作を繰返し、
転送すべきデータ量がＯになると、周辺装置インタフェ
ース部２０８は正常にデータ転送動作が終了したことを
ＲＥＡＤ動作制御部２′０３に通知する。また、データ
転送の途中で周辺装置インタフェース部２０８またはメ
モリインタフェース部２０６がパリティエラー、周辺装
置の障害等の異常を検出した時は転送動作を中断し、異
常終了の原因及び残りのデータ長をＲＥＡＤ動作制御部
２０３に通知する。

ＲＥＡＤ動作制御部２０３は、正常／異常の結果をもと
に入出力動作の結果を示すチャネル状態語を作成し、Ｃ
ＰＵインタフェース部２部上０１知する。ＣＰＵインタ
フェース部２部上０１これをもとにＣＰＵｌ０１に入出
力割込み要求を上げ。

これがＣＰＵｌ０Ｉで許可されるとメモリインタフェー
ス部２０６経出でチャネル状態語の主メモリ１０２への
格納を行い、ＣＰＵｌ０Ｉへの入出力割込みを起こし、
入出力動作を終了する。

ＷＲＩＴＥ動作制御部２０４が起動された場合は、デー
タの転送方向が主メモリ１０２から周辺装置１０４へと
ＲＥＡＤ動作の場合と逆になるだけで、それ以外の動作
は、ＲＥＡＤ動作の場合と同一である。

Ｉ１０間転送動作制御部２０５が起動された場合、Ｉ１
０制御情報保持部２０２に格納されている制御情報をも
とに、Ｉ１０間転送動作制御部２０５は２台の周辺装置
間での次の如き入出力動作を開始せしめる。

周辺装置インタフェース部２０８に対し、データを入力
すべき第１の周辺装置１０４のアドレス。

データを出力すべき第２の周辺装置１０４のアドレス、
カウント値（転送データ長）を設定し起動をかける０周
辺装置インタフェース部２０８は、第１の周辺袋Ｗ１０
４からデータを入力し、これをデータバッファ２０７に
転送する。そして、第２の周辺装置１０４の準備ができ
た段階で、このデータバッファ２０７のデータを第２の
周辺装置１０４に出力する０周辺装置インタフェース部
２０８は、データ転送時の周辺装置のオーバラン発生を
防ぐため、このデータバッファ２０７へのデータの格納
、取出しを第１および第２の周辺装置のデータ転送速度
に対応したタイミングにより行う。転送すべきデータ量
が０になると、周辺装置インタフェース部２０８は正常
にデータ転送動作が終了したことをＩ１０間転送動作制
御部２０５に通知する。また、データ転送の途中でパリ
ティエラー、周辺装置の障害等の異常を検出した時は転
送動作を中断し、異常終了のＩｎ囚及び残りのデータ長
をＩ１０間転送動作制御部２０５に通知する。

Ｉ１０間転送動作制御部２０５は正常／異常の結果をも
とに、入出力動作の結果を示すチャネル状態語を作成し
、ＣＰＵインタフェース部２０１に通知する。ＣＰＵイ
ンタフェース部２０１は、これをもとにＣＰＵｌ０１に
入出力割込み要求を上げ、これがＣＰＵｌ０Ｉで許可さ
れると、メモリインタフェース部２０Ｂ経由でチャネル
状態語の主メモリ１０２への格納を行い、ＣＰＵｌ０Ｉ
への入出力割込みを起こし、入出力動作を終了する。

〔発明の効果〕

以上説明したように、本発明よれば、２台の周辺装置間
のデータ転送動作を周辺装置内に設けたデータバッファ
を経由して行うことが可能であり、主メモリへのアクセ
スを不要とできる。このため、主メモリへのアクセスト
ラヒックが緩和でき、ＣＰＵのスループット向上を図る
ことができる。また、主メモリが経由しないため、人出
カバソファとしての主メモリの管理が不要となり、ＣＰ
Ｕプログラム作成の容易化を図ることができる。更に、
ＣＰＵプログラムの指定により周辺装置からの入力デー
タの出力光として、主メモリ／周辺装置のいずれかを選
択できるため、同一周辺装置からの入力データを必要に
応じて主メモリまたは他の周辺装置へと自由に選択して
送出可能であり、システムの用途に応じた柔軟なデータ
転送方式を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の情報処理システムの全体構
成図、第２図は第１図における周辺制御部の詳細構成図
、第３図は入出力制御情報の形式％式％ ２０１・・・ＣＰＵインタフェース部、２０２・・・Ｉ
１０制御情報保持部、 ２０３・・・ＲＥＡＤ動作制御部。 ２０４・・・ＷＲＩＴＥ動作制御部、 ２０５・・・Ｉ１０間転送動作制御部、２０６・・・メ
モリインタフェース部、２０７・・・データバッファ、 ２０８・・・周辺装置インタフェース部。

Claims (1)

【特許請求の範囲】
1. （１）中央処理装置と主メモリと複数の周辺装置を制御
   する周辺制御部とからなる情報処理システムにおいて、 中央処理装置は周辺制御部にし、周辺装置のデータを主
   メモリに転送する動作（以下、ＲＥＡＤ動作という）、
   主メモリのデータを周辺装置に転送する動作（以下、Ｗ
   ＲＩＴＥ動作という）、あるいは、ある周辺装置のデー
   タを他の周辺装置に転送する動作（以下、Ｉ／Ｏ間転送
   動作という）を指示する手段を有し、 周辺制御部は、周辺装置あるいは主メモリのデータを格
   納するバッファメモリと、該バッファメモリを介して、
   前記中央処理装置から指示されたＲＥＡＤ動作、ＷＲＩ
   ＴＥ動作あるいはＩ／Ｏ間転送動作を実行する手段を有
   する、ことを特徴とする情報処理システムのデータ転送
   方式。