JPS61151765A - 入出力処理方式 - Google Patents
入出力処理方式Info
- Publication number
- JPS61151765A JPS61151765A JP27325184A JP27325184A JPS61151765A JP S61151765 A JPS61151765 A JP S61151765A JP 27325184 A JP27325184 A JP 27325184A JP 27325184 A JP27325184 A JP 27325184A JP S61151765 A JPS61151765 A JP S61151765A
- Authority
- JP
- Japan
- Prior art keywords
- input
- channel
- output
- data transfer
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、入出力処理方式く係わり、特許、；マントチ
ェインにより主記憶装置と入出力装置との間のデータ転
送を行う入出力処理方式に関する。
ェインにより主記憶装置と入出力装置との間のデータ転
送を行う入出力処理方式に関する。
データ処理システムには、中央処理装置（ＣＰＵ）から
できるだけ分離独立させて、入出力装置と主記検装置の
間でデータ転送を行う機構があり、この機構はチャネル
、ちるいは、入出力制御装置と呼ばれている。
できるだけ分離独立させて、入出力装置と主記検装置の
間でデータ転送を行う機構があり、この機構はチャネル
、ちるいは、入出力制御装置と呼ばれている。
第４図にデータ処理システムのブロック図を示す。
１０は共通バスである。１１はＣＰＵ、１２は主記憶装
置（以下メイ／メそりと記す）であり、各々共通パスＩ
ＯＫ接続されている。１３は入出力装置であり、磁気デ
ィスク、磁気テープ装置、プリンタ等の各種機器が対応
する。１４はチャネルであり、入出力装置１３とメイン
メモリ１２との間のデータ転送を制御する機構である。
置（以下メイ／メそりと記す）であり、各々共通パスＩ
ＯＫ接続されている。１３は入出力装置であり、磁気デ
ィスク、磁気テープ装置、プリンタ等の各種機器が対応
する。１４はチャネルであり、入出力装置１３とメイン
メモリ１２との間のデータ転送を制御する機構である。
一般に、データ処理装置には、複数の前記入出力装置１
３を制御する複数のチャネル１４が共通パス１０に接続
される。
３を制御する複数のチャネル１４が共通パス１０に接続
される。
ＣＰＵＩＩが入出力命令を実行すると、その命令で指定
されたチャネル１４に入出力装置１３０機器番号を与え
て入出力動作の開始を指示する。チャネル１４はＣＰＵ
ＩＩからの指示に応答して、メインメモリ１２内のチャ
ネル制御ブロック（ＣＣＢ）Ｋ書かれたチャネルプログ
ラムからチャネルコマンド語（ＣＣＷ）を読み出し、こ
れを実行する。入出力動作の種別、データ転送廻おける
主記憶装置上のアドレス、データ転送量はこのＣＯＷの
一部としてチャネル１４に渡される。
されたチャネル１４に入出力装置１３０機器番号を与え
て入出力動作の開始を指示する。チャネル１４はＣＰＵ
ＩＩからの指示に応答して、メインメモリ１２内のチャ
ネル制御ブロック（ＣＣＢ）Ｋ書かれたチャネルプログ
ラムからチャネルコマンド語（ＣＣＷ）を読み出し、こ
れを実行する。入出力動作の種別、データ転送廻おける
主記憶装置上のアドレス、データ転送量はこのＣＯＷの
一部としてチャネル１４に渡される。
第５図はメインメモリ１２に配置され九〇〇Ｂの内部構
成を示す図である６２１は入出力動作の対象となる入出
力装置１３の番号（デバイス番号）が記憶される・領域
である。２２１．２２２、・・・、２２ｎはひとつ、又
は、複数の前記ＣＣＷが記憶される領域である。２３は
、入出力動作の終了時に書き込まれる情報（装置のステ
ータス情報、データ転送長、最後に処理し＋ＣＣＷのア
ドレス等）の格納エリアである。
成を示す図である６２１は入出力動作の対象となる入出
力装置１３の番号（デバイス番号）が記憶される・領域
である。２２１．２２２、・・・、２２ｎはひとつ、又
は、複数の前記ＣＣＷが記憶される領域である。２３は
、入出力動作の終了時に書き込まれる情報（装置のステ
ータス情報、データ転送長、最後に処理し＋ＣＣＷのア
ドレス等）の格納エリアである。
第６図は１つのＣＣＷの構成を示す図である。ＣＣＷは
、入出力動作の糧類（例えば、磁気ディスク装置外は、
Ｒｅａｄ ：読み込み、Ｗｒｉｔｅ：書き込み、８Ｅ
ＢＫ；ヘッドの位置決めなど）を決定するコマンドコー
ド３１、データ転送における主記憶装置上のアドレスを
指定するデータアドレス３２、データ転送量を指定する
データサイズ３３、コマンドチェイン等の指示を行うフ
ラグ領域３４から構成される。
、入出力動作の糧類（例えば、磁気ディスク装置外は、
Ｒｅａｄ ：読み込み、Ｗｒｉｔｅ：書き込み、８Ｅ
ＢＫ；ヘッドの位置決めなど）を決定するコマンドコー
ド３１、データ転送における主記憶装置上のアドレスを
指定するデータアドレス３２、データ転送量を指定する
データサイズ３３、コマンドチェイン等の指示を行うフ
ラグ領域３４から構成される。
上記コマンドチェイン、データチェインとは、複数のＣ
ＣＷを連鎖して実行させるもので、コマンドチェインと
は連鎖するコマンドが変わる場合をいい、データチェイ
ンとは同じコマンドが連鎖する場合をいう。例えば、磁
気ディスク装置の読み出し動作では、第１のｃｃｗでＳ
Ｆ！ＥＫ（ヘッドの位置決め）、第２のＣＣＷで８ＥＴ
５ＥＣＴＯＲ（セクタ番号の指定λ第３のＣＣＷで
８ＢＡＲＣＨ（データ仁愛の探°索）、第４のＣＣＷで
ＲＥＡＤ（データの読み出し）というようにコマンドチ
ェインさせ、以降のＣＣＷでＲＥＡＤコフンドをデータ
チェインさせている。他の例としては、タイプライタ装
置への出力とその後の入力を連続指定する場合もある。
ＣＷを連鎖して実行させるもので、コマンドチェインと
は連鎖するコマンドが変わる場合をいい、データチェイ
ンとは同じコマンドが連鎖する場合をいう。例えば、磁
気ディスク装置の読み出し動作では、第１のｃｃｗでＳ
Ｆ！ＥＫ（ヘッドの位置決め）、第２のＣＣＷで８ＥＴ
５ＥＣＴＯＲ（セクタ番号の指定λ第３のＣＣＷで
８ＢＡＲＣＨ（データ仁愛の探°索）、第４のＣＣＷで
ＲＥＡＤ（データの読み出し）というようにコマンドチ
ェインさせ、以降のＣＣＷでＲＥＡＤコフンドをデータ
チェインさせている。他の例としては、タイプライタ装
置への出力とその後の入力を連続指定する場合もある。
以下、コマンドチェインデータチェインと総称して、コ
マンドチェインと呼ぶ。
マンドチェインと呼ぶ。
さて、チャネルプログラムの実行によって入出力動作が
終了すると、チャネル１４は、装置ステータス、データ
転送長、最終ＣＣＷアドレスをＣＣＨのエリア２３に書
き込み、ＣＰＵ１１に割込み要求を発して終了を通知す
る。この場合、コマンドチェインが指定されていないと
きには、対象となる唯一のＣＣＷに関して、実際にどれ
だけのデータが転送され九かを書き込めばよい。しかし
、コマンドチェインが指定されると、データ転送長とし
て何を与えるかが問題となる。従来の方法としては、全
てのαＷに関して、転送したデータ転送長を積算してい
き、終了時に積算値を書き込む方法、最後に処理したＣ
ＣＷＫ関してのみデータ転送長をステータスとして書き
込む方法がとられていた。しかし、前者の方法では、例
えばＳｇＥＫコマンドの実行時に８ＢＥＫアドレスをデ
ータ領域から得るために、これも積算の対象となってし
まい、意味のあるデータ転送量（例えば、磁気ディスク
装置のリードデータ量）がわからｆｋｖｈという問題を
生ずる。後者では、データ転送線１１が知り得ない。い
ずれの方法でも、データ転送長を終了ステータスとして
得るシステムの柔軟性を損なう。
終了すると、チャネル１４は、装置ステータス、データ
転送長、最終ＣＣＷアドレスをＣＣＨのエリア２３に書
き込み、ＣＰＵ１１に割込み要求を発して終了を通知す
る。この場合、コマンドチェインが指定されていないと
きには、対象となる唯一のＣＣＷに関して、実際にどれ
だけのデータが転送され九かを書き込めばよい。しかし
、コマンドチェインが指定されると、データ転送長とし
て何を与えるかが問題となる。従来の方法としては、全
てのαＷに関して、転送したデータ転送長を積算してい
き、終了時に積算値を書き込む方法、最後に処理したＣ
ＣＷＫ関してのみデータ転送長をステータスとして書き
込む方法がとられていた。しかし、前者の方法では、例
えばＳｇＥＫコマンドの実行時に８ＢＥＫアドレスをデ
ータ領域から得るために、これも積算の対象となってし
まい、意味のあるデータ転送量（例えば、磁気ディスク
装置のリードデータ量）がわからｆｋｖｈという問題を
生ずる。後者では、データ転送線１１が知り得ない。い
ずれの方法でも、データ転送長を終了ステータスとして
得るシステムの柔軟性を損なう。
本発明は、上記の問題点を解決するために、コマンドチ
ェインを行って連鎖して各チャネルコマンド語を処理す
る〈際し、特定のチャネルコマンド語についてのデータ
転送量を積算し、ユーザ側で知りたいデータ転送量を入
出力処理終了時に得ることができる入出力処理方式の提
供を目的とする。
ェインを行って連鎖して各チャネルコマンド語を処理す
る〈際し、特定のチャネルコマンド語についてのデータ
転送量を積算し、ユーザ側で知りたいデータ転送量を入
出力処理終了時に得ることができる入出力処理方式の提
供を目的とする。
本発明の入出力処理方式は、中央処理装置と、この中央
処理装置に接続された主記憶装置と、入出力装置と、こ
の入出力装置、及び、前記中央処理装置、主記憶装置と
に接続され、前記中央処理装置からの入出力起動命令に
より、前記主記憶装置に記憶された少なくとも１つのチ
ャネルコマンド語からなるチャネルプログラムを処理し
、前記入出力装置と前記主記憶装置との間のデータ転送
の制御を行う入出力制御装置とから構成されたデータ処
理システムにおいて、前記チャネルコマンド語は、連続
するチャネルコマンド語を処理するよう前記入出力制御
装置に指示するコマンドチェイン指示情報と、当該チャ
ネルコマンド語の実行中に転送されたデータ量をチャネ
ルグログラム実行中の転送データ量として積算するよう
前記入出力制御装置に指示するデータ転送量積算指示情
報とを有し、前記入出力制御装置は、チャネルプログラ
ム実行中に実際転送され九データ転送量の積算値を保持
する手段と、少なくとも現在処理中のチャネルコマンド
語において前記積算指示情報がオンのとき、データ転送
量をカウントし、処理終了時にカウント値を前記保持手
段に記憶された積η値忙加算する手段と、チャネルプロ
グラムの処理終了時に前記保持手段に記憶された積算値
を前記中央処理装置に通知する手段とを有し、データ転
ｉ′ｔの積算を指定されたチャネルコマンド語に関して
のみ実際のデータ転送量を積算し、チャネルプログラム
の実行終了時にこの積算値をデータ転送量として中央処
理装置に通知することｔ−特徴とする。
処理装置に接続された主記憶装置と、入出力装置と、こ
の入出力装置、及び、前記中央処理装置、主記憶装置と
に接続され、前記中央処理装置からの入出力起動命令に
より、前記主記憶装置に記憶された少なくとも１つのチ
ャネルコマンド語からなるチャネルプログラムを処理し
、前記入出力装置と前記主記憶装置との間のデータ転送
の制御を行う入出力制御装置とから構成されたデータ処
理システムにおいて、前記チャネルコマンド語は、連続
するチャネルコマンド語を処理するよう前記入出力制御
装置に指示するコマンドチェイン指示情報と、当該チャ
ネルコマンド語の実行中に転送されたデータ量をチャネ
ルグログラム実行中の転送データ量として積算するよう
前記入出力制御装置に指示するデータ転送量積算指示情
報とを有し、前記入出力制御装置は、チャネルプログラ
ム実行中に実際転送され九データ転送量の積算値を保持
する手段と、少なくとも現在処理中のチャネルコマンド
語において前記積算指示情報がオンのとき、データ転送
量をカウントし、処理終了時にカウント値を前記保持手
段に記憶された積η値忙加算する手段と、チャネルプロ
グラムの処理終了時に前記保持手段に記憶された積算値
を前記中央処理装置に通知する手段とを有し、データ転
ｉ′ｔの積算を指定されたチャネルコマンド語に関して
のみ実際のデータ転送量を積算し、チャネルプログラム
の実行終了時にこの積算値をデータ転送量として中央処
理装置に通知することｔ−特徴とする。
以下、本発明の詳細な説明する。
第１図は、第６図に示すチャネルコマンド語（以下ＣＣ
Ｗと記す）のフラグ部３４の内部構成図である。
Ｗと記す）のフラグ部３４の内部構成図である。
４１はこのＣＣＷでチャネルプログラムが終わるか、次
のＣＣＷに続くのかを示すチェインコマ／ドララグであ
る。４２はデータ転送量の積算を指定する新規に追加さ
れたフラグである。７ラグ４２がオンしているＣＣＷに
関してのみデータ領域との実際のデータ転送の量（例え
ばバイトａ）がチャネル１４により積算される−０ 第２図は、本実施例のチャネル１４の内部構成のうち、
本発明に直接関係する部分を示す図である。
のＣＣＷに続くのかを示すチェインコマ／ドララグであ
る。４２はデータ転送量の積算を指定する新規に追加さ
れたフラグである。７ラグ４２がオンしているＣＣＷに
関してのみデータ領域との実際のデータ転送の量（例え
ばバイトａ）がチャネル１４により積算される−０ 第２図は、本実施例のチャネル１４の内部構成のうち、
本発明に直接関係する部分を示す図である。
１４１は、チャネルの内部制御を行うマイクロプロセッ
サ（ＭＰＵ ）である。ＭＰＵ１４１の動作は、ＲＯＭ
１４２に格納されたマイクロプログラムにより決定され
る。１４３はＭＰＵ１４１の管理下にあるメモリであり
、チャネル１４の起動時、メインメモリ１２のＣＣＢよ
り取込まれるＣＣＷ、あるＣＣＷの実行時に転送され九
バイト数カウント値、チャネルプログラム実行中の積算
転送バイト数値が格納されるレジスタ領域１４４，１４
５，１４６を有している。
サ（ＭＰＵ ）である。ＭＰＵ１４１の動作は、ＲＯＭ
１４２に格納されたマイクロプログラムにより決定され
る。１４３はＭＰＵ１４１の管理下にあるメモリであり
、チャネル１４の起動時、メインメモリ１２のＣＣＢよ
り取込まれるＣＣＷ、あるＣＣＷの実行時に転送され九
バイト数カウント値、チャネルプログラム実行中の積算
転送バイト数値が格納されるレジスタ領域１４４，１４
５，１４６を有している。
第３図Ｋ、本発明に係るチャネル１４の動作フローチャ
ートを示す。まず、ＣＰＵＩＩが入出力命令を実行し、
チャネル１４が入出力起動命令を実行すると、まず、レ
ジスタ領域１４６の値、積算転送量（Ｎ）が０にセット
される。次に、ＭＰＵ １４１はメインメモリ１２内の
ＣＣＢからｃｃｗｔｔ−とプ出し、レジスタ領域１４４
に格納する。ＭＰＵ １４１はＣＣＷＩ Ｏ＝ｔ マン
トコード３１を解読し、対応するＲＯＭ１４２内のマイ
クロプログラムを実行するとと忙よシ指定゛された処理
がなされる。この際、１転送率位（本実施例ではバイト
）ごとにレジスタ領域１４５の値（転送バイト数）が１
ずつカウントアツプされる。ＣＣＷＩの実行が終了する
と、ＣＣＷＩ内のＴ７：）グ４２がチェックされ、この
Ｔ７２グ４２がオンであれば、領域１４６の値ＮＫ領領
域４５の値が加えられる。次Ｋ。
ートを示す。まず、ＣＰＵＩＩが入出力命令を実行し、
チャネル１４が入出力起動命令を実行すると、まず、レ
ジスタ領域１４６の値、積算転送量（Ｎ）が０にセット
される。次に、ＭＰＵ １４１はメインメモリ１２内の
ＣＣＢからｃｃｗｔｔ−とプ出し、レジスタ領域１４４
に格納する。ＭＰＵ １４１はＣＣＷＩ Ｏ＝ｔ マン
トコード３１を解読し、対応するＲＯＭ１４２内のマイ
クロプログラムを実行するとと忙よシ指定゛された処理
がなされる。この際、１転送率位（本実施例ではバイト
）ごとにレジスタ領域１４５の値（転送バイト数）が１
ずつカウントアツプされる。ＣＣＷＩの実行が終了する
と、ＣＣＷＩ内のＴ７：）グ４２がチェックされ、この
Ｔ７２グ４２がオンであれば、領域１４６の値ＮＫ領領
域４５の値が加えられる。次Ｋ。
ＭＰＵ１４１は、ＣＣＷ内のＣＣ７ツグ４１ｔ−チェッ
クし、コｉンドチェインが行われるか否かチェックする
。ＣＣｙラグ４１がオンの場合には、ＭＰＵ １４１は
次のＣＣＷ２をＣＣＢよシ読取り、領域１４４に格納し
、前述の動作を繰返す。尚、この際、領域１４５の値は
０〈す竜ブトされる。一方、実行終了したＣＣｗのＣＣ
ｙラグ４１がオフの場合は、一連のチャネルプログラム
が終了したことを意味し、このときＭＰＵ１４１は領域
１４６の値Ｎ（積算転送量）を含む終了ステータスをメ
インメモリ１２のＣＣＢ内領域２３に書込む。この後、
ＭＰＵ１４１はＣＰＵｌｌＩＣ対して終了割込みを発す
る。
クし、コｉンドチェインが行われるか否かチェックする
。ＣＣｙラグ４１がオンの場合には、ＭＰＵ １４１は
次のＣＣＷ２をＣＣＢよシ読取り、領域１４４に格納し
、前述の動作を繰返す。尚、この際、領域１４５の値は
０〈す竜ブトされる。一方、実行終了したＣＣｗのＣＣ
ｙラグ４１がオフの場合は、一連のチャネルプログラム
が終了したことを意味し、このときＭＰＵ１４１は領域
１４６の値Ｎ（積算転送量）を含む終了ステータスをメ
インメモリ１２のＣＣＢ内領域２３に書込む。この後、
ＭＰＵ１４１はＣＰＵｌｌＩＣ対して終了割込みを発す
る。
以上説明したように、本発明によればＣＣＷ内にデータ
転送量積算の有無を指定するフラグを持たせたことくよ
り、コマンドチェイン実行待所望のＣＣＷのデータ転速
量が終了ステータスとして得られるととくなり、システ
ムの柔軟性が与えられる。
転送量積算の有無を指定するフラグを持たせたことくよ
り、コマンドチェイン実行待所望のＣＣＷのデータ転速
量が終了ステータスとして得られるととくなり、システ
ムの柔軟性が与えられる。
第１図は実施例のチャネルコマンド胎内のフラグ情報を
示す図、第２図は実施例のチャネルの構成を示す図、第
３図は実施例のチャネルの動作を示すフローチャート、
第４図はデータ処理システムのブロック図、第５図は主
記憶装置内のチャネルコントロールブロックの構成を示
す図、第６図はチャネルコマンド語のフォーマットを示
す図である。 １４・・・チャネル ４２・・・データ転送量積算指定フラグ（７３１７）代
理人 弁理士 則近憲佑（雌か１名）第 １ 図 第 ２ 図 第 ３ 図 ＠４図 第５図 第６図
示す図、第２図は実施例のチャネルの構成を示す図、第
３図は実施例のチャネルの動作を示すフローチャート、
第４図はデータ処理システムのブロック図、第５図は主
記憶装置内のチャネルコントロールブロックの構成を示
す図、第６図はチャネルコマンド語のフォーマットを示
す図である。 １４・・・チャネル ４２・・・データ転送量積算指定フラグ（７３１７）代
理人 弁理士 則近憲佑（雌か１名）第 １ 図 第 ２ 図 第 ３ 図 ＠４図 第５図 第６図
Claims (1)
- 中央処理装置と、この中央処理装置に接続された主記憶
装置と、入出力装置と、この入出力装置及び前記中央処
理装置、主記憶装置とに接続され、前記中央処理装置か
らの入出力起動命令により、前記主記憶装置に記憶され
た少なくとも１つのチャネルコマンド語からなるチャネ
ルプログラムを処理し、前記入出力装置と前記主記憶装
置との間のデータ転送の制御を行う入出力制御装置とか
ら構成されたデータ処理システムにおいて、前記チャネ
ルコマンド語は、連続するチャネルコマンド語を処理す
るよう前記入出力制御装置に指示するコマンドチェーン
指示情報と、当該チャネルコマンド語の実行中に転送さ
れたデータ量をチャネルプログラム実行中の転送データ
量として積算するよう前記入出力制御装置に指示するデ
ータ転送量積算指示情報とを有し、前記入出力制御装置
は、チャネルプログラム実行中に実際転送されたデータ
転送量の積算値を保持する手段と、少なくとも現在処理
中のチャネルコマンド語において前記積算指示情報がオ
ンのとき、データ転送量をカウントし、処理終了時にカ
ウント値を前記保持手段に記憶された積算値に加算する
手段と、チャネルプログラムの処理終了時に前記保持手
段に記憶された積算値を前記中央処理装置に通知する手
段とを有し、データ転送量の積算を指定されたチャネル
コマンド語に関してのみ実際のデータ転送量を積算し、
チャネルプログラムの実行終了時にこの積算値をデータ
転送量として中央処理装置に通知することを特徴とする
入出力処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27325184A JPS61151765A (ja) | 1984-12-26 | 1984-12-26 | 入出力処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27325184A JPS61151765A (ja) | 1984-12-26 | 1984-12-26 | 入出力処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61151765A true JPS61151765A (ja) | 1986-07-10 |
Family
ID=17525224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27325184A Pending JPS61151765A (ja) | 1984-12-26 | 1984-12-26 | 入出力処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61151765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205366A (ja) * | 2008-02-27 | 2009-09-10 | Fujitsu Ltd | チャネル装置、情報処理システム、及びデータ転送方法 |
-
1984
- 1984-12-26 JP JP27325184A patent/JPS61151765A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205366A (ja) * | 2008-02-27 | 2009-09-10 | Fujitsu Ltd | チャネル装置、情報処理システム、及びデータ転送方法 |
| US8769167B2 (en) | 2008-02-27 | 2014-07-01 | Fujitsu Limited | Channel device, information processing system and data transfer method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154793A (en) | DMA with dynamically assigned channels, flexible block boundary notification and recording, type code checking and updating, commands, and status reporting | |
| EP1224538B1 (en) | Linked list dma descriptor architecture | |
| JPH056901B2 (ja) | ||
| JPS61151765A (ja) | 入出力処理方式 | |
| JPS63226757A (ja) | 情報処理システムのデ−タ転送方式 | |
| JPS6050672A (ja) | 回転形記憶装置の読取り制御方式 | |
| JPS63137350A (ja) | チヤネルプログラム実行制御方式 | |
| JPS63301346A (ja) | 入出力制御方式 | |
| JPH023216B2 (ja) | ||
| JPS63211169A (ja) | 磁気テ−プ制御機構 | |
| JPH0425581B2 (ja) | ||
| JPH02135558A (ja) | 入出力チャネル装置における間接アドレス指定方式 | |
| JPS6028023B2 (ja) | 入出力命令高速化方式 | |
| JPS61239329A (ja) | サービス処理装置起動制御装置 | |
| JPH0424733B2 (ja) | ||
| JPS6048563A (ja) | チャネル制御方式 | |
| JPH0261741A (ja) | 集積回路装置 | |
| JPS61170855A (ja) | 入出力デ−タ処理方式 | |
| JPH0432952A (ja) | 割込み制御装置 | |
| JPS5846729B2 (ja) | マルチプレクサチャンネル装置 | |
| JPH0731643B2 (ja) | 入出力制御装置の再試行制御方式 | |
| JPH0337220B2 (ja) | ||
| JPH05204670A (ja) | 複数プロセス間の並列実行用通信制御システム | |
| JPS596413B2 (ja) | チヤネル制御装置 | |
| JPS6260025A (ja) | 入出力制御方式 |