JPS61170855A - 入出力デ−タ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプログラム制御形データ処理システム
における、周辺装置と記憶装置との間のデータ転送制御
方式に関する。

（従来の技術） 従来からデータ処理システムに接続される周辺装置（例
えば磁気テープ装置、フロッピーディスク装置など）に
おいては、ソフトウェアから出力された入出力命令を入
出力制御装置によって解釈し、周辺装置に付してＲＥＡ
Ｄ指令を発行することにエフ、発生するデータを入力し
て主記憶に格納していた。すなわち、ＲＩ１３ＡＤ指令
により磁気テープ媒体、あるいはフロッピーディスク媒
体に記録されているデータを周辺装置に読取り、入出力
制御装置を通して主記憶に転送していた。すなわち、ソ
フトウェアから出力される入出力命令のなかには指令の
種類、データ転送長、ならびにデータ転送アドレスが設
定されてシシ、入出力命令がソフトウェアより出力され
てから周辺装置の内部で発生するデータを入出力制御装
置によシ転送していた。

通信回線に接続される端末装置のように非同期にデータ
が入力される周辺装置に対しては、常にＲＥＡＤ指令を
実行するための入出力命令をソフトウェアによって入出
力制御装置に対して発行し、いつでも端末装置からデー
タを入力することができるように制御していた。しかし
、通信回線が高速化され、入力されたデータの処理が次
のデータ入力までの間に処理できなくなると、データオ
ーバランが発生し、データが失われてしまう現象が発生
するようになった。

斯かる問題に対しては、入出力制御装置の内部や複数個
。デー２．＜ッ、アを設け、ッ７．ウ　　　　　　−エ
アによる入力データの処理時間に関係なくデータを入力
できるようにする制御方法が採用されていた。

（発明が解決しようとする問題点） しかし、斯かる方法は入出力制御装置の内部にデータバ
ッファ用記憶域が必要であり、入出力制御装置の複雑化
とコスト高とを招くと云う問題点があった。

また、以上説明したように従来技術においては、端末装
置のデバイスから送出されるデータをデータ処理システ
ムによって受取って処理するためには、データ処理シス
テムの内部のソフトウェアが入出力制御装置に接続され
ている端末装置デバイスに対してＲＥＡＤ命令を送出し
、ＲＥＡＤ命令が送出されているときに端末装置デバイ
スからデータが送られてくると入出力制御装置は主記憶
装置にデータを転送することができた。

しかし、端末装置および通信回線が高性能化され、非常
に高速にデータが入力されるようになると、ソフトウェ
アによって次のＲ１１ＣＡＤ命令を送出する前の、以前
に入力されたデータの処理中に、データが端末装置から
送られてきてしまい、データが棄てられてしまうと云う
事態にもなると云う欠点があった。

本発明の目的は、複数個のデータ転送格納アドレスを設
定するための入出力命令を従来形式のデータ転送制御形
入出力命令から分離すると共に、入出力制御装置によっ
て主記憶装置の内部に設定されたデータバッファの空き
状態を管理することにより上記欠点を除去し、入出力制
御装置の内部にデータバッファを確保する代シに、直接
ソフトウェアによってアクセスすることが可能表土記憶
装置のソフトウェアに設定することができるように構成
したデータ転送制御方式を提供することにある。

（問題点を解決するための手段） 本発明による入出力データ処理方式は複数の周辺装置デ
バイスと記憶装置との間で入出力制御装置によりデータ
転送制御を行うマイクロプログラム制御形のものであっ
て、入出力制御装置はマイクロプログラム実行制御部と
ローカルメモリとを具備したものである。

マイクロプログラム実行制御部は、複数の周辺装置デバ
イスで発生するデータを記憶装置へ転送するためのデー
タ転送命令、およびデータに対して複数の記憶装置内格
納アドレスを設定するための転送アドレス設定命令を含
む入出力制御命令を実行するためのものである。

ローカルメモリは複数のデータ転送アドレスレジスタ、
複数のビジー／フリー識別子レジスタ、ならびに第りお
よび第２の転送アドレスポインタレジスタを備えたもの
である。複数のデータ転送アドレスレジスタは、データ
転送アドレス設定命令に応じてデータ転送アドレスヲ設
定するためのものである。複数のビジー／フリー識別子
レジスタは、複数のデータ転送アドレスレジスタによっ
て指示される記憶域が空き状態にあるか、あるいは占有
状態にあるかを示すためのものである。第１および第２
の転送アドレスポインタレジスタは、複数のデータ転送
アドレスレジスタの現在処理中のエントリを指示するた
めのものである。

本発明は上記構成において、複数の周辺装置デバイスか
らのデータ入力を認識すると、データ転送命令が発行さ
れていなくても第１の転送アドレスポインタレジスタに
より指示されたデータ転送アドレスレジスタに対応する
ビジー／フリー識別子レジスタの状態が空き状態であれ
ば、指示されたデータ転送アドレスレジスタに設定され
ている記憶域へのデータ転送動作を行い、第１の転送ア
ドレスポインタレジスタを次のエントリへ更新して、上
記指示されたビジー／フリー識別子レジスタの状態を占
有状態にセットし、データ転送命令が発行された時点で
演算処理装置へ報告を行い、第２の転送アドレスポイン
タレジスタの内容を上記指示されたデータ転送アドレス
レジスタの次のエントリへ更新し、対応する上記指定さ
れたビジー／フリー識別子ｖ″′ｐを空き状態′するよ
うに構成し九　　　　　　　−ものである。

（実　施　例） 次に、図面を参照して本発明の詳細な説明する。

第１図は、本発明にぶる入出力データ処理方式の一実施
例を実現するデータ処理システ′ムを示すブロック図で
ある。ｔａ１図において、データ処理システムは演算処
理装置ｌと、入出力制御装置２と、データバッファ３０
を内部に設定することができる主記憶装置３とから成り
、共通のシステムバス１００によって接続されている。

第１図において、入出力制御装置２には入出力ボート４
１〜４４を通して周辺装置を形成するデバイス５１〜５
４が接続されている。

第２図は、第１図におけるマイクロプログラム制御形の
入出力制御装置２を詳細に示すブロック図であり、マイ
クロプログラム実行制御部１１、！：、システムバス制
御部１２と、ローカルメモＩＪ１３とにより構成され、
データ転送制御部６１を含む入出カポ−）４１を介して
デバイス５１に接続されている。

第３図は、入出力制御装置２の内部のローカルメモリ１
３に設定されたデバイス５１のデータ転送動作を制御す
るための転送アドレスポインタレジスタ７１１，７１２
と、ビジー／フリー識別子レジスタ７２１〜７２４と、
データ転送長（レングス）レジスタ７３１〜７３４と、
データ転送アドレスレジスタ７４１〜７４４との関係を
示す構造の説明図である。ローカルメモリ１３は、人出
力制御装置２の内部のマイクロプログラムを実行するた
めの作業域としても使用されている。

第４図は、第１図に示すデータ処理システムにシいて実
行されるデータ転送アドレス設定命令の命令形式を示す
説明図である。第４図に示す命令は指令コード、データ
長、ならびにデータアドレスを示す各フィールドから成
る。指令コードフィールドにはデータ転送アドレス設定
命令を示す指令コードが格納され、データ長フィールド
には上記命令で入出力ボート＠２のローカルメモリ１３
にセットされるデータ（レングスおよび転送アドレス）
のバイト長が格納され、データアドレスフィールドには
レングスおよび転送アドレスを格納する主記憶アドレス
が設定されている。上記データアドレスによって示され
る主記憶エリアには、最大４個のデータ転送アドレスお
よびデータバッファ長が指定されている。

次に、第１図〜第４図を参照して本実施例の詳細を説明
する。演算処理装置ｌは主記憶装置３め内部にあるソフ
トウェア命令を読出して実行すると共に、命令が入出力
命令であれば指定された入出力制御装置２に対して入出
力命令を発行する。演算処理装置ｌから発行された入出
力制御命令はシステムバス１００を通して入出力ｆｌｌ
ｌＪａ装置１２のシステムバス制御部１２に伝えられ、
入出力制御装置２のマイクロ命令実行制御部１１により
解釈されて実行されることになる。入出力制御装＠２に
は入出カポ−）４１を通して端末装置となるデバイス５
１が接続されている。

ソフトウェアが端末装置のデバイス５１に対して几ＥＡ
Ｄ命令を発行する前に、第４図によって示されるデータ
転送アドレス設定命令を発行すると、入出力制御装置２
のマイクロプログラム制御部１１で走行するマイクロプ
ログラムは命令を解釈し、第４図のデータアドレスフィ
ールドによって示される主記憶エリアより第１〜第４の
レングス（７３１〜７３４）、ならびに第１〜第４の転
送アドレス（７４１〜７４４）の内容を読取り、第３図
に示すような入出力制御装置２のローカルメモリ１３で
は内部のアドレスｂから始まるエリアに存在する第１〜
第４のレングスレジスタ７３１〜７３４．’ｅらびに第
１〜第４の転送アドレスレジスタ７４１〜７４４に上記
データをセットする。次に、第１〜第４のビジー／フリ
ー識別子レジスタ７２１〜７２４をフリー状態＠Ｏ”に
初期設定し、アドレスａから始まるエリアに存在する第
１および第２の転送アドレスポインタ７１１　、７１２
をアドレスｂに初期設定する。

転送アドレスポインタ７１１は端末装置のデバイス５１
からデータが入力されたとき、転送アト　　　　　　　
−レスｌ〜４を含むワードへのポインタアドレスを更新
するポインタであり、転送アドレスポインタ７１２はソ
フトウェアからのＲＥＡＤ命令を入出力制御装置２によ
って実行するとき、第１〜第４の転送アドレス（７４１
〜７４４）を含むワードへのポインタアドレスを更新す
るポインタである。

端末装置のデバイス５１からのデータ入力を入出力制御
装置２の内部のマイクロプログラム実行制御部１１によ
って認識すると、入出力制御装置Ｉ２の内部の入力デー
タ処理用のマイクロプログラムは転送アドレスポインタ
７１１によって指示されるアドレスのビジー／フリー識
別子７２１〜７２４を判別する。

ビジー／フリー識別子が″Ｏ＃になってフリーの状態に
なったならば、対応する転送アドレスの主記憶エリアに
存在するデータバッファ３０へ入力データを転送するよ
う指示を入出カポ−）４１の内部のデータ転送制御部６
１に対して発行し、ビジー／フリー識別子を−ビジー（
′１”）の状態にセットし、転送アドレスポインタ７１
１を次の転送アドレスによって示されるワードのビジー
／フリー識別子レジスタへのアドレスへ更新する。この
ようにして、端末装置のデバイス５１からのデータ入力
を入出力制御装＠２の内部のマイクロプログラム実行制
御部１１によって検出すると、入力データ処理用のマイ
クロプログラムは転送アドレスポインタ７１１によって
指示されるエントリのビジー／フリー識別子レジスタの
状態を判定する。ビジー／フリー識別子レジスタがフリ
ー状態であれば、ＲＥＡＤ命令がソフトウェアにより発
行されてい危くても、端末装置のデバイス５１から送ら
れてくる入力データを次々と主記憶装置３へ転送するこ
とになる。

ソフトウェアからのＲＥＡＤ指令が入出力制御装置２の
マイクロプログラム実行制御部１１によって検出される
と、データ転送アドレス設定命令の直後に指定され九Ｒ
ＥＡＤ命令処理を除き、入出力制御装置２の内部のＲＥ
ＡＤ命令処理マイクロプログラムは転送アドレスポイン
タ７１２によって指示されるビジー／フリー識別子レジ
スタをフリー状態（＠０”）にし、転送アドレスポイン
タ７１２を次のエントリアドレスへ更新する。すなわち
、最初を除き通常のＲＦｉＡＤ命令により入力したデー
タの処理を終了してデー　ｐ　／（ツファが空きの状態
になったときにソフトウェアによってＲｇＡＤ命令を発
行する。

入出力制御装置２の内部の入力データ処理マイクロプロ
グラムによって最初にデータ転送を行った第１の転送ア
ドレス７４１に対応し、主記憶装置３のデータバッファ
３０が穿き状態になったことを示す。このように、入出
力制御装置２の内部のＲＥＡＤ命令処理用のマイクロプ
ログラムはＲＥＡＤ命令が発行されるごとに転送アドレ
スポインタレジスタ７１２によって指示されるビジー／
フリー識別子レジスタをフリー状態にしてゆく。

従って、端末装置のデバイス５１から入力されるデータ
は入出力制御装置２の内部のデータ処理用マイクロプロ
グラムが管理している４つのデータ転送アドレスレジス
タ７４１〜７４４のいずれかがフリーの状態であれば、
データ長を棄てることなく主記憶装置３の内部に存在す
るデータバッファ３０に転送することができ、データ処
理システムのソフトウェアはＲＥＡＤ命令により報告を
受けたデータの処理をすべてのデータバッファがビジー
になる間に処理できるように設計されている。従って、
ＲＥＡＤ命令を次々と発行することにより、データバッ
ファのうちで常に最低ひとつはフリー状態にすることが
できる。

（発明の効果） 本発明は以上説明したように、マイクロプログラム制御
形の入出力データ処理方式による周辺装置と記憶装置と
の間のデータ転送制御にお論で、非同期に次々とデータ
が入力される端末装置のデバイスからのデータを、デー
タ処理システムを構成する入出力制御装置の内部にデー
タバッファを確保することなく、マイクロプロｆ′ ダラムを使用して最小のハードウェアを追加することに
より、効率よくデータ転送制御させることができると云
う効果がある。

いっぽう、入出力制御装置２の内部のマイクロプログラ
ムによって管理されるデータ転送アドレスを上記説明で
は４としたが、データ処理システムの内部のソフトウェ
アの処理能力、あるいは端末装置からのデータ転送能力
により、ハードウェアを変更することなく自由に設定す
ることができると云う効果がある。

【図面の簡単な説明】

第１図は、本発明による入出力データ処理方式を実現す
る一実施例を示すブロック図である。 第２図は、第１図の入出力データ処理方式における入出
力制御装置の一実施例を示すブロック図である。 第３図は、第１図および第２図に示す入出力制御装置の
内部のローカルメモリに設定された制御レジスタの内容
を示す説明図である。 第４図は、第１図の入出力データ処理方式によるデータ
転送アドレス設定命令の一形式を示す説明図である。 １・・・演算処理装置　　２・・・入出力制御装置３・
・・主記憶装置　　３０・・・データバッファ４１〜４
４・・・入出力ポート ５１〜５４・・・デバイス １１・・・マイクロプログラム実行制御部１２・・・シ
ステムバス制御部 １３・・・ローカルメモリ ６１・・・データ転送制御部

Claims (1)

【特許請求の範囲】
1. 複数の周辺装置デバイスと記憶装置との間で入出力制御
   装置によりデータ転送制御を行うマイクロプログラム制
   御形の入出力データ処理方式であって、前記複数の周辺
   装置デバイスで発生するデータを前記記憶装置へ転送す
   るためのデータ転送命令、および前記データに対して複
   数の記憶装置内格納アドレスを設定するための転送アド
   レス設定命令を含む入出力制御命令を実行するためのマ
   イクロプログラム実行制御部と、前記データ転送アドレ
   ス設定命令に応じてデータ転送アドレスを設定するため
   の複数のデータ転送アドレスレジスタ、前記複数のデー
   タ転送アドレスレジスタによって指示される記憶域が空
   き状態にあるか、あるいは占有状態にあるかを示すため
   の複数のビジー／フリー識別子レジスタ、ならびに前記
   複数のデータ転送アドレスレジスタの現在処理中のエン
   トリを指示するための第１および第２の転送アドレスポ
   インタレジスタを有するローカルメモリとを前記入出力
   制御装置に具備し、前記複数の周辺装置デバイスからの
   データ入力を認識すると前記データ転送命令が発行され
   ていなくても前記第１の転送アドレスポインタレジスタ
   により指示されたデータ転送アドレスレジスタに対応す
   るビジー／フリー識別子レジスタの状態が空き状態であ
   れば前記指示されたデータ転送アドレスレジスタに設定
   されている記憶域へのデータ転送動作を行い、前記第１
   の転送アドレスポインタレジスタを次のエントリへ更新
   して前記指示されたビジー／フリー識別子レジスタの状
   態を占有状態にセットし、前記データ転送命令が発行さ
   れた時点で演算処理装置へ報告を行い、前記第２の転送
   アドレスポインタレジスタの内容を前記指定されたデー
   タ転送アドレスレジスタの次のエントリへ更新し、対応
   する前記指定されたビジー／フリー識別子レジスタを空
   き状態にするように構成したことを特徴とする入出力デ
   ータ処理方式。