JPH05151137A - 電子計算機装置 - Google Patents
電子計算機装置Info
- Publication number
- JPH05151137A JPH05151137A JP31696091A JP31696091A JPH05151137A JP H05151137 A JPH05151137 A JP H05151137A JP 31696091 A JP31696091 A JP 31696091A JP 31696091 A JP31696091 A JP 31696091A JP H05151137 A JPH05151137 A JP H05151137A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal line
- data
- output
- line group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 複数バイト幅の入出力インタフェースを介し
て中央処理装置内の入出力処理装置と周辺制御装置との
間でデータを転送する際に、各バイトに対応して主記憶
装置内の複数の入出力バッファに同時にデータ転送をで
きるようにする。 【構成】 周辺制御装置への一定バイト長幅の複数のデ
ータ信号線群と、それらを制御する制御信号線群と、独
立した複数組のデータアクセス手段とを備え、データ信
号線群に対応して複数組のデータアクセス手段を動作さ
せ、並列に配置された磁気ディスクのそれぞれの内容を
複数の磁気テープに同時にセーブする。 【効果】 並列ディスクのセーブ処理を各ディスクに対
応して短時間で行うことができる。
て中央処理装置内の入出力処理装置と周辺制御装置との
間でデータを転送する際に、各バイトに対応して主記憶
装置内の複数の入出力バッファに同時にデータ転送をで
きるようにする。 【構成】 周辺制御装置への一定バイト長幅の複数のデ
ータ信号線群と、それらを制御する制御信号線群と、独
立した複数組のデータアクセス手段とを備え、データ信
号線群に対応して複数組のデータアクセス手段を動作さ
せ、並列に配置された磁気ディスクのそれぞれの内容を
複数の磁気テープに同時にセーブする。 【効果】 並列ディスクのセーブ処理を各ディスクに対
応して短時間で行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、中央処理装置と周辺制
御装置との間のデータの転送に利用する。本発明は、中
央処理装置内の入出力処理装置と周辺制御装置との間を
複数バイト幅の入出力インタフェースで接続した電子計
算機に関する。本発明は主記憶装置内の複数の入出力バ
ッファに同時にデータを転送することができる電子計算
機装置に関する。
御装置との間のデータの転送に利用する。本発明は、中
央処理装置内の入出力処理装置と周辺制御装置との間を
複数バイト幅の入出力インタフェースで接続した電子計
算機に関する。本発明は主記憶装置内の複数の入出力バ
ッファに同時にデータを転送することができる電子計算
機装置に関する。
【０００２】
【従来の技術】従来、この種の電子計算機装置は、図６
に示すように入出力処理装置（ＩＯＰ）と周辺制御装置
（ＰＣＵ）との間を一つの制御信号線群（Ｃ）３０１と
複数の一定バイト長幅のデータ信号線群（Ｄ１）３０２
および（Ｄ２）３０３とにより構成される入出力インタ
フェースを介して接続されている。また、中央処理装置
（ＣＰＵ）内はシステムバス１４を介して入出力処理装
置ＩＯＰが演算処理装置（ＥＰＵ）と主記憶装置（ＭＥ
Ｍ）とに接続される。
に示すように入出力処理装置（ＩＯＰ）と周辺制御装置
（ＰＣＵ）との間を一つの制御信号線群（Ｃ）３０１と
複数の一定バイト長幅のデータ信号線群（Ｄ１）３０２
および（Ｄ２）３０３とにより構成される入出力インタ
フェースを介して接続されている。また、中央処理装置
（ＣＰＵ）内はシステムバス１４を介して入出力処理装
置ＩＯＰが演算処理装置（ＥＰＵ）と主記憶装置（ＭＥ
Ｍ）とに接続される。
【０００３】ここでは、周辺制御装置（ＰＣＵ）からの
データが主記憶装置（ＭＥＭ）内の入出力バッファ３１
０にどのように転送されていたかについて説明する。
データが主記憶装置（ＭＥＭ）内の入出力バッファ３１
０にどのように転送されていたかについて説明する。
【０００４】説明の都合上、第一のデータ信号線群（Ｄ
１）３０２および第二のデータ信号線群（Ｄ２）３０３
のデータ幅を１バイト幅とすると、周辺制御装置（ＰＣ
Ｕ）から送られてきたデータは、第一のデータ信号線群
（Ｄ１）３０２の１バイトと第二のデータ信号線群（Ｄ
２）３０３との１バイトが組み合わされて２バイトのデ
ータとして、主記憶装置（ＭＥＭ）内の入出力バッファ
３１０に書込まれる。後続する各々１バイトのデータは
同様に組み合わされ、入出力バッファ３１０にシーケン
シャルに書込まれる。
１）３０２および第二のデータ信号線群（Ｄ２）３０３
のデータ幅を１バイト幅とすると、周辺制御装置（ＰＣ
Ｕ）から送られてきたデータは、第一のデータ信号線群
（Ｄ１）３０２の１バイトと第二のデータ信号線群（Ｄ
２）３０３との１バイトが組み合わされて２バイトのデ
ータとして、主記憶装置（ＭＥＭ）内の入出力バッファ
３１０に書込まれる。後続する各々１バイトのデータは
同様に組み合わされ、入出力バッファ３１０にシーケン
シャルに書込まれる。
【０００５】図７はこのような従来例におけるチャネル
プログラムの形式を示したものであり、図８は従来例に
おける演算処理装置のマイクロプログラムによる入出力
起動処理の流れを示したものである。
プログラムの形式を示したものであり、図８は従来例に
おける演算処理装置のマイクロプログラムによる入出力
起動処理の流れを示したものである。
【０００６】
【発明が解決しようとする課題】最近、電子計算機の演
算の高速化に伴い、入出力処理を高速化するニーズが高
まっている。磁気ディスク分野においては、それらの気
運に応えるべく、並列ディスク装置が使われるようにな
ってきた。従来、並列ディスクの内容をセーブ／リスト
アするケースの場合に、並列ディスクは、図９に示すよ
うに複数の磁気ディスク４０および４１から読み出した
データを１バイトおきに混合して、主記憶装置上の入出
力バッファに読み出し、その読み出しデータを磁気テー
プに書き込んで退避させておくのが一般的であった。
算の高速化に伴い、入出力処理を高速化するニーズが高
まっている。磁気ディスク分野においては、それらの気
運に応えるべく、並列ディスク装置が使われるようにな
ってきた。従来、並列ディスクの内容をセーブ／リスト
アするケースの場合に、並列ディスクは、図９に示すよ
うに複数の磁気ディスク４０および４１から読み出した
データを１バイトおきに混合して、主記憶装置上の入出
力バッファに読み出し、その読み出しデータを磁気テー
プに書き込んで退避させておくのが一般的であった。
【０００７】説明の都合上、並列磁気ディスク４０およ
び４１の内容を二つの磁気テープ（ＭＴ）４２および４
３に退避させる方法を第一の方法とする。
び４１の内容を二つの磁気テープ（ＭＴ）４２および４
３に退避させる方法を第一の方法とする。
【０００８】これに対して第二の方法では、図１０に示
すように個々の磁気ディスク５０および５５の内容を１
バイトおきに混合することなく、それぞれ主記憶装置上
の別々の入出力バッファ（１）および（２）に読み出
し、読み出したデータを別々の磁気テープ５１および５
６に退避させるものとする。
すように個々の磁気ディスク５０および５５の内容を１
バイトおきに混合することなく、それぞれ主記憶装置上
の別々の入出力バッファ（１）および（２）に読み出
し、読み出したデータを別々の磁気テープ５１および５
６に退避させるものとする。
【０００９】例えば、並列ディスクの磁気ディスク５０
または５５がヘッドクラッシュなどにより破損し、復旧
させるために磁気ディスク５０または５５のスピンドル
を交替し、データを復旧させた場合に、第一の方法で
は、磁気ディスク４０が破損したものとすると、磁気テ
ープ４２および４３の２巻を使用してデータリストアを
しなければならないが、第二の方法では、仮に磁気ディ
スク５０が破損した場合に磁気テープ（ＭＴ）５１のみ
を使用してデータリストアをすればよいことになる。
または５５がヘッドクラッシュなどにより破損し、復旧
させるために磁気ディスク５０または５５のスピンドル
を交替し、データを復旧させた場合に、第一の方法で
は、磁気ディスク４０が破損したものとすると、磁気テ
ープ４２および４３の２巻を使用してデータリストアを
しなければならないが、第二の方法では、仮に磁気ディ
スク５０が破損した場合に磁気テープ（ＭＴ）５１のみ
を使用してデータリストアをすればよいことになる。
【００１０】この場合、注目すべき点は磁気ディスクと
磁気テープとのデータ転送速度である。現状では、磁気
テープのデータ転送速度は、磁気ディスクと同程度、あ
るいはそれ以下であるためにデータリストアの時間は磁
気テープのデータ転送速度に左右される。すなわち、デ
ータリストアする量、磁気テープ（ＭＴ）の量に左右さ
れることになる。
磁気テープとのデータ転送速度である。現状では、磁気
テープのデータ転送速度は、磁気ディスクと同程度、あ
るいはそれ以下であるためにデータリストアの時間は磁
気テープのデータ転送速度に左右される。すなわち、デ
ータリストアする量、磁気テープ（ＭＴ）の量に左右さ
れることになる。
【００１１】従来の入出力装置では、図９に示すような
セーブ動作をさせようとすると、同時に処理できる入出
力バッファは一つだけのために、並列に配置された磁気
ディスクの数だけ一つずつ磁気ディスクのセーブ動作を
繰り返さなければならない欠点がある。すなわち、並列
ディスク装置の並列度が増える程、セーブ動作にかかる
時間は並列度の倍数に増えてしまう欠点がある。
セーブ動作をさせようとすると、同時に処理できる入出
力バッファは一つだけのために、並列に配置された磁気
ディスクの数だけ一つずつ磁気ディスクのセーブ動作を
繰り返さなければならない欠点がある。すなわち、並列
ディスク装置の並列度が増える程、セーブ動作にかかる
時間は並列度の倍数に増えてしまう欠点がある。
【００１２】本発明はこのような欠点を除去するもの
で、主記憶装置上の複数のバッファに同時にデータアク
セスを行うことができる電子計算機装置を提供すること
を目的とする。
で、主記憶装置上の複数のバッファに同時にデータアク
セスを行うことができる電子計算機装置を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】本発明は、中央処理装置
と周辺制御装置とが入出力インタフェースにより接続さ
れ、前記中央処理装置に、演算処理を行う演算処理装置
と、複数の入出力バッファを有する主記憶装置と、前記
周辺制御装置との入出力処理を行う入出力処理装置とを
備えた電子計算機装置において、前記入出力インタフェ
ースに、前記周辺制御装置との間で一定バイト長幅のデ
ータの送受信を行う複数組のデータ信号線群と、このデ
ータ信号線群を同時に駆動する一つの制御信号線群とを
設け、前記入出力処理装置に、前記データ信号線群に対
応し前記主記憶装置に独立してデータアクセスを行う複
数組のデータアクセス手段を含むことを特徴とする。
と周辺制御装置とが入出力インタフェースにより接続さ
れ、前記中央処理装置に、演算処理を行う演算処理装置
と、複数の入出力バッファを有する主記憶装置と、前記
周辺制御装置との入出力処理を行う入出力処理装置とを
備えた電子計算機装置において、前記入出力インタフェ
ースに、前記周辺制御装置との間で一定バイト長幅のデ
ータの送受信を行う複数組のデータ信号線群と、このデ
ータ信号線群を同時に駆動する一つの制御信号線群とを
設け、前記入出力処理装置に、前記データ信号線群に対
応し前記主記憶装置に独立してデータアクセスを行う複
数組のデータアクセス手段を含むことを特徴とする。
【００１４】前記入出力インタフェースには、前記デー
タ信号線群を各々駆動する複数組の制御信号線群を設け
られ、前記データ信号線群には、ある動作モードに設定
されたときに限って一つの前記制御信号線群の指示に従
って同時に動作する手段を含むことが望ましい。
タ信号線群を各々駆動する複数組の制御信号線群を設け
られ、前記データ信号線群には、ある動作モードに設定
されたときに限って一つの前記制御信号線群の指示に従
って同時に動作する手段を含むことが望ましい。
【００１５】
【作用】演算処理装置により入出力起動を受けると、入
出力処理装置がチャネルプログラムの実行を周辺制御装
置に伝達するとともに、複数のチャネルプログラムそれ
ぞれにデータアクセス手段を割り当てる。複数のデータ
信号線群上のデータは割り当てられたデータアクセス手
段を介して主記憶装置内のそれぞれの入出力バッファと
結合し、チャネルプログラムが終了するまで繰り返され
る。
出力処理装置がチャネルプログラムの実行を周辺制御装
置に伝達するとともに、複数のチャネルプログラムそれ
ぞれにデータアクセス手段を割り当てる。複数のデータ
信号線群上のデータは割り当てられたデータアクセス手
段を介して主記憶装置内のそれぞれの入出力バッファと
結合し、チャネルプログラムが終了するまで繰り返され
る。
【００１６】このように、データ信号線群に対応して複
数のデータアクセス手段を動作させることにより、主記
憶装置上の複数の入出力バッファに対し同時にデータア
クセスを行うことができる。
数のデータアクセス手段を動作させることにより、主記
憶装置上の複数の入出力バッファに対し同時にデータア
クセスを行うことができる。
【００１７】また、短いバイト幅の入出力インタフェー
スを複数組使用することによっても、同様のデータアク
セスを行うことができる。
スを複数組使用することによっても、同様のデータアク
セスを行うことができる。
【００１８】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明第一実施例の構成を示すブロック図、
図２は本発明第二実施例の構成を示すブロック図、図３
は本発明第一および第二実施例におけるチャネルプログ
ラムの形式を示す図、図４は本発明第一および第二実施
例における演算処理装置のマイクロプログラムによる入
出力起動処理の流れを示すフローチャート、図５は本発
明第一および第二実施例における入出力処理装置のマイ
クロプログラムによる入出力起動処理の流れを示すフロ
ーチャートである。
る。図１は本発明第一実施例の構成を示すブロック図、
図２は本発明第二実施例の構成を示すブロック図、図３
は本発明第一および第二実施例におけるチャネルプログ
ラムの形式を示す図、図４は本発明第一および第二実施
例における演算処理装置のマイクロプログラムによる入
出力起動処理の流れを示すフローチャート、図５は本発
明第一および第二実施例における入出力処理装置のマイ
クロプログラムによる入出力起動処理の流れを示すフロ
ーチャートである。
【００１９】まず、本発明第一実施例について説明す
る。本発明第一実施例は、図１に示すように、中央処理
装置（ＣＰＵ）１０と周辺制御装置（ＰＣＵ）１５とが
入出力インタフェース１６により接続され、中央処理装
置１０に、演算処理を行う演算処理装置（ＥＰＵ）１１
と、入出力バッファ１１０および１１１を有する主記憶
装置１２と、周辺制御装置（ＰＣＵ）１５との入出力処
理を行う入出力処理装置（ＩＯＰ）１３とを備え、さら
に、本発明の特徴として、入出力インタフェース１６
に、周辺制御装置（ＰＣＵ）１５との間で一定バイト長
幅のデータの送受信を行う第一のデータ信号線群（Ｄ
１）１０２および第二のデータ信号線群（Ｄ２）１０３
と、この第一および第二のデータ信号線群（Ｄ１）１０
２および（Ｄ２）１０３を同時に駆動する一つの制御信
号線群（Ｃ）１０１とを設け、入出力処理装置（ＩＯ
Ｐ）１３に、第一および第二のデータ信号線群（Ｄ１）
１０２および（Ｄ２）１０３に対応し主記憶装置１２に
独立してデータアクセスを行うデータアクセス手段（Ｄ
ＭＡ）１２０および１２１を含む。
る。本発明第一実施例は、図１に示すように、中央処理
装置（ＣＰＵ）１０と周辺制御装置（ＰＣＵ）１５とが
入出力インタフェース１６により接続され、中央処理装
置１０に、演算処理を行う演算処理装置（ＥＰＵ）１１
と、入出力バッファ１１０および１１１を有する主記憶
装置１２と、周辺制御装置（ＰＣＵ）１５との入出力処
理を行う入出力処理装置（ＩＯＰ）１３とを備え、さら
に、本発明の特徴として、入出力インタフェース１６
に、周辺制御装置（ＰＣＵ）１５との間で一定バイト長
幅のデータの送受信を行う第一のデータ信号線群（Ｄ
１）１０２および第二のデータ信号線群（Ｄ２）１０３
と、この第一および第二のデータ信号線群（Ｄ１）１０
２および（Ｄ２）１０３を同時に駆動する一つの制御信
号線群（Ｃ）１０１とを設け、入出力処理装置（ＩＯ
Ｐ）１３に、第一および第二のデータ信号線群（Ｄ１）
１０２および（Ｄ２）１０３に対応し主記憶装置１２に
独立してデータアクセスを行うデータアクセス手段（Ｄ
ＭＡ）１２０および１２１を含む。
【００２０】演算処理装置（ＥＰＵ）１１および入出力
処理装置（ＩＯＰ）１３はシステムバス１４により主記
憶装置（ＭＥＭ）１２に接続される。主記憶装置（ＭＥ
Ｍ）１２内には入出力バッファ１１０および１１１が設
けられ、入出力処理装置（ＩＯＰ）１３と周辺制御装置
（ＰＣＵ）１５とは入出力インタフェース１６により接
続される。
処理装置（ＩＯＰ）１３はシステムバス１４により主記
憶装置（ＭＥＭ）１２に接続される。主記憶装置（ＭＥ
Ｍ）１２内には入出力バッファ１１０および１１１が設
けられ、入出力処理装置（ＩＯＰ）１３と周辺制御装置
（ＰＣＵ）１５とは入出力インタフェース１６により接
続される。
【００２１】入出力インタフェース１６は、第一のデー
タ信号線群（Ｄ１）１０２および第二のデータ信号線群
（Ｄ２）１０３と、この第一および第二のデータ信号線
群（Ｄ１）１０２および（Ｄ２）１０３とを同時に駆動
するための制御信号線群（Ｃ）１０１とにより構成され
る。
タ信号線群（Ｄ１）１０２および第二のデータ信号線群
（Ｄ２）１０３と、この第一および第二のデータ信号線
群（Ｄ１）１０２および（Ｄ２）１０３とを同時に駆動
するための制御信号線群（Ｃ）１０１とにより構成され
る。
【００２２】入出力処理装置（ＩＯＰ）１３内には、第
一および第二のデータ信号線群（Ｄ１）１０２および
（Ｄ２）１０３にそれぞれ対応してデータアクセス手段
（ＤＭＡ）１２０および１２１が設けられる。
一および第二のデータ信号線群（Ｄ１）１０２および
（Ｄ２）１０３にそれぞれ対応してデータアクセス手段
（ＤＭＡ）１２０および１２１が設けられる。
【００２３】次に、このように構成された本発明第一実
施例の動作について説明する。
施例の動作について説明する。
【００２４】演算処理装置（ＥＰＵ）１１は周辺制御装
置（ＰＣＵ）１５に対して入出力起動をかける前に、主
記憶装置（ＭＥＭ）１２上に図３に示すように二つのチ
ャネルプログラム（１）、（２）を生成しておく。チャ
ネルプログラムの形式および一つの入出力起動に対する
二つのチャネルプログラムの割り当ては、図４に示すよ
うに演算処理装置（ＥＰＵ）１１が特別入出力命令を受
け、この命令によりチャネルプログラムヘッダのアドレ
スを生成し、該当入出力処理装置（ＩＯＰ）１３に対し
特別入出力起動を行う。
置（ＰＣＵ）１５に対して入出力起動をかける前に、主
記憶装置（ＭＥＭ）１２上に図３に示すように二つのチ
ャネルプログラム（１）、（２）を生成しておく。チャ
ネルプログラムの形式および一つの入出力起動に対する
二つのチャネルプログラムの割り当ては、図４に示すよ
うに演算処理装置（ＥＰＵ）１１が特別入出力命令を受
け、この命令によりチャネルプログラムヘッダのアドレ
スを生成し、該当入出力処理装置（ＩＯＰ）１３に対し
特別入出力起動を行う。
【００２５】この特別入出力起動を受けた入出力処理装
置１３は、図５に示すように指令処理を行って指令を取
り出し、データ転送の指令があるか否かを判断し、ない
場合には従来通りの処理を行う。ある場合にはデータア
クセス手段（ＤＭＡ）１２０に指令内のカウントアドレ
スをセットする。
置１３は、図５に示すように指令処理を行って指令を取
り出し、データ転送の指令があるか否かを判断し、ない
場合には従来通りの処理を行う。ある場合にはデータア
クセス手段（ＤＭＡ）１２０に指令内のカウントアドレ
スをセットする。
【００２６】次いで、特別入出力起動であるか否かを判
断し、特別入出力起動でなければ従来通りの処理を行
い、特別入出力起動であれば、第二のチャネルプログラ
ム（２）の指令を取り出し、その指令内のカウントアド
レス情報を第二のデータアクセス手段（ＤＭＡ）１２１
にセットする。
断し、特別入出力起動でなければ従来通りの処理を行
い、特別入出力起動であれば、第二のチャネルプログラ
ム（２）の指令を取り出し、その指令内のカウントアド
レス情報を第二のデータアクセス手段（ＤＭＡ）１２１
にセットする。
【００２７】このように、一つの入出力起動に対する二
つのチャネルプログラムの割り当ては演算処理装置（Ｅ
ＰＵ）１１および入出力処理装置（ＩＯＰ）１３のマイ
クロプログラムにより比較的容易に実現することができ
る。
つのチャネルプログラムの割り当ては演算処理装置（Ｅ
ＰＵ）１１および入出力処理装置（ＩＯＰ）１３のマイ
クロプログラムにより比較的容易に実現することができ
る。
【００２８】演算処理装置（ＥＰＵ）１１により入出力
起動がかけられると、入出力処理装置（ＩＯＰ）１３は
チャネルプログラムの実行を周辺制御装置（ＰＣＵ）１
５へ伝える。周辺制御装置（ＰＣＵ）１５は、二つの同
形式のチャネルプログラムの実行に際してはそのことを
直接意識する必要はなく一つのチャネルプログラムのみ
に着目する。入出力処理装置（ＩＯＰ）１３は二つのチ
ャネルプログラムそれぞれにデータアクセス手段（ＤＭ
Ａ）１２０と１２１とを割り当てる。
起動がかけられると、入出力処理装置（ＩＯＰ）１３は
チャネルプログラムの実行を周辺制御装置（ＰＣＵ）１
５へ伝える。周辺制御装置（ＰＣＵ）１５は、二つの同
形式のチャネルプログラムの実行に際してはそのことを
直接意識する必要はなく一つのチャネルプログラムのみ
に着目する。入出力処理装置（ＩＯＰ）１３は二つのチ
ャネルプログラムそれぞれにデータアクセス手段（ＤＭ
Ａ）１２０と１２１とを割り当てる。
【００２９】チャネルプログラムの実行中、周辺制御装
置（ＰＣＵ）１５の要請により送受信する第一のデータ
信号線群（Ｄ１）１０２上のデータはデータアクセス手
段（ＤＭＡ）１２０を介して入出力バッファ１１０と結
合する。同様に、第二のデータ信号線群（Ｄ２）１０３
上のデータはデータアクセス手段（ＤＭＡ）１２１を介
して入出力バッファ１１１と結合する。
置（ＰＣＵ）１５の要請により送受信する第一のデータ
信号線群（Ｄ１）１０２上のデータはデータアクセス手
段（ＤＭＡ）１２０を介して入出力バッファ１１０と結
合する。同様に、第二のデータ信号線群（Ｄ２）１０３
上のデータはデータアクセス手段（ＤＭＡ）１２１を介
して入出力バッファ１１１と結合する。
【００３０】このようなデータ転送の動作はチャネルプ
ログラムが終了するまで必要に応じて繰り返される。
ログラムが終了するまで必要に応じて繰り返される。
【００３１】次いで、本発明第二実施例について説明す
る。
る。
【００３２】本発明第二実施例は、図２に示すように入
出力処理装置（ＩＯＰ）２３と周辺制御装置（ＰＣＵ）
２５とがデータ信号線群（Ｄ１）２０２および（Ｄ２）
２０４を各々駆動する制御信号線群（Ｃ１）２０１およ
び（Ｃ２）２０３によりそれぞれ構成された入出力イン
タフェース２６および２７を介して接続され、データ信
号線群（Ｄ１）２０２および（Ｄ２）２０４は、ある動
作モードに設定されたときに限って一つの制御信号線群
（Ｃ１）２０１または（Ｃ２）２０３の指示に従って同
時に動作する手段を含み、その他は第一実施例と同様に
構成される。
出力処理装置（ＩＯＰ）２３と周辺制御装置（ＰＣＵ）
２５とがデータ信号線群（Ｄ１）２０２および（Ｄ２）
２０４を各々駆動する制御信号線群（Ｃ１）２０１およ
び（Ｃ２）２０３によりそれぞれ構成された入出力イン
タフェース２６および２７を介して接続され、データ信
号線群（Ｄ１）２０２および（Ｄ２）２０４は、ある動
作モードに設定されたときに限って一つの制御信号線群
（Ｃ１）２０１または（Ｃ２）２０３の指示に従って同
時に動作する手段を含み、その他は第一実施例と同様に
構成される。
【００３３】演算処理装置（ＥＰＵ）２１および入出力
処理装置（ＩＯＰ）２３はシステムバス２４により主記
憶装置（ＭＥＭ）２２に接続される。主記憶装置（ＭＥ
Ｍ）２２内には入出力バッファ２１０と２１１が設けら
れ、入出力処理装置（ＩＯＰ）２３と周辺制御装置（Ｐ
ＣＵ）２５は二つの入出力インタフェース２６および２
７により接続される。
処理装置（ＩＯＰ）２３はシステムバス２４により主記
憶装置（ＭＥＭ）２２に接続される。主記憶装置（ＭＥ
Ｍ）２２内には入出力バッファ２１０と２１１が設けら
れ、入出力処理装置（ＩＯＰ）２３と周辺制御装置（Ｐ
ＣＵ）２５は二つの入出力インタフェース２６および２
７により接続される。
【００３４】入出力インタフェース２６および２７はそ
れぞれデータ信号線群（Ｄ１）２０２および（Ｄ２）２
０４と、このデータ信号線群（Ｄ１）２０２および（Ｄ
２）２０４を駆動するための制御信号線群（Ｃ１）２０
１および（Ｃ２）２０３により構成される。
れぞれデータ信号線群（Ｄ１）２０２および（Ｄ２）２
０４と、このデータ信号線群（Ｄ１）２０２および（Ｄ
２）２０４を駆動するための制御信号線群（Ｃ１）２０
１および（Ｃ２）２０３により構成される。
【００３５】入出力処理装置（ＩＯＰ）２３内にはデー
タ信号線群（Ｄ１）２０２および（Ｄ２）２０４にそれ
ぞれ対応してデータアクセス手段（ＤＭＡ）２２０およ
び２２１が設けられる。
タ信号線群（Ｄ１）２０２および（Ｄ２）２０４にそれ
ぞれ対応してデータアクセス手段（ＤＭＡ）２２０およ
び２２１が設けられる。
【００３６】次に、このように構成された本発明第二実
施例の動作について説明する。
施例の動作について説明する。
【００３７】演算処理装置（ＥＰＵ）２１は、周辺制御
装置（ＰＣＵ）２５に対して入出力動作をかける前に、
主記憶装置（ＭＥＭ）２２上に第一実施例同様図３に示
す二つの同形式のチャネルプログラム（１）、（２）を
生成しておき、図４および図５に示す処理動作により、
第一実施例同様に一つの入出力起動に関して二つのチャ
ネルプログラム（１）、（２）を割り当てる。
装置（ＰＣＵ）２５に対して入出力動作をかける前に、
主記憶装置（ＭＥＭ）２２上に第一実施例同様図３に示
す二つの同形式のチャネルプログラム（１）、（２）を
生成しておき、図４および図５に示す処理動作により、
第一実施例同様に一つの入出力起動に関して二つのチャ
ネルプログラム（１）、（２）を割り当てる。
【００３８】演算処理装置（ＥＰＵ）２１により入出力
起動がかけられると、入出力処理装置（ＩＯＰ）２３は
チャネルプログラムの実行を周辺制御装置（ＰＣＵ）２
５へ伝える。周辺制御装置（ＰＣＵ）２５は、二つの同
形式のチャネルプログラムの実行に際してはそのことを
直接意識する必要はなく、一つのチャネルプログラムの
みに着目する。入出力処理装置（ＩＯＰ）２３は二つの
チャネルプログラムそれぞれにデータアクセス手段（Ｄ
ＭＡ）２２０と２２１とを割り当てる。
起動がかけられると、入出力処理装置（ＩＯＰ）２３は
チャネルプログラムの実行を周辺制御装置（ＰＣＵ）２
５へ伝える。周辺制御装置（ＰＣＵ）２５は、二つの同
形式のチャネルプログラムの実行に際してはそのことを
直接意識する必要はなく、一つのチャネルプログラムの
みに着目する。入出力処理装置（ＩＯＰ）２３は二つの
チャネルプログラムそれぞれにデータアクセス手段（Ｄ
ＭＡ）２２０と２２１とを割り当てる。
【００３９】チャネルプログラムの実行中、周辺制御装
置（ＰＣＵ）２５の要請により送受信するデータはデー
タ信号線群（Ｄ１）２０２上のデータはデータアクセス
手段（ＤＭＡ）２２０を介して入出力バッファ２１０と
結合する。同様に、データ信号線群（Ｄ２）２０４上の
データはデータアクセス手段（ＤＭＡ）２２１を介して
入出力バッファ２１１と結合する。
置（ＰＣＵ）２５の要請により送受信するデータはデー
タ信号線群（Ｄ１）２０２上のデータはデータアクセス
手段（ＤＭＡ）２２０を介して入出力バッファ２１０と
結合する。同様に、データ信号線群（Ｄ２）２０４上の
データはデータアクセス手段（ＤＭＡ）２２１を介して
入出力バッファ２１１と結合する。
【００４０】このようなデータ転送の動作はチャネルプ
ログラムが終了するまで必要に応じて繰り返される。
ログラムが終了するまで必要に応じて繰り返される。
【００４１】
【発明の効果】以上説明したように本発明によれば、入
出力処理装置がデータ信号線群に対応して複数のデータ
アクセス手段を動作させることにより、主記憶装置上の
複数の入出力バッファに同時にデータアクセスを行うこ
とができる。すなわち、並列に配置された磁気ディスク
のそれぞれの内容を一つの磁気ディスクから一つの磁気
テープにセーブするに要する短い時間で同時に別々の磁
気テープにセーブさせることができる効果があり、ま
た、短いバイト幅の入出力インタフェースを単純に複数
本使用することにより、同様のデータ転送を行うことが
できる効果がある。
出力処理装置がデータ信号線群に対応して複数のデータ
アクセス手段を動作させることにより、主記憶装置上の
複数の入出力バッファに同時にデータアクセスを行うこ
とができる。すなわち、並列に配置された磁気ディスク
のそれぞれの内容を一つの磁気ディスクから一つの磁気
テープにセーブするに要する短い時間で同時に別々の磁
気テープにセーブさせることができる効果があり、ま
た、短いバイト幅の入出力インタフェースを単純に複数
本使用することにより、同様のデータ転送を行うことが
できる効果がある。
【図１】本発明第一実施例の構成を示すブロック図。
【図２】本発明第二実施例の構成を示すブロック図。
【図３】本発明第一および第二実施例におけるチャネル
プログラムの形式を示す図。
プログラムの形式を示す図。
【図４】本発明第一および第二実施例における演算処理
装置のマイクロプログラムによる入出力起動処理の流れ
を示すフローチャート。
装置のマイクロプログラムによる入出力起動処理の流れ
を示すフローチャート。
【図５】本発明第一および第二実施例における入出力処
理装置のマイクロプログラムによる入出力起動処理の流
れを示すフローチャート。
理装置のマイクロプログラムによる入出力起動処理の流
れを示すフローチャート。
【図６】従来例の構成を示すブロック図。
【図７】従来例におけるチャネルプログラムの形式を示
す図。
す図。
【図８】従来例における演算処理装置のマイクロプログ
ラムによる入出力起動処理の流れを示すフローチャー
ト。
ラムによる入出力起動処理の流れを示すフローチャー
ト。
【図９】並列ディスクと主記憶装置上の入出力バッファ
との関連を説明する図。
との関連を説明する図。
【図１０】並列ディスクと主記憶装置上の入出力バッフ
ァとの関連を説明する図。
ァとの関連を説明する図。
１０、２０ 中央処理装置（ＣＰＵ） １１、２１ 演算処理装置（ＥＰＵ） １２、２２ 主記憶装置（ＭＥＭ） １３、２３ 入出力処理装置（ＩＯＰ） １４、２４ システムバス １５、２５ 周辺制御装置（ＰＣＵ） １６、２６、２７、３６ 入出力インタフェース １０１、２０１、２０３、３０１ 制御信号線群 １０２、１０３、２０２、２０４、３０２、３０３
データ信号線群 １１０、１１１、２１０、２１１、３１０ 入出力バ
ッファ １２０、１２１、２２０、２２１ データアクセス手
段（ＤＭＡ）
データ信号線群 １１０、１１１、２１０、２１１、３１０ 入出力バ
ッファ １２０、１２１、２２０、２２１ データアクセス手
段（ＤＭＡ）
Claims (3)
- 【請求項１】 中央処理装置と周辺制御装置とが入出力
インタフェースにより接続され、 前記中央処理装置に、 演算処理を行う演算処理装置と、 複数の入出力バッファを有する主記憶装置と、 前記周辺制御装置との入出力処理を行う入出力処理装置
とを備えた電子計算機装置において、 前記入出力インタフェースに、 前記周辺制御装置との間で一定バイト長幅のデータの送
受信を行う複数組のデータ信号線群と、 このデータ信号線群を同時に駆動する一つの制御信号線
群とを設け、 前記入出力処理装置に、前記データ信号線群に対応し前
記主記憶装置に独立してデータアクセスを行う複数組の
データアクセス手段を含むことを特徴とする電子計算機
装置。 - 【請求項２】 前記入出力インタフェースに、前記デー
タ信号線群を各々駆動する複数組の制御信号線群を設け
た請求項１記載の電子計算機装置。 - 【請求項３】 前記データ信号線群は、ある動作モード
に設定されたときに限って一つの前記制御信号線群の指
示に従って同時に動作する手段を含む請求項２記載の電
子計算機装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31696091A JPH05151137A (ja) | 1991-11-29 | 1991-11-29 | 電子計算機装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31696091A JPH05151137A (ja) | 1991-11-29 | 1991-11-29 | 電子計算機装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05151137A true JPH05151137A (ja) | 1993-06-18 |
Family
ID=18082857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31696091A Pending JPH05151137A (ja) | 1991-11-29 | 1991-11-29 | 電子計算機装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05151137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012117701A1 (ja) * | 2011-03-02 | 2014-07-07 | 日本電気株式会社 | データ制御システム、データ制御方法およびデータ制御用プログラム |
-
1991
- 1991-11-29 JP JP31696091A patent/JPH05151137A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012117701A1 (ja) * | 2011-03-02 | 2014-07-07 | 日本電気株式会社 | データ制御システム、データ制御方法およびデータ制御用プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301351A (en) | Data transfer control system between high speed main memory and input/output processor with a data mover | |
| JP3273202B2 (ja) | 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ | |
| JPH06266650A (ja) | データを転送する方法と装置及びデータ転送をインタリーブする装置 | |
| JPH06103213A (ja) | 入出力装置 | |
| US5459838A (en) | I/O access method for using flags to selectively control data operation between control unit and I/O channel to allow them proceed independently and concurrently | |
| JPH05151137A (ja) | 電子計算機装置 | |
| JPS59723A (ja) | 入出力インタ−フエ−ス制御方式 | |
| JP2000163354A (ja) | データ処理システム及びディスク制御装置 | |
| JPH06250965A (ja) | 入出力制御装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS59165165A (ja) | 高速入出力処理方式 | |
| JPH06332839A (ja) | データ転送処理装置 | |
| JP2001125866A (ja) | データ処理システム、中央処理装置およびディスク制御装置 | |
| JPS6118032A (ja) | 外部メモリ制御装置 | |
| JPS6229831B2 (ja) | ||
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPH0425581B2 (ja) | ||
| JPS59173829A (ja) | 入出力制御方式 | |
| JPS622349B2 (ja) | ||
| JPH064489A (ja) | 複数ｃｐｕ間の通信システム | |
| JPS60168261A (ja) | 計算機システム | |
| JPH01128151A (ja) | インタフェース装置 | |
| JPS60142767A (ja) | 非同期型のバス支配方式 | |
| JPS6240748B2 (ja) | ||
| JPS6223894B2 (ja) |