JP3003968B2 - 割込み処理プログラム選択装置及び処理方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナル・コンピュ
ータ・システムに関し、具体的には、コンピュータ・シ
ステムが共用割込みレベルでのハードウェア割込みに直
接かつ効率的に応答できるようにするための方法及び装
置に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】一般に
パーソナル・コンピュータ・システム、具体的にはＩＢ
Ｍパーソナル・コンピュータ・システムは、現代社会の
多くの分野にコンピュータ・パワーを提供するために広
範に使用されるようになった。パーソナル・コンピュー
タ・システムは、通常、システム・プロセッサ、表示装
置、キーボード、１つまたは複数のディスケット・ドラ
イブ、固定ディスク記憶装置、及び任意選択のプリンタ
を有するシステム・ユニットからなる、デスク・トップ
型、床置き型、または携帯型のマイクロコンピュータと
して定義することができる。これらのシステムは、主と
して１人または小グループのユーザに独立の計算能力を
提供するように設計され、個人または企業が購入できる
ように安価な価格になっている。このようなパーソナル
・コンピュータ・システムの例は、ＩＢＭのパーソナル
・コンピュータ、パーソナル・コンピュータＸＴ、パー
ソナル・コンピュータＡＴ、及びＩＢＭパーソナル・シ
ステム／２（以下では、それぞれＩＢＭ ＰＣ、ＸＴ、
ＡＴ、ＰＳ／２と称する）モデル２５、３０、５０、６
０、７０、８０、９０、９５である。

【０００３】これらのシステムは、大別して２つのファ
ミリーに分類することができる。第１のファミリーは、
通常、ファミリー１モデルと呼ばれ、ＩＢＭパーソナル
・コンピュータＡＴ、及び「ＩＢＭ互換」機によって例
示されるバス・アーキテクチャを使用する。第２のファ
ミリーは、ファミリー２モデルと呼ばれ、ＩＢＭパーソ
ナル・システム／２ モデル５０ないし９５によって例
示されるＩＢＭのマイクロ・チャネル・バス・アーキテ
クチャを使用する。ファミリー１及びファミリー２で使
用されているバス・アーキテクチャは、当技術分野で周
知である。

【０００４】ＩＢＭ ＰＣなどのファミリー１モデルの
最初期のパーソナル・コンピュータ・システムから始ま
り、ファミリー２モデルを通じて、中央演算処理装置
は、インテル「８６ファミリー」のプロセッサから選択
された。インテル８６ファミリーのプロセッサには、イ
ンテル・コーポレーションから市販されている８０８
８、８０８６、８０２８６、８０３８６、８０４８６プ
ロセッサが含まれる。インテル８６ファミリーのプロセ
ッサのアーキテクチャは、当業者には周知であって、文
書に十分に記載されており、「８６ファミリー」の以前
のプロセッサに対するソフトウェア投資を保護する、上
位互換の命令セットを提供する。ソフトウェア適用業務
ベースを保存するプロセッサのこの上位互換性は、ＩＢ
ＭＰＣ及び以後の各種モデルの大成功に寄与した主要な
因子の１つである。

【０００５】ＩＢＭ ＰＣ及びＸＴは、ＩＢＭパーソナ
ル・コンピュータ・ラインの最初のモデルであり、イン
テル８０８８プロセッサを使用していた。ＩＢＭパーソ
ナル・コンピュータ・システムの次の重要な変更は、イ
ンテル８０２８６プロセッサを使用するＩＢＭ ＡＴで
あった。ＰＳ／２ラインの各モデルは、いくつかのイン
テル・プロセッサを使用していた。ＰＣ及びＸＴと類似
のシステムは、インテル８０８６を使用したＰＳ／２モ
デル３０の１バージョンである。ＰＳ／２モデル５０及
び６０はともにインテル８０２８６プロセッサを使用し
ていた。ＩＢＭＰＳ／２モデル８０、及びＩＢＭ ＰＳ
／２モデル７０のいくつかのバージョンでは、インテル
８０３８６プロセッサを使用し、ＩＢＭ ＰＳ／２モデ
ル７０の他のバージョンならびにＰＳ／２モデル９０
ＸＰ ４８６及びモデル９５ ＸＰ ４８６ではインテ
ル８０４８６を使用している。これらすべてのシステム
の共通点の１つは、インテル８６ファミリー・プロセッ
サの使用である。ＤＯＳやＯＳ／２など、市販されてい
る周知の様々なソフトウェア・オペレーティング・シス
テムが、インテル・プロセッサ・ファミリの様々なプロ
セッサ上で動作することができる。

【０００６】インテル８６ファミリーのプロセッサは各
種の「モード」をサポートする。インテル８６ファミリ
ーの基本モードは「実モード」である。実モードは８０
８８及び８０８６の唯一の動作モードである。実モード
は１メガバイトのアドレス空間をサポートする。８０８
８及び８０８６プロセッサには保護機構はない。８０２
８６プロセッサは、実モードと「保護モード」の両方の
動作モードをサポートする。保護モードは、「保護」と
いう言葉が意味するように、ある適用業務プログラムが
他の適用業務プログラムまたはオペレーティング・シス
テムの動作に干渉するのを防止する、保護された動作モ
ードを提供する。８０２８６は、８０８８及び８０８６
より優れた拡張されたアドレス指定能力を提供し、最大
１６メガバイトまでの直接アドレス指定が可能である。
下方互換性を維持するために、８０２８６は、実モード
で動作して８０８８または８０８６の実モードをエミュ
レートすることができる。８０３８６及び８０４８６
は、インテル８６ファミリー・アーキテクチャをさらに
拡張し、最大４ギガバイトの物理メモリをアドレス指定
できる能力を提供する。また、８０３８６及び８０４８
６は、「仮想８６」動作モードをサポートする。仮想８
６モードは、保護モード環境の全範囲で実モードの動作
特性をサポートする。この仮想８６モードは、ＤＯＳオ
ペレーティング・システムの下で走る適用業務とのきわ
めて高水準の互換性を提供するのに有用である。

【０００７】ＩＢＭのＰＳ／２モデル５０ないし９５な
どのパーソナル・コンピュータ・システムは、割込み制
御装置を利用して、割込み要求と呼ばれる非同期のハー
ドウェア事象を管理する。割込み要求とは、割込み制御
装置にシステムからのアテンションを必要としていると
告げる、ある装置からの信号である。割込み要求の理由
の１つとして、システムに使用可能なデータまたは状況
を通知することがある。システム内には、それぞれ１つ
の割込みレベルに対応する割込み信号が複数ある。複数
の装置が単一のレベルで動作しているとき、そのレベル
は共用されているという。割込み制御装置は、システム
の中央演算処理装置に電気的に接続されている。この電
気的接続によって、割込み制御装置はプロセッサに割込
み要求を通知することができる。割込み制御装置は、割
込みの優先順位付けを管理する。

【０００８】プロセッサは、割込みのレベルに基づい
て、割込み処理ルーチンを選択する。複数のハードウェ
ア装置が、ある共用割込みレベルで割込みを示すことが
できる。これらのレベルが共用されるのは、ハードウェ
ア割込みレベルが有限の資源であり、速やかに使い尽く
される可能性があるため必要だからである。したがっ
て、独自の割込みレベルを割り当てることが可能であっ
たとしても、その拡張能力の点でシステムに制限が課さ
れるので、それは好ましい方策ではない。各割込み装置
は、割込みを処理するためのソフトウェア割込み処理ル
ーチンを持っていなければならない。共用レベルで割込
みを処理する現在の諸方法は、正しいソフトウェア割込
み処理ルーチンを識別するために反復処理を必要とす
る。この非直接的な正しい割込み処理ルーチンの識別方
法は、ある共用レベルにある装置の数が増すにつれて、
効率が落ちる可能性がある。各ハードウェア割込みは、
ある特定の記憶アドレスへ制御を移させる。このアドレ
スから始まるソフトウェアが、「第１レベル」割込み処
理ルーチンの始めである。次にこの第１レベル割込み処
理ルーチンは、第２レベル割込み処理ルーチンに制御を
移し、後者がその割込みを処理する。

【０００９】割込みを処理する現在の方法は様々である
が、連鎖とポーリングの２つの基本タイプのうちの１つ
として記述することができる。連鎖法は、ポインタで連
鎖された複数のソフトウェア・ルーチンからなる。各ル
ーチンは、特定の入出力装置用に設計されている。この
方法は、特定の入出力要求を処理するのに必要なルーチ
ンがチェーンの最後にあって、所望のルーチンを探し出
すのに何度もルーチン間で制御を移転することが必要と
なる可能性があるので、システム性能に負担を与える。
その上、この方法は、ロード可能な割込み処理ルーチン
が割込みベクトルを変更できるようになり、しかも割込
みチェーンを維持するためにロード可能な割込み処理ル
ーチンに頼っているので、システムの保全性に問題が生
じる。

【００１０】共用レベルのシステムで割込みを処理する
第２の方法は、ポーリング法である。この方法では、第
１レベル割込み処理ルーチンが、問題の装置用の割込み
処理ルーチンを見つけるまで、各第２レベル割込み処理
ルーチンをポーリングする。これには、何回も制御を移
転しては戻す動作を実行することが必要である。この方
法は、過度のオーバーヘッドをもたらし、割込み応答時
間がクリティカルな分野では時間遅延を引き起こす。

【００１１】連鎖法もポーリング法も、割込みを処理す
るために何回かの制御移転シーケンスを必要とする。こ
うした制御の移転は、割込みに対する応答に要する時間
に悪影響を与え、システム性能を低下させる。共用割込
みレベルのシステムで割込みを処理する現在の方法は、
第２レベル割込み処理装置が割込みチェーンを変更でき
るためにシステムの保全性が低下し、また正しい割込み
処理ルーチンを識別するための過度の制御移転シーケン
スによってシステムの性能が低下する。どちらの方法も
共用レベルのシステム内で割込み処理ルーチンに直接ア
クセスできない。

【００１２】

【課題を解決するための手段】時間のかかる制御移転シ
ーケンスの反復の代りに、所定のテーブル中のデータを
入出力装置から検索したデータと比較することにより、
単一の正しい割込み処理ルーチンを独立に決定すること
のできる機構を使用した、コンピュータ・システムの割
込みサブシステムの性能を改善するための装置及び方法
を開示する。正しい装置を示す一致が見つかったとき、
テーブルにそのアドレスが記憶されている割込み処理ル
ーチンに制御が移転する。

【００１３】

【実施例】本発明の理解を深めるため、本発明の開示の
基礎として、図１ないし６に示す従来技術のシステムの
動作についてより詳しく説明する。

【００１４】図面、具体的には図１を参照すると、ハー
ドウェア装置が割込み要求１１０を生成し、それが割込
み制御装置１１２によって検出される。割込み制御装置
１１２は、所定の方式に従ってそれらの入力信号を管理
する。割込み制御装置１１２は、ある割込みを処理すべ
きであると判断したとき、中央演算処理装置（ＣＰＵ）
のプロセッサ１１４に合図する。割込み制御装置１１２
は、どのタイプの割込みを処理すべきかプロセッサ１１
４に知らせる。この割込みタイプは、プロセッサが検索
できる２５６個の可能な割込みアドレス・ポインタ（割
込みベクトル）１１８〜１２２のうちの１つに直接対応
するものである。次にプロセッサ１１４はこのアドレス
・ポインタを、割込み処理ルーチン１２４〜１２８の開
始アドレスを見つける手段として使用する。アドレス・
ポインタ１１８〜１２２及び割込み処理ルーチン１２４
〜１２８は、システムの記憶空間、通常はＲＡＭ１１６
にある。ＲＯＭや再プログラマブルＲＯＭなど、ＲＡＭ
以外のメモリも使用できることに留意されたい。次にプ
ロセッサ１１４は検索したアドレス・ポインタに対応す
るアドレスで見つかった割込み処理ルーチンの実行を開
始する。

【００１５】割込み処理ルーチン用のアドレス・ポイン
タの記憶は、プロセッサの現動作モードに応じて変わ
る。図２を参照すると、ＲＡＭ１１６の全システム・ア
ドレス空間内に実モード割込みベクトル空間２３０〜２
３４が示されている。実モードでは、各割込みベクトル
が４バイトの実モード・ポインタとして記憶され、合計
２５６個の割込みベクトルが使用できる。実モード・ベ
クトルは、システム・アドレス空間１１６内の１組の固
定アドレス、具体的には１６進値でアドレス０から３Ｆ
Ｆまでにある。割込み制御装置１１２は、ある割込み要
求をこの２５６項目のベクトル・テーブル２３０〜２３
４にインデックスするある値を含んでいる。

【００１６】次に図３を参照すると、保護モードで動作
するとき、プロセッサ１１４は、割込み記述子テーブル
（ＩＤＴ）基底値２４２とＩＤＴ限界値２４４を含んで
いる。これらの値を用いると、割込みベクトル２４８〜
２５４（保護モードでは「ゲート」と呼ばれる）を、実
モードの固定位置ではなく、ＲＡＭ１１６のシステム・
アドレス空間のどこかに置くことができる。保護モード
割込み処理ルーチン・アドレス・ポインタ２４８〜２５
４は通常ＲＡＭ１１６に記憶される。

【００１７】複数のハードウェア装置が、ある共用割込
みレベルで割込みを示すことができる。これらのレベル
が共用されるのは、ハードウェア割込みレベルが有限の
資源であり、速やかに使い尽くされる可能性があるため
必要だからである。各割込み装置は、割込みを処理する
ためのソフトウェア割込み処理ルーチンを持っていなけ
ればならない。共用レベルで割込みを処理する現在の諸
方法は、正しいソフトウェア割込み処理ルーチンを識別
するために反復処理を必要とする。この非直接的な正し
い割込み処理ルーチンの識別方法は、ある共用レベルに
ある装置の数が増すにつれて、効率が落ちる可能性があ
る。各ハードウェア割込みは、ある特定の記憶アドレス
へ制御を移させる。このアドレスから始まるソフトウェ
アが、「第１レベル」割込み処理ルーチンの始めであ
る。

【００１８】割込みを処理する現在の方法は様々である
が、連鎖とポーリングの２つの基本タイプのうちの１つ
として記述することができる。次に図４を参照すると、
割込み連鎖とは、ＲＡＭ１１６中の割込み処理ルーチン
・ポインタ３００が、割込み処理ルーチン３０４、３０
８、３１２の始めを指すというものである。割込みが検
出されると、そのチェーンの先頭にある割込み処理ルー
チンＣ３０４に制御が移る。割込み処理ルーチンが、割
込みを起こしたのはその装置ではなかったと判定した場
合、次の割込みベクトル（記憶アドレス・ポインタ３０
６）が指す割込み処理ルーチンＢ３０８に制御が移る。
同様にして、割込み処理ルーチンＢ３０８は、割込みベ
クトル３１０を介して割込み処理ルーチンＡ３１２をア
ドレスすることになる。当該の処理ルーチンがチェーン
の末尾にある割込み処理ルーチン３１２であった場合
は、その割込みを処理するためにそのチェーン中のあら
ゆる処理ルーチンが実行されることになる。ここでは例
示のため３つの割込み処理ルーチンしか示さなかった
が、このプロセスは任意の深さにネストされることが可
能であり、この方法は、ロード可能な割込み処理ルーチ
ンが割込みベクトルを変更できるようになり、しかも割
込みチェーンを維持するためにロード可能な割込み処理
ルーチンに頼っているので、システムの保全性に問題が
生じる。

【００１９】次に図５を参照すると、ＲＡＭ１１６内の
割込み処理ルーチン・ポインタ３３２が指す第１レベル
割込み処理ルーチン３２４は、対応する処理ルーチンが
識別されるまで、やはりＲＡＭ１１６内にあるいくつか
の第２レベル割込み処理ルーチン３３６〜３４０をポー
リングすることができる。これには、何回も制御を移転
しては戻す動作を実行することが必要である。この方法
は、過度のオーバーヘッドをもたらし、割込み応答時間
がクリティカルな分野では時間遅延を引き起こす。

【００２０】以上のことからわかるように、連鎖法もポ
ーリング法も、割込みを処理するために何回かの制御移
転シーケンスを必要とする。

【００２１】次に図面、具体的には図６を参照すると、
本発明を適用できるパーソナル・コンピュータ・システ
ム４１０が示されている。図示されているように、パー
ソナル・コンピュータ・システム４１０は、相互接続さ
れたいくつかの構成要素を含む。より具体的には、シス
テム装置４１２が、任意選択の表示装置４１４（通常の
ビデオ・ディスプレイなど）に結合され、それを駆動す
ることができる。また、システム装置４１２は、任意選
択としてキーボード４１６やマウス４１８などの入力装
置に結合することができる。また、プリンタ４２０など
任意選択の出力装置もシステム装置４１２に接続するこ
とができる。最後に、システム装置４１２は、ディスケ
ット・ドライブ４２２など１つまたは複数の大容量記憶
装置を含むことができる。

【００２２】以下に説明するように、システム装置４１
２は、キーボード４１６、マウス４１８、ローカル・エ
リア・ネットワーク・インターフェースなどの入力装置
に応答する。さらに、ディスケット・ドライブ４２２、
表示装置４１４、プリンタ４２０、ローカル・エリア・
ネットワーク通信システムなどの入出力装置が、周知の
方式でシステム装置４１２に接続されている。もちろ
ん、当業者なら知っているように、その他の通常の構成
要素もシステム装置４１２に接続してそれと対話するこ
とができる。本発明によれば、コンピュータ・システム
４１０は、ランダム・アクセス・メモリ（ＲＡＭ）１１
６、５６０〜５６４、読取り専用メモリ（ＲＯＭ）５８
６、及び複数の入出力装置４１４、４１６、４１８、４
２０、４２２に相互接続されたプロセッサ１１４を含
む。

【００２３】通常の使用では、パーソナル・コンピュー
タ・システム４１０は、サーバとしての小グループのユ
ーザにまたは単一のユーザに独立の計算能力を与えるよ
うに設計され、個人または小企業が購入できるように安
価な価格になっている。動作に当っては、プロセッサ１
１４は、ＩＢＭのＯＳ／２オペレーティング・システム
やＤＯＳなどのオペレーティング・システムの下で動作
する。このタイプのオペレーティング・システムは、入
出力装置とオペレーティング・システムの間にＢＩＯＳ
インターフェースを含む。ＢＩＯＳは、引用によって本
明細書に合体される "IBM Personal System/2 and Pers
onal Computer BIOS Interface Technical Reference",
1988 に明確に記載されている。ＢＩＯＳは、マザーボ
ードまたはプレーナ・ボード上のＲＯＭに最初に記憶す
ることができ、ＰＯＳＴと呼ばれる電源投入時自己試験
セクションに診断ルーチンを含んでいる。

【００２４】図７を参照すると、本発明によるプレーナ
・ボード５０８の様々な構成要素を示す、システム装置
４１２中のプレーナ・ボード５０８の構成図が示されて
いる。さらに図５は、パーソナル・コンピュータ・シス
テム４１０の入出力スロット４４６及びその他のハード
ウェアへのプレーナ・ボード５０８の接続を示す。プレ
ーナ・ボード５０８には、プロセッサ１１４が接続され
ている。プロセッサ１１４は、高速ＣＰＵローカル・バ
ス５２４によってバス制御式タイミング装置５３８の制
御下でメモリ制御ユニット５５０に接続されている。メ
モリ制御ユニット５５０はさらに揮発性ランダム・アク
セス・メモリ（ＲＡＭ）１１６に接続されている。任意
の適当なプロセッサ１１４が使用できるが、１つの好適
なプロセッサはインテル８０３８６である。

【００２５】（データ、アドレス及び制御構成要素を含
む）ＣＰＵローカル・バス５２４は、プロセッサ１１
４、任意選択の演算用コプロセッサ５２７、キャッシュ
制御装置５２８及びキャッシュ・メモリ５３０の接続を
行う。またＣＰＵローカル・バス５２４上にはシステム
・バッファ５３２も結合されている。システム・バッフ
ァ５３２はそれ自体（ＣＰＵローカル・バスに比べて）
低速のシステム・バス５３４に接続されている。このシ
ステム・バスもアドレス、データ及び制御構成要素を含
む。システム・バス５３４は、システム・バッファ５３
２と入出力バッファ５３６の間に延びる。システム・バ
ス５３４はさらにバス制御／タイミング装置５３８及び
ＤＭＡユニット５４０に接続されている。ＤＭＡユニッ
ト５４０は、中央調停装置５４８とＤＭＡ制御装置５４
１からなる。入出力バッファ５３６は、システム・バス
５３４と、マイクロ・チャネル・バス５４４などの任意
選択の機能バスの間のインターフェースを提供する。マ
イクロ・チャネル・バス５４４には、マイクロ・チャネ
ル・アダプタ・カード（図示せず）を受けるための複数
の入出力スロット５４６が接続されている。入出力スロ
ット５４６はさらに入出力装置またはメモリに接続する
こともできる。調停制御バス５４２は、ＤＭＡ制御装置
５４１及び中央調停装置５４８を入出力スロット５４６
及びディスケット・アダプタ５８２に結合する。システ
ム・バス５３４には、メモリ制御ユニット５５０も接続
されている。メモリ制御ユニッ５５０は、メモリ制御装
置５５２、アドレス・マルチプレクサ５５４、及びデー
タ・バッファ５５６からなる。メモリ制御ユニット５５
０は、さらにＲＡＭモジュール１１６で表されているラ
ンダム・アクセス・メモリに接続されている。メモリ制
御装置５５２は、アドレスをプロセッサ１１４に、また
プロセッサ１１４からＲＡＭ１１６の特定の領域にマッ
プする論理機構を含む。パーソナル・コンピュータ・シ
ステム４１０は１メガバイトの基本ＲＡＭモジュールで
示されているが、図７で任意選択のメモリ・モジュール
５６０〜５６４によって表されるように、追加のメモリ
を相互接続できることを理解されたい。

【００２６】システム・バス５３４とプレーナ入出力バ
ス５６８の間にラッチ・バッファ５６６が結合されてい
る。プレーナ入出力バス５６８は、アドレス、データ、
及び制御構成要素を含む。プレーナ入出力バス５６８に
沿って、ディスプレイ・アダプタ５７０（これは任意選
択の表示装置４１４を駆動するために使用される）、ク
ロック５７２、不揮発性ＲＡＭ５７４、割込み制御装置
１１２（以下ではプログラマブル割込み制御装置または
ＰＩＣと称することもある）、ＲＳ２３２アダプタ５７
６、並列アダプタ５７８、複数のタイマ５８０、ディス
ケット・アダプタ５８２、ＰＣキーボード／マウス制御
装置５８４、読取り専用メモリ（ＲＯＭ）５８６など各
種の入出力アダプタ及びその他の周辺構成要素が結合さ
れている。ＲＯＭ５８６はＢＩＯＳを格納している。こ
のＢＩＯＳはさらに、パーソナル・コンピュータ・シス
テム４１０の主要構成要素を試験するために使用される
ＰＯＳＴを含んでいる。

【００２７】クロック５７２は時刻計算に使用される。
不揮発性ＲＡＭ５７４は、システム構成データを記憶す
るために使用される。すなわち、不揮発性ＲＡＭ５７４
は、システムの現在の構成を記述する値を格納する。た
とえば、不揮発性ＲＡＭ５７４は、固定ディスクまたは
ディスケットの容量、表示装置のタイプ、メモリの量な
どを記述する情報を含む。さらに、これらのデータは、
特別の構成プログラムが実行されたときに不揮発性ＲＡ
Ｍ５７４に記憶される。この構成プログラムの目的は、
このシステムの構成を特徴づける値を不揮発性ＲＡＭ５
７４に記憶することである。これらの値は、システムの
電源が切れるときセーブされる。

【００２８】キーボード／マウス制御装置５８４には、
ポートＡ及びＢが接続されている。これらのポートは、
ＰＣキーボード及びマウスをＰＣシステムに接続するた
めに使用される。ＲＳ２３２アダプタ装置５７６には、
ＲＳ２３２コネクタが結合されている。モデムなど任意
選択の装置を、このコネクタを介してシステムに結合す
ることができる。

【００２９】以下で図８、図９、図１０、及び図１１を
具体的に参照して本発明を説明するが、以下の説明の最
初に、本発明による方法は、様々なプログラム構造で使
用できることが企図されていることを理解されたい。

【００３０】ここに述べる方法は、装置レベルの割込み
処理ルーチンを選択する責任を、ルータとして働く第１
レベル割込み処理ルーチンに委ねるものである。割込み
処理ルーチンが、割込みの後、呼び込まれる前に何らか
の迂回なしに（すなわち、正しい割込み処理ルーチンを
見つけるために他の１つまたは複数の割込み処理ルーチ
ンを実行する必要なしに）直接呼び込まれる場合、これ
を第１レベル割込み処理ルーチンという。このルータ
は、テーブルに記憶されている情報によって判定する１
組の簡単なテストを行い、どこに制御を移すべきかを決
定する。ルータは、割込み源を決定し、正しい（第２レ
ベル）装置割込み処理ルーチンに制御を直接移す。割込
み処理ルーチンが、第１レベル割込み処理ルーチンの直
後に呼び込まれる場合、これを第２レベル割込み処理ル
ーチンという。すなわち、その前に１つの迂回レベルが
ある割込み処理ルーチンである。

【００３１】次に図８を参照すると、装置が割込み６０
０を発行する。割込みは割込み制御装置１１２で処理さ
れ、割込み制御装置１１２はこの情報をプロセッサ１１
４に中継する。プロセッサ１１４は次にその割込み処理
ルーチンを指すアドレス・ポインタ６０２を検索し、ア
ドレス・ポインタ６０２が示す命令６０４に実行を移
す。第１レベル割込み処理ルーチンは次に「割込み装置
経路指定テーブル」６０６（ＩＤＲＴ）を参照し、割込
み装置がそのテーブルに登録されているかどうか判定す
る。このＩＤＲＴ６０６については、後で図１０と図１
１を参照して詳しく論じる。装置がテーブルに登録され
ていない場合は、既存の方法６０８に制御が戻る。した
がって、サポートされる装置は直接適切な割込み処理ル
ーチンを選択することができ、サポートされない装置は
連鎖またはポーリングを使って互換性を維持することが
できる。装置が登録されている場合、対応する装置処理
ルーチン６１０に制御が移転する。

【００３２】次に図９を参照すると、割込みプロセスの
詳細な図が示されている。特定の割込みレベルで動作す
るハードウェア装置７２０〜７２４はシステムに割込み
要求を提示することができる。割込み制御装置１１２は
割込み要求を調整し、その事象を優先順位方式に従って
プロセッサ１１４に提示する。次いで、プロセッサ１１
４は、システム・メモリ１１６に記憶されているベクト
ル・テーブルからこの割込み要求に対する対応する割込
みベクトル７２８を得る。割込みベクトル７２８が指す
第１レベル割込み処理ルーチン７３４に制御が移転す
る。この第１レベル割込み処理ルーチン７３４は、ＩＤ
ＲＴ７３５に格納されている情報によって割込みの発生
源を決定し、正しい装置処理ルーチンである７３６〜７
４０のうちの１つに制御を移す。次いで装置処理ルーチ
ンがそのハードウェア装置にサービスする。第１レベル
割込み処理ルーチン（ルータ）７３４から対応する装置
処理ルーチンへの制御の移転は直接行われ、潜在的処理
ルーチンの連鎖やポーリングは実行されない。

【００３３】次に図１０を参照すると、ＩＤＲＴ７３５
のフォーマットが示されている。サポートされる各装置
はこのテーブルにエントリをもつことになる。このテー
ブルはシステム起動時に初期設定することができ、また
システム動作時に動的にエントリを作成することもでき
る。ＩＤＲＴ７３５を初期設定する方法の１つは、オペ
レーティング・システムが装置ドライバをロードしてい
る段階で行うことである。装置ドライバの初期設定中に
割込み処理ルーチンがメモリにロードされる。装置ドラ
イバの初期設定部分が、オペレーティング・システム・
サービス・コールに割込み処理ルーチンの存在を登録さ
せる。この割込み処理ルーチンの登録には、装置ドライ
バ初期設定ルーチンによってオペレーティング・システ
ム処理ルーチンに渡されたパラメータに基づいてテーブ
ル・エントリを作成することが含まれる。その結果、Ｉ
ＤＲＴ７３５は初期設定終了時には、システムに接続さ
れた入出力装置に関係する所定のテーブル・データを含
んでいることになる。割込みが発生したとき、対応する
第１レベル割込み処理ルーチンが図１０のテーブルを参
照して、装置入出力アドレスを得る。このアドレスを照
会することにより、入出力装置の割込み状況を得ること
ができる。この入出力アドレスの値が、入出力マスク情
報と論理的に結合される。その結果得られる値がテスト
値と比較され、一致した場合は、処理ルーチン・アドレ
スに制御が渡される。装置アドレスは入出力マップまた
はメモリ・マップすることができ、また処理ルーチン・
アドレスは物理アドレスでもオフセットでもポインタで
もよいことに留意されたい。アドレス指定の機構は実施
態様によって変わる。制御フィールドを使って、それだ
けに限定されるものではないが、例えばデータ値及び入
出力マスク上で実行される論理操作のタイプや処理ルー
チン・アドレス・フィールドにあるアドレスのタイプな
ど、様々なオプションを指定することができる。

【００３４】ある実施態様は、各ハードウェア割込みレ
ベルごとに１つの第１レベル割込み処理ルーチンをもつ
可能性が高くなるはずである。１つの第１レベル割込み
処理ルーチンだけを使えばオーバーヘッドは増大する
が、それでも実施はできる。各ハードウェア割込みレベ
ルごとに別々の第１レベル割込み処理ルーチンを設ける
と、各レベルごとに別々のテーブルを維持できることに
なる。ある実施態様で１つのテーブルを使う場合、各第
１レベル割込み処理ルーチンがそのエントリを求めてテ
ーブルを検索することができ、あるいは対応するエント
リに直接アクセスするためテーブルを指すポインタを維
持することができることになる。

【００３５】一例として、図１１はハードウェア割込み
レベル４に２台の装置を示している。第１レベル割込み
処理ルーチンは、入出力アドレス１０００Ｈ（Ｈは１６
進数を示す）にある入出力データを得、その値を０００
００００１ｂ（ｂは２進数を示す）の入出力マスクでマ
スクする。この値が次に１のテスト値と比較される。一
致した場合は、処理ルーチン・アドレス、この場合は
「ポインタａ」に制御が移る。入出力装置アドレス１０
００Ｈから得られたデータが一致しなかった場合は、入
出力装置アドレス２０００Ｈからのデータを使ってこの
プロセスが繰り返される。

【００３６】テーブル中のエントリの順序によって、そ
のレベル内の相対的優先順位が決まることに留意された
い。ハードウェア割込み制御装置はなお、個々のレベル
用のそれ自体の優先順位機構を維持している。

【００３７】第１レベル割込み処理ルーチンがテーブル
・エントリを使い果してしまったが、その割込みがまだ
処理されていない場合は、その割込みの処理を試みて既
存の方式を働かせることができる。図１１の最後のエン
トリを参照のこと。この方式は、最後のエントリをデフ
ォルト割込み処理ルーチンとする割込みチェーンでもよ
い。デフォルト割込み処理ルーチンは、サービスを受け
られない場合、その割込みレベルをマスクオフする。そ
のレベルをマスクオフすると、その後の割込みによって
システムが故障することが防止される。

【図面の簡単な説明】

【図１】非共用割込みベクトルの割込み処理を示す図で
ある。

【図２】実モードの割込みベクトル・テーブルを示す図
である。

【図３】保護モードの割込みベクトル・テーブルを示す
図である。

【図４】割込み処理ルーチンの連鎖を示す図である。

【図５】割込み処理ルーチンのポーリングを示す図であ
る。

【図６】典型的なコンピュータ・システムを示す図であ
る。

【図７】図６に示したコンピュータ・システム内のプレ
ーナ・ボードの構成図である。

【図８】本発明で使用する方法を示す流れ図である。

【図９】本発明で使用するハードウェアとソフトウェア
の関係を示す構成図である。

【図１０】本発明で使用する装置経路指定テーブル中の
データのフォーマットを示す図である。

【図１１】本発明で使用する装置経路指定テーブル中の
サンプル・データを示す図である。

【符号の説明】

１１２ 割込み制御装置 １１４ プロセッサ １１６ システム・メモリ ６００ 割込み ６０２ アドレス・ポインタ ６０４ 命令 ６０６ 割込み装置経路指定テーブル（ＩＤＲＴ） ６０８ 方法

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・ダレル・リード アメリカ合衆国33435、フロリダ州ボイ ントン・ビーチ、ミッション・ヒル・ロ ード 600番地 (56)参考文献 特開 昭61−196336（ＪＰ，Ａ) 特開 昭51−27745（ＪＰ，Ａ) 特開 昭63−296140（ＪＰ，Ａ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】共用割込みレベル式システム内で割込み処
   理プログラムを直接選択するための装置であって、 （ａ）入出力装置と、 （ｂ）上記入出力装置に接続され、上記の各入出力装置
   からの割込み信号を受信する手段、レベルに応じて割込
   み信号に優先順位をつける手段、及び上記の優先順位を
   つけた割込み信号を出力する手段とを備える割込み制御
   装置と、 （ｃ）上記割込み制御装置から出力された上記優先順位
   をつけた割込み信号を受け取る手段を備えるプロセッサ
   と、 （ｄ）各入出力装置の割込み状況を決定する手段と、 （ｅ）各入出力装置に関連する装置識別データ及び割込
   み処理プログラムのアドレスを含む複数の要素を有する
   テーブルを保持するための記憶手段と、 （ｆ）各要素に関連する入出力装置の割込み状況と上記
   テーブル内の上記装置識別データとを比較し、該割込み
   状況と上記装置識別データが一致したと比較手段が指示
   するときに、上記入出力装置に関連する上記要素中でア
   ドレス指定された割込み処理プログラムを直接選択する
   ための比較及び選択手段と、 （ｇ）上記テーブルの末尾にあり、連鎖割込み処理プロ
   グラムのアドレスを有し、どの入出力装置割込み状況と
   も一致しない装置識別データを含む最終要素と、 （ｈ）上記テーブルのエントリをもたない入出力装置が
   割込みを提示したときに、上記連鎖割込み処理プログラ
   ムを選択する手段とを備え、 サポートされる入出力装置用の割込み処理プログラムに
   は直接アクセスすることができ、サポートされない入出
   力装置用の割込み処理プログラムには割込み連鎖を介し
   てアクセスすることができる、入出力装置割込みが直接
   選択された割込み処理プログラムによって処理されるよ
   うにした装置。
2. 【請求項２】共用割込みレベル式システム内で割込み処
   理プログラムを直接選択するための装置であって、 （ａ）入出力装置と、 （ｂ）上記入出力装置に接続され、上記の各入出力装置
   からの割込み信号を受信する手段、レベルに応じて割込
   み信号に優先順位をつける手段、及び上記の優先順位を
   つけた割込み信号を出力する手段とを備える割込み制御
   装置と、 （ｃ）上記割込み制御装置から出力された上記優先順位
   をつけた割込み信号を受け取る手段を備えるプロセッサ
   と、 （ｄ）各入出力装置の割込み状況を決定する手段と、 （ｅ）各入出力装置に関連する装置識別データ及び割込
   み処理プログラムのアドレスを含む複数の要素を有する
   テーブルを保持するための記憶手段と、 （ｆ）各要素に関連する入出力装置の割込み状況と上記
   テーブル内の上記装置識別データとを比較し、該割込み
   状況と上記装置識別データが一致したと比較手段が指示
   するときに、上記入出力装置に関連する上記要素中でア
   ドレス指定された割込み処理プログラムを直接選択する
   ための比較及び選択手段と、 （ｇ）上記テーブルの末尾にあり、ポーリング割込み処
   理プログラムのアドレスを有し、どの入出力装置割込み
   状況とも一致しない装置識別データを含む最終要素と、 （ｈ）上記テーブルのエントリをもたない入出力装置が
   割込みを提示したときに、上記ポーリング割込み処理プ
   ログラムを選択する手段とを備え、 サポートされる入出力装置用の割込み処理プログラムに
   は直接アクセスすることができ、サポートされない入出
   力装置用の割込み処理プログラムには割込みポーリング
   を介してアクセスすることができる、入出力装置割込み
   が直接選択された割込み処理プログラムによって処理さ
   れるようにした装置。
3. 【請求項３】共用割込みレベル式システム内で割込み処
   理プログラムを直接選択するための方法であって、 （ａ）少なくとも１個の入出力装置から割込み信号と割
   込み状況を受け取るステップと、 （ｂ）割込みレベルに応じて割込み信号に優先順位をつ
   けるステップと、 （ｃ）各入出力装置に関連する装置識別データ及び割込
   み処理プログラムのアドレスを含む複数の要素を有する
   テーブルを記憶するステップと、 （ｄ）各要素に関連する入出力装置の割込み状況と上記
   テーブル内の上記装置識別データとを比較し、該割込み
   状況と上記装置識別データが一致したと比較手段が指示
   するとき、上記入出力装置に関連する上記要素中でアド
   レス指定された割込み処理プログラムを直接選択するた
   めの比較及び選択するステップと （ｅ）上記テーブルの末尾にあり、連鎖割込み処理プロ
   グラムのアドレスを有し、どの入出力装置割込み状況と
   も一致しない装置識別データを上記テーブルに含める最
   終要素を含めるステップと、 （ｆ）上記テーブルのエントリをもたない入出力装置が
   割込みを提示したときに、上記連鎖割込み処理プログラ
   ムを選択するステップとを含み、 サポートされる入出力装置用の割込み処理プログラムに
   は直接アクセスすることができ、サポートされない入出
   力装置用の割込み処理プログラムには割込み連鎖を介し
   てアクセスすることができる、入出力装置割込みが直接
   選択された割込み処理プログラムによって処理される方
   法。
4. 【請求項４】共用割込みレベル式システム内で割込み処
   理プログラムを直接選択するための方法であって、 （ａ）少なくとも１個の入出力装置から割込み信号と割
   込み状況を受け取るステップと、 （ｂ）割込みレベルに応じて割込み信号に優先順位をつ
   けるステップと、 （ｃ）各入出力装置に関連する装置識別データ及び割込
   み処理プログラムのアドレスを含む複数の要素を有する
   テーブルを記憶するステップと、 （ｄ）各要素に関連する入出力装置の割込み状況と上記
   テーブル内の上記装置識別データとを比較し、該割込み
   状況と上記装置識別データが一致したと比較手段が指示
   するとき、上記入出力装置に関連する上記要素中でアド
   レス指定された割込み処理プログラムを直接選択するた
   めの比較及び選択するステップと （ｅ）上記テーブルの末尾にあり、ポーリング割込み処
   理プログラムのアドレスを有し、どの入出力装置割込み
   状況とも一致しない装置識別データを含む最終要素を上
   記テーブルに含めるステップと、 （ｆ）上記テーブルのエントリをもたない入出力装置が
   割込みを提示したときに、上記ポーリング割込み処理プ
   ログラムを選択するステップとを含み、 サポートされる入出力装置用の割込み処理プログラムに
   は直接アクセスすることができ、サポートされない入出
   力装置用の割込み処理プログラムには割込みポーリング
   を介してアクセスすることができる、入出力装置割込み
   が直接選択された割込み処理プログラムによって処理さ
   れる方法。