JP2008176360A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステム Download PDFInfo
- Publication number
- JP2008176360A JP2008176360A JP2007006621A JP2007006621A JP2008176360A JP 2008176360 A JP2008176360 A JP 2008176360A JP 2007006621 A JP2007006621 A JP 2007006621A JP 2007006621 A JP2007006621 A JP 2007006621A JP 2008176360 A JP2008176360 A JP 2008176360A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processor
- factor
- request
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
【解決手段】割り込みコントローラ5は、複数の割り込み要因で共用される割り込み要求IRQ1が通知されると当該割り込み要求IRQ1を出力する。割り込みコントローラ5が出力する割り込み要求IRQ1は、プロセッサ1,2のいずれか一つに受け付けられる。割り込み要求IRQ1を受け付けたプロセッサは、自身が処理すべき割り込み要因が発生しているかどうかを判定し、当該割り込み要因が発生している場合には割り込み処理を実行し、当該割り込み要因が発生していない場合には、割り込み要求IRQ1を共用する複数の割り込み要因のうち他の割り込み要因を処理する他のプロセッサに対して割り込み要求IRQ1の発生を通知する。
【選択図】図1
Description
図1は本発明の実施の形態1に係るマルチプロセッサシステムの構成を示すブロック図である。図1に示されるように、本実施の形態1に係るマルチプロセッサシステムは、それぞれが割り込み機能を有する複数のプロセッサ1〜3と、プロセッサ1〜3に対して割り込み要求を通知する割り込みコントローラ5と、割り込み情報記憶部6と、複数のIO装置11〜13とを備えている。
上述の実施の形態1に係るマルチプロセッサシステムでは、割り込みコントローラ5は割り込み要求IRQ1をプロセッサ1,2の両方に出力し、当該プロセッサ1,2のうち割り込みコントローラ5内の割り込みステータス情報を先にクリアした方が割り込み要求IRQ1を受け付けている。したがって、プロセッサ1,2の動作状況によって割り込み要求IRQ1を受け付けるプロセッサは変化することになる。そのため、割り込み優先度が高い割り込み要因の発生に対する応答が遅くなることがある。
図6は本発明の実施の形態3に係るマルチプロセッサシステムの構成を示すブロック図である。図6に示されるように、本実施の形態3に係るマルチプロセッサシステムは、上述の実施の形態1に係るマルチプロセッサシステムにおいて、プロセッサ優先度記憶部7をさらに設けて、プロセッサ1,2の動作を変更したものである。以下では、実施の形態1に係るマルチプロセッサシステムとの相違点を中心に、本実施の形態3に係るマルチプロセッサシステムを説明する。
図9は本発明の実施の形態4に係るマルチプロセッサシステムの構成を示す図である。本実施の形態4に係るマルチプロセッサシステムは、上述の実施の形態2に係るマルチプロセッサシステムにおいて、基本的には、IO装置14をさらに設けて、プロセッサ1〜3の動作を変更したものである。以下では、実施の形態2に係るマルチプロセッサシステムとの相違点を中心に、本実施の形態4に係るマルチプロセッサシステムを説明する。
図12は本発明の実施の形態5に係るマルチプロセッサシステムの構成を示す図である。本実施の形態5に係るマルチプロセッサシステムは、上述の実施の形態3に係るマルチプロセッサシステムにおいて、基本的には、上述のIO装置14をさらに設けて、プロセッサ1〜3の動作を変更したものである。以下では、実施の形態3に係るマルチプロセッサシステムとの相違点を中心に、本実施の形態5に係るマルチプロセッサシステムを説明する。
Claims (8)
- 複数のプロセッサと、
複数の割り込み要因で共用される割り込み要求が通知されると、当該割り込み要求を出力する割り込みコントローラと
を備え、
前記割り込みコントローラから出力される前記割り込み要求は、前記複数のプロセッサのいずれか一つに受け付けられ、
前記割り込み要求を受け付けた前記プロセッサは、自身が処理すべき前記割り込み要因が発生しているかどうかを判定し、当該割り込み要因が発生している場合には当該割り込み要因に応じた割り込み処理を実行し、当該割り込み要因が発生していない場合には、他の前記割り込み要因を処理する他の前記プロセッサに対して前記割り込み要求の発生を通知する、マルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムであって、
前記複数の割り込み要因のそれぞれには、処理の優先度を示す割り込み優先度が割り当てられており、
前記複数の割り込み要因のうち前記割り込み優先度が最も高い割り込み要因を処理する前記プロセッサが、前記割り込みコントローラから出力される前記割り込み要求を受け付ける、マルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムであって、
前記複数のプロセッサのそれぞれには、割り込み処理を実行させる優先度を示すプロセッサ優先度が割り当てられており、
前記複数の割り込み要因を処理する前記プロセッサのうち前記プロセッサ優先度が最も高いプロセッサが、前記割り込みコントローラから出力される前記割り込み要求を受け付ける、マルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムであって、
前記複数の割り込み要因のそれぞれには、処理の優先度を示す割り込み優先度が割り当てられており、
前記割り込み要求を受け付けた前記プロセッサは、自身が処理すべき前記割り込み要因が発生していない場合には、他の前記割り込み要因のうち前記割り込み優先度が最も高い割り込み要因を処理する前記プロセッサに対して前記割り込み要求の発生を通知する、マルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムであって、
前記複数のプロセッサのそれぞれには、割り込み処理を実行させる優先度を示すプロセッサ優先度が割り当てられており、
前記割り込み要求を受け付けた前記プロセッサは、自身が処理すべき前記割り込み要因が発生していない場合には、他の前記割り込み要因を処理する他の前記プロセッサのうち前記プロセッサ優先度が最も高いプロセッサに対して前記割り込み要求の発生を通知する、マルチプロセッサシステム。 - 請求項2に記載のマルチプロセッサシステムであって、
前記割り込み要求を受け付けた前記プロセッサは、自身が処理すべき前記割り込み要因が発生していない場合には、他の前記割り込み要因のうち前記割り込み優先度が最も高い割り込み要因を処理する前記プロセッサに対して前記割り込み要求の発生を通知する、マルチプロセッサシステム。 - 請求項3に記載のマルチプロセッサシステムであって、
前記割り込み要求を受け付けた前記プロセッサは、自身が処理すべき前記割り込み要因が発生していない場合には、他の前記割り込み要因を処理する他の前記プロセッサのうち前記プロセッサ優先度が最も高いプロセッサに対して前記割り込み要求の発生を通知する、マルチプロセッサシステム。 - 複数のプロセッサと、
複数の割り込み要因で割り込み要求が通知されると、当該割り込み要求を出力する割り込みコントローラと
を備え、
前記割り込みコントローラから出力される前記割り込み要求は、前記複数のプロセッサのいずれか一つに受け付けられ、
前記割り込み要求を受け付けた前記プロセッサは、自身が処理すべき前記割り込み要因が発生しているかどうかを判定し、当該割り込み要因が発生している場合には当該割り込み要因に応じた割り込み処理を実行し、当該割り込み要因が発生していない場合には、他の前記プロセッサに対して前記割り込み要求の発生を通知する、マルチプロセッサシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007006621A JP2008176360A (ja) | 2007-01-16 | 2007-01-16 | マルチプロセッサシステム |
US12/007,838 US7805555B2 (en) | 2007-01-16 | 2008-01-16 | Multiprocessor system |
US12/872,423 US8051234B2 (en) | 2007-01-16 | 2010-08-31 | Multiprocessor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007006621A JP2008176360A (ja) | 2007-01-16 | 2007-01-16 | マルチプロセッサシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008176360A true JP2008176360A (ja) | 2008-07-31 |
JP2008176360A5 JP2008176360A5 (ja) | 2010-02-25 |
Family
ID=39618635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007006621A Pending JP2008176360A (ja) | 2007-01-16 | 2007-01-16 | マルチプロセッサシステム |
Country Status (2)
Country | Link |
---|---|
US (2) | US7805555B2 (ja) |
JP (1) | JP2008176360A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102540A (ja) * | 2008-10-24 | 2010-05-06 | Fujitsu Microelectronics Ltd | マルチプロセッサシステムlsi |
JP2010250821A (ja) * | 2009-04-15 | 2010-11-04 | Asml Netherlands Bv | リソグラフィ装置、制御システム、マルチコアプロセッサ、およびマルチコアプロセッサにおいてタスクを開始する方法 |
JP2012003478A (ja) * | 2010-06-16 | 2012-01-05 | Mitsubishi Electric Corp | 割込み制御装置 |
US9298251B2 (en) | 2012-01-30 | 2016-03-29 | Samsung Electronics Co., Ltd. | Methods of spreading plurality of interrupts, interrupt request signal spreader circuits, and systems-on-chips having the same |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2075696A3 (en) * | 2007-05-10 | 2010-01-27 | Texas Instruments Incorporated | Interrupt- related circuits, systems and processes |
US7707344B2 (en) * | 2008-01-29 | 2010-04-27 | International Business Machines Corporation | Interrupt mitigation on multiple network adapters |
US8024504B2 (en) * | 2008-06-26 | 2011-09-20 | Microsoft Corporation | Processor interrupt determination |
KR20110097447A (ko) * | 2010-02-25 | 2011-08-31 | 삼성전자주식회사 | 인터럽트 프록시 기능을 구비한 시스템 온 칩 및 그에 따른 인터럽트 프록시 처리방법 |
JP5512383B2 (ja) * | 2010-05-12 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 計算機システム |
US8601194B2 (en) * | 2011-02-08 | 2013-12-03 | Red Hat Israel, Ltd. | On-demand interrupt vector allocation based on activity detection |
EP2875437A1 (en) * | 2012-07-17 | 2015-05-27 | Siemens Aktiengesellschaft | Device and method for interrupt coalescing |
US9424212B2 (en) * | 2013-06-13 | 2016-08-23 | Microsoft Technology Licensing, Llc | Operating system-managed interrupt steering in multiprocessor systems |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160656A (ja) * | 1993-12-13 | 1995-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 外部割込み制御方法 |
JPH1124948A (ja) * | 1997-06-27 | 1999-01-29 | Fujitsu Ltd | マルチプロセッサシステムの割込み制御方式および装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4768149A (en) * | 1985-08-29 | 1988-08-30 | International Business Machines Corporation | System for managing a plurality of shared interrupt handlers in a linked-list data structure |
JP2855298B2 (ja) * | 1990-12-21 | 1999-02-10 | インテル・コーポレーション | 割込み要求の仲裁方法およびマルチプロセッサシステム |
US5410710A (en) * | 1990-12-21 | 1995-04-25 | Intel Corporation | Multiprocessor programmable interrupt controller system adapted to functional redundancy checking processor systems |
JPH04318654A (ja) * | 1991-02-13 | 1992-11-10 | Hewlett Packard Co <Hp> | マイクロプロセッサへの割り込みのリダイレクションシステム |
JPH05324569A (ja) | 1992-05-21 | 1993-12-07 | Mitsubishi Electric Corp | 割り込み制御方式 |
US5675807A (en) * | 1992-12-17 | 1997-10-07 | Tandem Computers Incorporated | Interrupt message delivery identified by storage location of received interrupt data |
JPH0836498A (ja) | 1994-07-25 | 1996-02-06 | Nec Software Ltd | マルチプロセッサシステム |
US5940610A (en) * | 1995-10-05 | 1999-08-17 | Brooktree Corporation | Using prioritized interrupt callback routines to process different types of multimedia information |
JP3059098B2 (ja) | 1996-01-31 | 2000-07-04 | 株式会社東芝 | マルチプロセッサシステム |
US5905897A (en) * | 1997-03-20 | 1999-05-18 | Industrial Technology Research Institute | Method and apparatus for selecting a nonblocked interrupt request |
US6006301A (en) * | 1997-09-30 | 1999-12-21 | Intel Corporation | Multi-delivery scheme interrupt router |
US6189065B1 (en) * | 1998-09-28 | 2001-02-13 | International Business Machines Corporation | Method and apparatus for interrupt load balancing for powerPC processors |
JP2001236238A (ja) | 2000-02-24 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 割込処理方法 |
US6738847B1 (en) * | 2000-11-10 | 2004-05-18 | Unisys Corporation | Method for assigning a multiplicity of interrupt vectors in a symmetric multi-processor computing environment |
US6772252B1 (en) * | 2001-01-31 | 2004-08-03 | Efficient Networks, Inc. | System and method for identifying a product for use with a computing device |
US6813665B2 (en) * | 2001-09-21 | 2004-11-02 | Intel Corporation | Interrupt method, system and medium |
US7328294B2 (en) * | 2001-12-03 | 2008-02-05 | Sun Microsystems, Inc. | Methods and apparatus for distributing interrupts |
KR100456630B1 (ko) * | 2001-12-11 | 2004-11-10 | 한국전자통신연구원 | 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법 |
US7444639B2 (en) * | 2001-12-20 | 2008-10-28 | Texas Insturments Incorporated | Load balanced interrupt handling in an embedded symmetric multiprocessor system |
JP2005182177A (ja) | 2003-12-16 | 2005-07-07 | Canon Inc | 割り込み処理方法 |
JP4247228B2 (ja) * | 2005-11-28 | 2009-04-02 | 株式会社日立製作所 | ヘテロマルチプロセッサシステムおよびそのos構成方法 |
US8296768B2 (en) * | 2007-06-30 | 2012-10-23 | Intel Corporation | Method and apparatus to enable runtime processor migration with operating system assistance |
-
2007
- 2007-01-16 JP JP2007006621A patent/JP2008176360A/ja active Pending
-
2008
- 2008-01-16 US US12/007,838 patent/US7805555B2/en not_active Expired - Fee Related
-
2010
- 2010-08-31 US US12/872,423 patent/US8051234B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160656A (ja) * | 1993-12-13 | 1995-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 外部割込み制御方法 |
JPH1124948A (ja) * | 1997-06-27 | 1999-01-29 | Fujitsu Ltd | マルチプロセッサシステムの割込み制御方式および装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102540A (ja) * | 2008-10-24 | 2010-05-06 | Fujitsu Microelectronics Ltd | マルチプロセッサシステムlsi |
US8549200B2 (en) | 2008-10-24 | 2013-10-01 | Fujitsu Semiconductor Limited | Multiprocessor system configured as system LSI |
JP2010250821A (ja) * | 2009-04-15 | 2010-11-04 | Asml Netherlands Bv | リソグラフィ装置、制御システム、マルチコアプロセッサ、およびマルチコアプロセッサにおいてタスクを開始する方法 |
JP2012003478A (ja) * | 2010-06-16 | 2012-01-05 | Mitsubishi Electric Corp | 割込み制御装置 |
US9298251B2 (en) | 2012-01-30 | 2016-03-29 | Samsung Electronics Co., Ltd. | Methods of spreading plurality of interrupts, interrupt request signal spreader circuits, and systems-on-chips having the same |
Also Published As
Publication number | Publication date |
---|---|
US20110022759A1 (en) | 2011-01-27 |
US7805555B2 (en) | 2010-09-28 |
US8051234B2 (en) | 2011-11-01 |
US20080172511A1 (en) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008176360A (ja) | マルチプロセッサシステム | |
JP6169615B2 (ja) | システムコントローラのfifoコマンドキューを動的に管理する方法、集積回路およびシステム | |
US20110246686A1 (en) | Apparatus and system having pci root port and direct memory access device functionality | |
JP6146128B2 (ja) | データ処理装置 | |
US7350005B2 (en) | Handling interrupts in a system having multiple data processing units | |
JP5360061B2 (ja) | マルチプロセッサシステム及びその制御方法 | |
JP2008276391A (ja) | メモリアクセス制御装置 | |
JP2009238001A (ja) | コンピュータシステム | |
US20190196993A1 (en) | Information processing device, information processing method, and program | |
JP2007058716A (ja) | データ転送バスシステム | |
JP6227767B2 (ja) | 情報処理装置、その処理方法、及び入出力装置 | |
JP5056668B2 (ja) | データ転送装置、およびデータ転送方法 | |
US8560784B2 (en) | Memory control device and method | |
JP4934857B2 (ja) | メモリアクセス制御装置、コンピュータ、メモリアクセス制御方法およびメモリアクセス制御プログラム | |
JP6106986B2 (ja) | 演算処理装置、情報処理装置及び割込制御方法 | |
JP2020204877A (ja) | 半導体装置及びその動作方法 | |
JP2015014962A (ja) | 演算装置、演算方法、及びプログラム | |
JP7292044B2 (ja) | 制御装置および制御方法 | |
JP2008250419A (ja) | 競合調停装置、マスタスレーブシステム及び競合調停方法 | |
JP6535516B2 (ja) | マルチ・プログラマブルデバイス・システムとその制御方法 | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JP2007219925A (ja) | バス制御装置、バス制御プログラム及び記録媒体 | |
JP6384359B2 (ja) | 分散共有メモリを有する情報処理装置、方法、および、プログラム | |
JP5441185B2 (ja) | 割り込みコントローラ及び時分割割り込み発生方法 | |
JP2008198119A (ja) | データ転送装置、データ転送システムおよびデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100107 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |