JPH0836498A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH0836498A JPH0836498A JP17280394A JP17280394A JPH0836498A JP H0836498 A JPH0836498 A JP H0836498A JP 17280394 A JP17280394 A JP 17280394A JP 17280394 A JP17280394 A JP 17280394A JP H0836498 A JPH0836498 A JP H0836498A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processor
- processors
- peripheral device
- notified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 68
- 230000007246 mechanism Effects 0.000 claims abstract description 53
- 230000008859 change Effects 0.000 claims abstract description 17
- 230000004913 activation Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 14
- 230000003213 activating effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 同種の割込みでも複数のプロセッサで並行に
処理し、割込みを負荷の低いプロセッサで即座に処理し
て、システムの性能を向上させる。 【構成】 マルチプロセッサシステム１０は、複数プロ
セッサ１−０，１−１，〜１−７と主記憶装置２と周辺
装置３と割込み通知機構４とを有する。周辺装置制御プ
ログラム２１は、割込みハンドラ２１１を持って周辺装
置３を制御する。割込み通知先変更プログラム２２は、
プロセッサ１−ｉ（ｉは１，２，〜７）に割込み通知機
構４が割込みを通知したときに割込みの通知先を割込み
を通知したプロセッサ１−ｉ以外のプロセッサ１−ｊ
（ｊはｉ以外の１，２，〜７）に変更するために、割込
み通知機構４を変更した状態に設定する。
処理し、割込みを負荷の低いプロセッサで即座に処理し
て、システムの性能を向上させる。 【構成】 マルチプロセッサシステム１０は、複数プロ
セッサ１−０，１−１，〜１−７と主記憶装置２と周辺
装置３と割込み通知機構４とを有する。周辺装置制御プ
ログラム２１は、割込みハンドラ２１１を持って周辺装
置３を制御する。割込み通知先変更プログラム２２は、
プロセッサ１−ｉ（ｉは１，２，〜７）に割込み通知機
構４が割込みを通知したときに割込みの通知先を割込み
を通知したプロセッサ１−ｉ以外のプロセッサ１−ｊ
（ｊはｉ以外の１，２，〜７）に変更するために、割込
み通知機構４を変更した状態に設定する。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムに関し、特に割込みが特定のプロセッサに偏って通
知されることのないように割込み負荷に対する分散制御
を行うマルチプロセッサシステムに関する。
テムに関し、特に割込みが特定のプロセッサに偏って通
知されることのないように割込み負荷に対する分散制御
を行うマルチプロセッサシステムに関する。
【０００２】
【従来の技術】従来のマルチプロセッサシステムでは、
周辺装置からの割込みは、ある特定のプロセッサに常に
通知されるか、その周辺装置へ入出力要求を行ったプロ
セッサに通知されている。
周辺装置からの割込みは、ある特定のプロセッサに常に
通知されるか、その周辺装置へ入出力要求を行ったプロ
セッサに通知されている。
【０００３】図６は特定プロセッサに割込みが通知され
る従来のマルチプロセッサシステムの一例を示す構成図
である。図６のマルチプロセッサシステム６００では、
一般のプロセッサ６０１，６０２，６０３に割込みが通
知されずに、特定プロセッサ６０４だけが周辺装置６１
０からの割込みを受信している。
る従来のマルチプロセッサシステムの一例を示す構成図
である。図６のマルチプロセッサシステム６００では、
一般のプロセッサ６０１，６０２，６０３に割込みが通
知されずに、特定プロセッサ６０４だけが周辺装置６１
０からの割込みを受信している。
【０００４】また、図７は入出力要求をしたプロセッサ
に割込みが通知される従来のマルチプロセッサシステム
の一例を示す構成図である。図７に示したマルチプロセ
ッサシステム７００では、要求元プロセッサ７０２が周
辺装置７１０に入出力要求をした場合には、一般のプロ
セッサ７０１，７０３，７０４には、周辺装置７１０か
らの割込みは通知されずに、要求元プロセッサ７０２だ
けが割込みを受信している。
に割込みが通知される従来のマルチプロセッサシステム
の一例を示す構成図である。図７に示したマルチプロセ
ッサシステム７００では、要求元プロセッサ７０２が周
辺装置７１０に入出力要求をした場合には、一般のプロ
セッサ７０１，７０３，７０４には、周辺装置７１０か
らの割込みは通知されずに、要求元プロセッサ７０２だ
けが割込みを受信している。
【０００５】また、従来のマルチプロセッサシステムで
は、割込みを受信したプロセッサがその割込みを処理し
終えるまでは、そのプロセッサ以外のプロセッサは、同
種の割込みを受付けない状態となってしまうので、同種
の割込みを複数のプロセッサ上で処理することができな
かった。
は、割込みを受信したプロセッサがその割込みを処理し
終えるまでは、そのプロセッサ以外のプロセッサは、同
種の割込みを受付けない状態となってしまうので、同種
の割込みを複数のプロセッサ上で処理することができな
かった。
【０００６】このような従来のマルチプロセッサシステ
ムを示す例としては、特開昭５９−７９３３２号公報
“割込み受付け制御方式”ならびに特開平４−１７８８
６９号公報“マルチプロセッサシステムの割込み制御装
置とその割込み通信方法”などがある。
ムを示す例としては、特開昭５９−７９３３２号公報
“割込み受付け制御方式”ならびに特開平４−１７８８
６９号公報“マルチプロセッサシステムの割込み制御装
置とその割込み通信方法”などがある。
【０００７】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムは、周辺装置からの割込みを、ある
特定のプロセッサで処理しなければならなかったり、あ
るいは、その周辺装置へ入出力要求を行ったプロセッサ
で処理しなければならなかったりするので、これらのプ
ロセッサの負荷が高いときには、即座に処理できる確率
が下り、処理性能が悪くなるという欠点を有している。
プロセッサシステムは、周辺装置からの割込みを、ある
特定のプロセッサで処理しなければならなかったり、あ
るいは、その周辺装置へ入出力要求を行ったプロセッサ
で処理しなければならなかったりするので、これらのプ
ロセッサの負荷が高いときには、即座に処理できる確率
が下り、処理性能が悪くなるという欠点を有している。
【０００８】近年のマルチプロセッサシステムは、周辺
装置を制御するソフトウェアによる入出力要求を行う処
理と周辺装置からの割込みを受信する処理とを別々の異
なるプロセッサにより並列に動作できる構成となって来
ているので、必ずしも割込みを受信するプロセッサを特
定する必要が無くなっている。従って、周辺装置からの
割込みは、負荷の低いプロセッサを使用して即座に処理
されることが望まれている。
装置を制御するソフトウェアによる入出力要求を行う処
理と周辺装置からの割込みを受信する処理とを別々の異
なるプロセッサにより並列に動作できる構成となって来
ているので、必ずしも割込みを受信するプロセッサを特
定する必要が無くなっている。従って、周辺装置からの
割込みは、負荷の低いプロセッサを使用して即座に処理
されることが望まれている。
【０００９】本発明の目的は、同種の割込みでも複数の
プロセッサ上で並行に処理することができるとともに、
負荷の低いプロセッサを使用して、割込みを即座に処理
することができることにより、システムの性能が向上す
るマルチプロセッサシステムを提供することにある。
プロセッサ上で並行に処理することができるとともに、
負荷の低いプロセッサを使用して、割込みを即座に処理
することができることにより、システムの性能が向上す
るマルチプロセッサシステムを提供することにある。
【００１０】
【課題を解決するための手段】第１の発明のマルチプロ
セッサシステムは、複数のプロセッサと、前記プロセッ
サにより共有する主記憶装置と、前記プロセッサが共通
に用いる周辺装置と、前記周辺装置の割込み要求を受け
て前記プロセッサの中のあらかじめ定めた特定の前記プ
ロセッサにその割込み要求を通知するとともに指示によ
り通知先の前記プロセッサを動的に自由に変更する割込
み通知機構とを備えて、前記主記憶装置は、（Ａ）割込
みハンドラを含み、前記プロセッサの各々に読込まれて
動作することによって前記周辺装置の動作を制御し、前
記プロセッサのうちの前記割込み通知機構から割込みが
通知された一つの前記プロセッサで前記割込みハンドラ
を動作させることによって通知された割込みを処理する
周辺装置制御プログラムと、（Ｂ）前記プロセッサのう
ちの前記割込み通知機構から割込みを通知された一つの
前記プロセッサで前記周辺装置制御プログラムの前記割
込みハンドラから起動されて動作することにより、前記
割込み通知機構における次回の割込みの通知先を、前記
プロセッサのうちのその割込みを通知された前記プロセ
ッサ以外の前記プロセッサの一つに変更するように、前
記割込み通知機構に指示する割込み通知先変更プログラ
ムと、を記憶している。
セッサシステムは、複数のプロセッサと、前記プロセッ
サにより共有する主記憶装置と、前記プロセッサが共通
に用いる周辺装置と、前記周辺装置の割込み要求を受け
て前記プロセッサの中のあらかじめ定めた特定の前記プ
ロセッサにその割込み要求を通知するとともに指示によ
り通知先の前記プロセッサを動的に自由に変更する割込
み通知機構とを備えて、前記主記憶装置は、（Ａ）割込
みハンドラを含み、前記プロセッサの各々に読込まれて
動作することによって前記周辺装置の動作を制御し、前
記プロセッサのうちの前記割込み通知機構から割込みが
通知された一つの前記プロセッサで前記割込みハンドラ
を動作させることによって通知された割込みを処理する
周辺装置制御プログラムと、（Ｂ）前記プロセッサのう
ちの前記割込み通知機構から割込みを通知された一つの
前記プロセッサで前記周辺装置制御プログラムの前記割
込みハンドラから起動されて動作することにより、前記
割込み通知機構における次回の割込みの通知先を、前記
プロセッサのうちのその割込みを通知された前記プロセ
ッサ以外の前記プロセッサの一つに変更するように、前
記割込み通知機構に指示する割込み通知先変更プログラ
ムと、を記憶している。
【００１１】また、第２の発明のマルチプロセッサシス
テムは、複数のプロセッサと、前記プロセッサにより共
有する主記憶装置と、前記プロセッサが共通に使用する
周辺装置と、前記周辺装置の割込み要求を受けて前記プ
ロセッサのうちのあらかじめ定めた特定の前記プロセッ
サにその割込み要求を通知するとともに、指示によりそ
の通知先の前記プロセッサを動的に変更する割込み通知
機構とを備えて、前記主記憶装置は、（Ａ）前記プロセ
ッサの各々の活性化状態を示す活性化状態フラグと、
（Ｂ）割込みハンドラを含み、前記プロセッサの各々に
読込まれて動作することによって前記周辺装置の動作を
制御し、前記プロセッサのうちの前記割込み通知機構か
ら割込みが通知された一つの前記プロセッサで前記割込
みハンドラを動作させることによって通知された割込み
を処理する周辺装置制御プログラムと、（Ｃ）前記プロ
セッサのうちの前記割込み通知機構から割込みを通知さ
れた一つの前記プロセッサで前記周辺装置制御プログラ
ムの前記割込みハンドラから起動されて動作することに
より、前記割込み通知機構における次回の割込みの通知
先を、前記プロセッサのうちのその割込みを通知された
前記プロセッサ以外の前記活性化状態フラグが示す活性
化された前記プロセッサの一つに変更するように、前記
割込み通知機構に指示する割込み通知先変更プログラム
と、を記憶している。
テムは、複数のプロセッサと、前記プロセッサにより共
有する主記憶装置と、前記プロセッサが共通に使用する
周辺装置と、前記周辺装置の割込み要求を受けて前記プ
ロセッサのうちのあらかじめ定めた特定の前記プロセッ
サにその割込み要求を通知するとともに、指示によりそ
の通知先の前記プロセッサを動的に変更する割込み通知
機構とを備えて、前記主記憶装置は、（Ａ）前記プロセ
ッサの各々の活性化状態を示す活性化状態フラグと、
（Ｂ）割込みハンドラを含み、前記プロセッサの各々に
読込まれて動作することによって前記周辺装置の動作を
制御し、前記プロセッサのうちの前記割込み通知機構か
ら割込みが通知された一つの前記プロセッサで前記割込
みハンドラを動作させることによって通知された割込み
を処理する周辺装置制御プログラムと、（Ｃ）前記プロ
セッサのうちの前記割込み通知機構から割込みを通知さ
れた一つの前記プロセッサで前記周辺装置制御プログラ
ムの前記割込みハンドラから起動されて動作することに
より、前記割込み通知機構における次回の割込みの通知
先を、前記プロセッサのうちのその割込みを通知された
前記プロセッサ以外の前記活性化状態フラグが示す活性
化された前記プロセッサの一つに変更するように、前記
割込み通知機構に指示する割込み通知先変更プログラム
と、を記憶している。
【００１２】一方、第３の発明のマルチプロセッサシス
テムは、複数のプロセッサと、前記プロセッサにより共
有する主記憶装置と、前記プロセッサが共通に使用する
周辺装置と、前記周辺装置の割込み要求を受けて前記プ
ロセッサのうちのあらかじめ定めた特定の前記プロセッ
サにその割込み要求を通知するとともに、指示によりそ
の通知先の前記プロセッサを動的に変更する割込み通知
機構とを備えて、前記主記憶装置は、（Ａ）前記プロセ
ッサの中の幾つかを順次に活性化した後に、最後に活性
化した前記プロセッサの一つを示す最新活性プロセッサ
フラグと、（Ｂ）順次に活性化した幾つかの前記プロセ
ッサを示すとともに、次の割込みの通知先を前記プロセ
ッサが活性化された順序に示して、前記最新活性プロセ
ッサフラグが示す最後に活性化された前記プロセッサの
次の割込みの通知先を最初に活性化された前記プロセッ
サに戻して示す割込み順序配列フラグと、（Ｃ）割込み
ハンドラを含み、前記プロセッサの各々に読込まれて動
作することによって前記周辺装置の動作を制御し、前記
プロセッサのうちの前記割込み通知機構から割込みが通
知された一つの前記プロセッサで前記割込みハンドラを
動作させることによって通知された割込みを処理する周
辺装置制御プログラムと、（Ｄ）前記プロセッサのうち
の前記割込み通知機構から割込みを通知された一つの前
記プロセッサで前記周辺装置制御プログラムの前記割込
みハンドラから起動されて動作することにより、前記割
込み通知機構における次回の割込みの通知先を、前記プ
ロセッサのうちのその割込みを通知された前記プロセッ
サ以外の前記割込み順序配列フラグが示す活性化された
前記プロセッサの一つに変更するように、前記割込み通
知機構に指示する割込み通知先変更プログラムと、を記
憶している。
テムは、複数のプロセッサと、前記プロセッサにより共
有する主記憶装置と、前記プロセッサが共通に使用する
周辺装置と、前記周辺装置の割込み要求を受けて前記プ
ロセッサのうちのあらかじめ定めた特定の前記プロセッ
サにその割込み要求を通知するとともに、指示によりそ
の通知先の前記プロセッサを動的に変更する割込み通知
機構とを備えて、前記主記憶装置は、（Ａ）前記プロセ
ッサの中の幾つかを順次に活性化した後に、最後に活性
化した前記プロセッサの一つを示す最新活性プロセッサ
フラグと、（Ｂ）順次に活性化した幾つかの前記プロセ
ッサを示すとともに、次の割込みの通知先を前記プロセ
ッサが活性化された順序に示して、前記最新活性プロセ
ッサフラグが示す最後に活性化された前記プロセッサの
次の割込みの通知先を最初に活性化された前記プロセッ
サに戻して示す割込み順序配列フラグと、（Ｃ）割込み
ハンドラを含み、前記プロセッサの各々に読込まれて動
作することによって前記周辺装置の動作を制御し、前記
プロセッサのうちの前記割込み通知機構から割込みが通
知された一つの前記プロセッサで前記割込みハンドラを
動作させることによって通知された割込みを処理する周
辺装置制御プログラムと、（Ｄ）前記プロセッサのうち
の前記割込み通知機構から割込みを通知された一つの前
記プロセッサで前記周辺装置制御プログラムの前記割込
みハンドラから起動されて動作することにより、前記割
込み通知機構における次回の割込みの通知先を、前記プ
ロセッサのうちのその割込みを通知された前記プロセッ
サ以外の前記割込み順序配列フラグが示す活性化された
前記プロセッサの一つに変更するように、前記割込み通
知機構に指示する割込み通知先変更プログラムと、を記
憶している。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例の構成図であ
る。図１に示すマルチプロセッサシステム１０は、複数
のプロセッサ１−０，１−１，〜１−７と、プロセッサ
１−０，１−１，〜１−７により共有する主記憶装置２
と、プロセッサ１−０，１−１，〜１−７が共通に用い
る周辺装置３と、プロセッサ１−０，１−１，〜１−７
に周辺装置３からの割込みを通知するとともに通知先の
プロセッサ１−０，１−１，〜１−７を動的に変更する
割込み通知機構４とを有している。
て説明する。図１は本発明の第１の実施例の構成図であ
る。図１に示すマルチプロセッサシステム１０は、複数
のプロセッサ１−０，１−１，〜１−７と、プロセッサ
１−０，１−１，〜１−７により共有する主記憶装置２
と、プロセッサ１−０，１−１，〜１−７が共通に用い
る周辺装置３と、プロセッサ１−０，１−１，〜１−７
に周辺装置３からの割込みを通知するとともに通知先の
プロセッサ１−０，１−１，〜１−７を動的に変更する
割込み通知機構４とを有している。
【００１４】また、主記憶装置２は、割込みハンドラ２
１１を持って周辺装置３を制御する周辺装置制御プログ
ラム２１と、プロセッサ１−ｉ（ｉは１，２，〜７）に
割込み通知機構４が割込みを通知したときに次回の割込
みの通知先を、割込みを通知したプロセッサ１−ｉ以外
のプロセッサ１−ｊ（ｊはｉ以外の１，２，〜７）に変
更するために、割込み通知機構４の割込みの通知先を変
更した状態に設定する割込み通知先変更プログラム２２
とを記憶している。
１１を持って周辺装置３を制御する周辺装置制御プログ
ラム２１と、プロセッサ１−ｉ（ｉは１，２，〜７）に
割込み通知機構４が割込みを通知したときに次回の割込
みの通知先を、割込みを通知したプロセッサ１−ｉ以外
のプロセッサ１−ｊ（ｊはｉ以外の１，２，〜７）に変
更するために、割込み通知機構４の割込みの通知先を変
更した状態に設定する割込み通知先変更プログラム２２
とを記憶している。
【００１５】そこで、プロセッサ１−ｉによって周辺装
置制御プログラム２１が実行されると、プロセッサ１−
ｉからの周辺装置３に対する入出力要求が発行されるの
で、周辺装置３は、その入出力要求を処理し、その処理
の完了時には割込み通知機構４に対して完了割込みの通
知を指示する。
置制御プログラム２１が実行されると、プロセッサ１−
ｉからの周辺装置３に対する入出力要求が発行されるの
で、周辺装置３は、その入出力要求を処理し、その処理
の完了時には割込み通知機構４に対して完了割込みの通
知を指示する。
【００１６】また、完了割込みの通知を指示された割込
み通知機構４は、その時点における割込みの通知先とな
っているプロセッサ１−ｊに対して、完了割込みを発行
している。
み通知機構４は、その時点における割込みの通知先とな
っているプロセッサ１−ｊに対して、完了割込みを発行
している。
【００１７】そして、完了割込みを受信したプロセッサ
１−ｊは、周辺装置制御プログラム２１の割込みハンド
ラ２１１を実行するので、割込みハンドラ２１１は、割
込みに対する入出力要求の完了処理を行い、割込み通知
先変更プログラム２２を起動する。起動された割込み通
知先変更プログラム２２は、プロセッサ１−ｊ以外のプ
ロセッサ１−ｋ（ｋはｊ以外の１，２，〜７）に、次回
の割込みが通知されるように、割込み通知機構４の割込
みの通知先の変更を行っている。この状態では周辺装置
３から次の完了割込みが発生すると、その割込みがプロ
セッサ１−ｋに通知されることになる。
１−ｊは、周辺装置制御プログラム２１の割込みハンド
ラ２１１を実行するので、割込みハンドラ２１１は、割
込みに対する入出力要求の完了処理を行い、割込み通知
先変更プログラム２２を起動する。起動された割込み通
知先変更プログラム２２は、プロセッサ１−ｊ以外のプ
ロセッサ１−ｋ（ｋはｊ以外の１，２，〜７）に、次回
の割込みが通知されるように、割込み通知機構４の割込
みの通知先の変更を行っている。この状態では周辺装置
３から次の完了割込みが発生すると、その割込みがプロ
セッサ１−ｋに通知されることになる。
【００１８】図２は本発明の第２の実施例の構成図であ
る。図２に示したマルチプロセッサシステム１０は、複
数のプロセッサ１−０，１−１，〜１−７と、各プロセ
ッサ１−０，１−１，〜１−７により共有する主記憶装
置２と、プロセッサ１−０，１−１，〜１−７が共通に
用いる周辺装置３と、プロセッサ１−０，１−１，〜１
−７に周辺装置３からの割込みを通知するとともに動的
に通知先のプロセッサ１−０，１−１，〜１−７を変更
する割込み通知機構４とを有している。
る。図２に示したマルチプロセッサシステム１０は、複
数のプロセッサ１−０，１−１，〜１−７と、各プロセ
ッサ１−０，１−１，〜１−７により共有する主記憶装
置２と、プロセッサ１−０，１−１，〜１−７が共通に
用いる周辺装置３と、プロセッサ１−０，１−１，〜１
−７に周辺装置３からの割込みを通知するとともに動的
に通知先のプロセッサ１−０，１−１，〜１−７を変更
する割込み通知機構４とを有している。
【００１９】また、主記憶装置２は、割込みハンドラ２
１１Ａを持ち周辺装置３を制御する周辺装置制御プログ
ラム２１Ａと、プロセッサ１−ｉ（ｉは１，２，〜７）
へと割込み通知機構４が割込みを通知したとき次の割込
みの通知先を、割込みを通知したプロセッサ１−ｉ以外
のプロセッサ１−ｊ（ｊはｉ以外の１，２，〜７）に変
更するために、割込み通知機構４の割込みの通知先を変
更した状態に設定する割込み通知先変更プログラム２２
Ａと、プロセッサ１−０，１−１，〜１−７の活性化状
態を示す活性化状態フラグ２３Ａとを記憶している。
１１Ａを持ち周辺装置３を制御する周辺装置制御プログ
ラム２１Ａと、プロセッサ１−ｉ（ｉは１，２，〜７）
へと割込み通知機構４が割込みを通知したとき次の割込
みの通知先を、割込みを通知したプロセッサ１−ｉ以外
のプロセッサ１−ｊ（ｊはｉ以外の１，２，〜７）に変
更するために、割込み通知機構４の割込みの通知先を変
更した状態に設定する割込み通知先変更プログラム２２
Ａと、プロセッサ１−０，１−１，〜１−７の活性化状
態を示す活性化状態フラグ２３Ａとを記憶している。
【００２０】図３は活性化状態フラグ２３Ａの一例を示
す図である。図３に示したように、活性化状態フラグ２
３Ａでは、プロセッサ１−０，１−１，〜１−７に対応
するそれぞれの位置［０］，［１］，〜［７］に、活性
化されたものだけがマーク＊を有している。図３の例で
はプロセッサ１−１，１−４，１−６が活性化された状
態にある。
す図である。図３に示したように、活性化状態フラグ２
３Ａでは、プロセッサ１−０，１−１，〜１−７に対応
するそれぞれの位置［０］，［１］，〜［７］に、活性
化されたものだけがマーク＊を有している。図３の例で
はプロセッサ１−１，１−４，１−６が活性化された状
態にある。
【００２１】そこで、プロセッサ１−ｉにより周辺装置
制御プログラム２１Ａが実行されると、プロセッサ１−
ｉからの周辺装置３に対する入出力要求が発行されるの
で、周辺装置３は、その入出力要求を処理し、その処理
の完了時には割込み通知機構４に対して完了割込みの通
知を指示する。
制御プログラム２１Ａが実行されると、プロセッサ１−
ｉからの周辺装置３に対する入出力要求が発行されるの
で、周辺装置３は、その入出力要求を処理し、その処理
の完了時には割込み通知機構４に対して完了割込みの通
知を指示する。
【００２２】また、完了割込みの通知を指示された割込
み通知機構４は、その時点における割込みの通知先とな
っているプロセッサ１−ｊに対して、完了割込みを発行
している。
み通知機構４は、その時点における割込みの通知先とな
っているプロセッサ１−ｊに対して、完了割込みを発行
している。
【００２３】そして、完了割込みを受信したプロセッサ
１−ｊは、周辺装置制御プログラム２１Ａの割込みハン
ドラ２１１Ａを実行するので、割込みハンドラ２１１Ａ
は、割込みに対する入出力要求の完了処理を実行して、
割込み通知先変更プログラム２２Ａを起動し、起動され
た割込み通知先変更プログラム２２Ａは、プロセッサ１
−ｊ以外のプロセッサ１−ｋ（ｋはｊ以外の１，２，〜
７）に、次回の割込みが通知されるように、割込み通知
機構４の割込みの通知先を変更している。この状態で周
辺装置３からの次の完了割込みが発生すると、その割込
みがプロセッサ１−ｋに通知されることになる。
１−ｊは、周辺装置制御プログラム２１Ａの割込みハン
ドラ２１１Ａを実行するので、割込みハンドラ２１１Ａ
は、割込みに対する入出力要求の完了処理を実行して、
割込み通知先変更プログラム２２Ａを起動し、起動され
た割込み通知先変更プログラム２２Ａは、プロセッサ１
−ｊ以外のプロセッサ１−ｋ（ｋはｊ以外の１，２，〜
７）に、次回の割込みが通知されるように、割込み通知
機構４の割込みの通知先を変更している。この状態で周
辺装置３からの次の完了割込みが発生すると、その割込
みがプロセッサ１−ｋに通知されることになる。
【００２４】図３に示す例では、割込み通知先変更プロ
グラム２２Ａは、プロセッサ１−１が完了割込みを受信
した際には、活性化状態フラグ２３Ａを参照し、プロセ
ッサ１−２，１−３が活性化されていないので、プロセ
ッサ１−４に、次回の割込みが通知されるように、割込
み通知機構４の割込みの通知先を変更している。
グラム２２Ａは、プロセッサ１−１が完了割込みを受信
した際には、活性化状態フラグ２３Ａを参照し、プロセ
ッサ１−２，１−３が活性化されていないので、プロセ
ッサ１−４に、次回の割込みが通知されるように、割込
み通知機構４の割込みの通知先を変更している。
【００２５】そして、プロセッサ１−４が完了割込みを
受信した際には、活性化状態フラグ２３Ａを参照し、プ
ロセッサ１−５が活性化されていないのでプロセッサ１
−６に、次回の割込みが通知されるように割込み通知機
構４の割込みの通知先を変更している。
受信した際には、活性化状態フラグ２３Ａを参照し、プ
ロセッサ１−５が活性化されていないのでプロセッサ１
−６に、次回の割込みが通知されるように割込み通知機
構４の割込みの通知先を変更している。
【００２６】さらに、プロセッサ１−６が完了割込みを
受信した際には、活性化状態フラグ２３Ａを参照して、
プロセッサ１−７および１−０が活性化されていないの
で、プロセッサ１−１に次回の割込みが通知されるよう
に、割込み通知機構４を変更している。このようにし
て、プロセッサ１−１，１−４，１−６に循環して完了
割込みを発生させることとなる。
受信した際には、活性化状態フラグ２３Ａを参照して、
プロセッサ１−７および１−０が活性化されていないの
で、プロセッサ１−１に次回の割込みが通知されるよう
に、割込み通知機構４を変更している。このようにし
て、プロセッサ１−１，１−４，１−６に循環して完了
割込みを発生させることとなる。
【００２７】図４は本発明の第３の実施例の構成図であ
る。図４に示したマルチプロセッサシステム１０Ｂは、
複数のプロセッサ１−０，１−１，〜１−７と、プロセ
ッサ１−０，１−１，〜１−７により共有する主記憶装
置２と、プロセッサ１−０，１−１，〜１−７が共通に
用いている周辺装置３−０，〜３−７と、プロセッサ１
−０，１−１，〜１−７に周辺装置３−０，〜３−７か
らの割込みを通知するとともに動的に通知先のプロセッ
サ１−０，１−１，〜１−７を変更する割込み通知機構
４とを有している。
る。図４に示したマルチプロセッサシステム１０Ｂは、
複数のプロセッサ１−０，１−１，〜１−７と、プロセ
ッサ１−０，１−１，〜１−７により共有する主記憶装
置２と、プロセッサ１−０，１−１，〜１−７が共通に
用いている周辺装置３−０，〜３−７と、プロセッサ１
−０，１−１，〜１−７に周辺装置３−０，〜３−７か
らの割込みを通知するとともに動的に通知先のプロセッ
サ１−０，１−１，〜１−７を変更する割込み通知機構
４とを有している。
【００２８】また、主記憶装置２は、割込みハンドラ２
１１Ｂを持って周辺装置３−０，〜３−７を制御する周
辺装置制御プログラム２１Ｂと、プロセッサ１−ｉ（ｉ
は、１，２，〜７）へと割込み通知機構４が割込みを通
知したときには次の割込みの通知先を、割込みを通知し
たプロセッサ１−ｉ以外のプロセッサ１−ｊ（ｊはｉ以
外の１，２，〜７）に変更するために、割込み通知機構
４の割込みの通知先を変更した状態に設定する割込み通
知先変更プログラム２２Ｂと、各々プロセッサ１−０，
１−１，〜１−７の活性化状態を示す活性化状態フラグ
２３Ｂとを記憶している。
１１Ｂを持って周辺装置３−０，〜３−７を制御する周
辺装置制御プログラム２１Ｂと、プロセッサ１−ｉ（ｉ
は、１，２，〜７）へと割込み通知機構４が割込みを通
知したときには次の割込みの通知先を、割込みを通知し
たプロセッサ１−ｉ以外のプロセッサ１−ｊ（ｊはｉ以
外の１，２，〜７）に変更するために、割込み通知機構
４の割込みの通知先を変更した状態に設定する割込み通
知先変更プログラム２２Ｂと、各々プロセッサ１−０，
１−１，〜１−７の活性化状態を示す活性化状態フラグ
２３Ｂとを記憶している。
【００２９】図５は活性化状態フラグ２３Ｂの一例を示
す図である。図５（ａ）は、電源を投入後にプロセッサ
１−０だけが活性化された活性化状態フラグ２３Ｂの状
態を示している。すなわち、このときには、活性化状態
フラグ２３Ｂの中の最新活性プロセッサフラグ２３１
は、プロセッサ１−０が、最後に活性化がされたことを
示す“０”を有しており、割込み順序配列フラグ２３２
は、プロセッサ１−０，１−１，〜１−７に対応する位
置のすべてに次の完了割込みをプロセッサ１−０に対し
て行うことを示す“０”を有している。
す図である。図５（ａ）は、電源を投入後にプロセッサ
１−０だけが活性化された活性化状態フラグ２３Ｂの状
態を示している。すなわち、このときには、活性化状態
フラグ２３Ｂの中の最新活性プロセッサフラグ２３１
は、プロセッサ１−０が、最後に活性化がされたことを
示す“０”を有しており、割込み順序配列フラグ２３２
は、プロセッサ１−０，１−１，〜１−７に対応する位
置のすべてに次の完了割込みをプロセッサ１−０に対し
て行うことを示す“０”を有している。
【００３０】この図５（ａ）では、プロセッサ１−０だ
け活性化された状態であり、割込み順序配列フラグ２３
２のプロセッサ１−０に対応する位置にもプロセッサ１
−０に対して次の完了割込みを行うことを示す“０”を
有しているので、割込み通知機構４は、プロセッサ１−
０だけに完了割込みを発生させることとなる。
け活性化された状態であり、割込み順序配列フラグ２３
２のプロセッサ１−０に対応する位置にもプロセッサ１
−０に対して次の完了割込みを行うことを示す“０”を
有しているので、割込み通知機構４は、プロセッサ１−
０だけに完了割込みを発生させることとなる。
【００３１】そして、図５（ｂ）は、プロセッサ１−０
の次に、プロセッサ１−１が活性化された活性化状態フ
ラグ２３Ｂの状態を示している。すなわち、このときに
は、最新活性プロセッサフラグ２３１は、プロセッサ１
−１が最後に活性化されたことを示す“１”を有して、
割込み順序配列フラグ２３２は、プロセッサ１−０に対
応する位置には、プロセッサ１−０が完了割込みを開始
した後にはプロセッサ１−１に完了割込みを行うことを
示す“１”を有して、プロセッサ１−１に対応する位置
には、プロセッサ１−１が完了割込みを受けた後にはプ
ロセッサ１−０に完了割込みを行うことを示す“０”を
有している。
の次に、プロセッサ１−１が活性化された活性化状態フ
ラグ２３Ｂの状態を示している。すなわち、このときに
は、最新活性プロセッサフラグ２３１は、プロセッサ１
−１が最後に活性化されたことを示す“１”を有して、
割込み順序配列フラグ２３２は、プロセッサ１−０に対
応する位置には、プロセッサ１−０が完了割込みを開始
した後にはプロセッサ１−１に完了割込みを行うことを
示す“１”を有して、プロセッサ１−１に対応する位置
には、プロセッサ１−１が完了割込みを受けた後にはプ
ロセッサ１−０に完了割込みを行うことを示す“０”を
有している。
【００３２】この図５（ｂ）では、プロセッサ１−０，
１−１が活性化された状態であり、割込み順序配列フラ
グ２３２のプロセッサ１−０に対応する位置には、次の
完了割込みをプロセッサ１−１に対して行うことを示す
“１”を有して、プロセッサ１−１に対応する位置には
次の完了割込みをプロセッサ１−０に対して行うことを
示す“０”を有しているので、プロセッサ１−０，１−
１に交互に完了割込みを発生させることとなる。
１−１が活性化された状態であり、割込み順序配列フラ
グ２３２のプロセッサ１−０に対応する位置には、次の
完了割込みをプロセッサ１−１に対して行うことを示す
“１”を有して、プロセッサ１−１に対応する位置には
次の完了割込みをプロセッサ１−０に対して行うことを
示す“０”を有しているので、プロセッサ１−０，１−
１に交互に完了割込みを発生させることとなる。
【００３３】そして、図５（ｃ）は、プロセッサ１−
０，１−１の次に、プロセッサ１−２が活性化された活
性化状態フラグ２３Ｂの状態を示している。従って、最
新活性プロセッサフラグ２３１は、プロセッサ１−２が
最後に活性化されたことを示す“２”を有しており、割
込み順序配列フラグ２３２は、プロセッサ１−０に対応
する位置には、プロセッサ１−０が完了割込みを受けた
後にはプロセッサ１−１に完了割込みを行うことを示す
“１”を有し、プロセッサ１−１に対応する位置には、
プロセッサ１−１が完了割込みを開始した後にはプロセ
ッサ１−２に完了割込みを行うことを示す“２”を有
し、プロセッサ１−２に対応する位置には、プロセッサ
１−２が完了割込みを受けた後にはプロセッサ１−０に
完了割込みを行うことを示す“０”を有している。
０，１−１の次に、プロセッサ１−２が活性化された活
性化状態フラグ２３Ｂの状態を示している。従って、最
新活性プロセッサフラグ２３１は、プロセッサ１−２が
最後に活性化されたことを示す“２”を有しており、割
込み順序配列フラグ２３２は、プロセッサ１−０に対応
する位置には、プロセッサ１−０が完了割込みを受けた
後にはプロセッサ１−１に完了割込みを行うことを示す
“１”を有し、プロセッサ１−１に対応する位置には、
プロセッサ１−１が完了割込みを開始した後にはプロセ
ッサ１−２に完了割込みを行うことを示す“２”を有
し、プロセッサ１−２に対応する位置には、プロセッサ
１−２が完了割込みを受けた後にはプロセッサ１−０に
完了割込みを行うことを示す“０”を有している。
【００３４】この図５（ｃ）では、プロセッサ１−０，
１−１，１−２が活性化された状態であり、割込み順序
配列フラグ２３２のプロセッサ１−０に対応する位置に
は、次の完了割込みをプロセッサ１−１に行うことを示
す“１”を有し、プロセッサ１−１に対応の位置には、
次の完了割込みをプロセッサ１−２に対して行うことを
示す“２”を有し、プロセッサ１−２に対応する位置に
は、次の完了割込みをプロセッサ１−０に対して行うこ
とを示す“０”を有しているので、プロセッサ１−０，
１−１，１−２に循環して完了割込みを発生させること
となる。
１−１，１−２が活性化された状態であり、割込み順序
配列フラグ２３２のプロセッサ１−０に対応する位置に
は、次の完了割込みをプロセッサ１−１に行うことを示
す“１”を有し、プロセッサ１−１に対応の位置には、
次の完了割込みをプロセッサ１−２に対して行うことを
示す“２”を有し、プロセッサ１−２に対応する位置に
は、次の完了割込みをプロセッサ１−０に対して行うこ
とを示す“０”を有しているので、プロセッサ１−０，
１−１，１−２に循環して完了割込みを発生させること
となる。
【００３５】さらに、図５（ｄ）は、プロセッサ１−
０，１−１，１−２の次にプロセッサ１−３も活性化さ
れた活性化状態フラグ２３Ｂの状態を示している。すな
わち、最新活性プロセッサフラグ２３１は、プロセッサ
１−３が、最後に活性化されたことを示す“３”を有し
て、割込み順序配列フラグ２３２は、プロセッサ１−０
に対応する位置には、プロセッサ１−０が完了割込みを
受けた後に、プロセッサ１−１に完了割込みを行うこと
を示す“１”を有して、プロセッサ１−１に対応する位
置には、プロセッサ１−１が完了割込みを受けた後には
プロセッサ１−２に完了割込みを行うことを示す“２”
を有し、プロセッサ１−２に対応する位置には、プロセ
ッサ１−２が完了割込みを開始した後にはプロセッサ１
−３に完了割込みを行うことを示す“３”を有し、プロ
セッサ１−３に対応する位置には、プロセッサ１−３が
完了割込みを受けた後にはプロセッサ１−０に完了割込
みを行うことを示す“０”を有している。
０，１−１，１−２の次にプロセッサ１−３も活性化さ
れた活性化状態フラグ２３Ｂの状態を示している。すな
わち、最新活性プロセッサフラグ２３１は、プロセッサ
１−３が、最後に活性化されたことを示す“３”を有し
て、割込み順序配列フラグ２３２は、プロセッサ１−０
に対応する位置には、プロセッサ１−０が完了割込みを
受けた後に、プロセッサ１−１に完了割込みを行うこと
を示す“１”を有して、プロセッサ１−１に対応する位
置には、プロセッサ１−１が完了割込みを受けた後には
プロセッサ１−２に完了割込みを行うことを示す“２”
を有し、プロセッサ１−２に対応する位置には、プロセ
ッサ１−２が完了割込みを開始した後にはプロセッサ１
−３に完了割込みを行うことを示す“３”を有し、プロ
セッサ１−３に対応する位置には、プロセッサ１−３が
完了割込みを受けた後にはプロセッサ１−０に完了割込
みを行うことを示す“０”を有している。
【００３６】この図５（ｄ）では、プロセッサ１−０，
１−１，１−２，１−３のそれぞれが活性化された状態
であり、割込み順序配列フラグ２３２のプロセッサ１−
０に対応する位置には、次の完了割込みをプロセッサ１
−１に行うことを示す“１”を有して、プロセッサ１−
１に対応する位置には、次の完了割込みをプロセッサ１
−２に対して行うことを示す“２”を有し、プロセッサ
１−２に対応する位置には、次の完了割込みをプロセッ
サ１−３に対して行うことを示す“３”を有して、プロ
セッサ１−３に対応する位置には、次の完了割込みをプ
ロセッサ１−０に対して行うことを示す“０”を有して
いるので、プロセッサ１−０，１−１，１−２，１−３
に循環して完了割込みを発生させることとなる。
１−１，１−２，１−３のそれぞれが活性化された状態
であり、割込み順序配列フラグ２３２のプロセッサ１−
０に対応する位置には、次の完了割込みをプロセッサ１
−１に行うことを示す“１”を有して、プロセッサ１−
１に対応する位置には、次の完了割込みをプロセッサ１
−２に対して行うことを示す“２”を有し、プロセッサ
１−２に対応する位置には、次の完了割込みをプロセッ
サ１−３に対して行うことを示す“３”を有して、プロ
セッサ１−３に対応する位置には、次の完了割込みをプ
ロセッサ１−０に対して行うことを示す“０”を有して
いるので、プロセッサ１−０，１−１，１−２，１−３
に循環して完了割込みを発生させることとなる。
【００３７】なお、上記の実施例では、８台のプロセッ
サで１台または８台の周辺装置の例だけを示している
が、何台のプロセッサでもまた何台の周辺装置でも自由
に使用できることはいうまでもない。
サで１台または８台の周辺装置の例だけを示している
が、何台のプロセッサでもまた何台の周辺装置でも自由
に使用できることはいうまでもない。
【００３８】
【発明の効果】以上に説明したように、本発明のマルチ
プロセッサシステムは、同種の割込みでも複数のプロセ
ッサ上で並行に処理することができるとともに、低い負
荷状態のプロセッサを使用して当該割込みを即座に処理
することができるので、マルチプロセッサシステムの性
能が向上するという効果を有している。
プロセッサシステムは、同種の割込みでも複数のプロセ
ッサ上で並行に処理することができるとともに、低い負
荷状態のプロセッサを使用して当該割込みを即座に処理
することができるので、マルチプロセッサシステムの性
能が向上するという効果を有している。
【図１】本発明の第１の実施例の構成図である。
【図２】本発明の第２の実施例の構成図である。
【図３】活性化状態フラグ２３Ａの一例を示す図であ
る。
る。
【図４】本発明の第３の実施例の構成図である。
【図５】活性化状態フラグ２３Ｂの一例を示す図であ
る。
る。
【図６】特定のプロセッサに割込みを通知する従来のマ
ルチプロセッサシステムの一例を示す構成図である。
ルチプロセッサシステムの一例を示す構成図である。
【図７】入出力要求をしたプロセッサに割込みを通知す
る従来のマルチプロセッサシステムの一例を示す構成図
である。
る従来のマルチプロセッサシステムの一例を示す構成図
である。
１−０，１−１，………１−７ プロセッサ ２ 主記憶装置 ３，３−０，………３−７ 周辺装置 ４ 割込み通知機構 １０，１０Ｂ マルチプロセッサシステム ２１，２１Ａ，２１Ｂ 周辺装置制御プログラム ２２，２２Ａ，２２Ｂ 割込み通知先変更プログラム ２３Ａ，２２Ｂ 活性化状態フラグ ２１１，２１１Ａ，２１１Ｂ 割込みハンドラ ２３１ 最新活性プロセッサフラグ ２３２ 割込み順序配列フラグ
Claims (3)
- 【請求項１】 複数のプロセッサと、前記プロセッサに
より共有する主記憶装置と、前記プロセッサが共通に用
いる周辺装置と、前記周辺装置の割込み要求を受けて前
記プロセッサのうちのあらかじめ定めた特定の前記プロ
セッサにその割込み要求を通知するとともに指示により
通知先の前記プロセッサを動的に変更する割込み通知機
構とを備え、前記主記憶装置は、（Ａ）割込みハンドラ
を含み、前記プロセッサの各々に読込まれて動作するこ
とによって前記周辺装置の動作を制御し、前記プロセッ
サのうちの前記割込み通知機構から割込みが通知された
一つの前記プロセッサで前記割込みハンドラを動作させ
ることによって通知された割込みを処理する周辺装置制
御プログラムと、（Ｂ）前記プロセッサのうちの前記割
込み通知機構から割込みを通知された一つの前記プロセ
ッサで前記周辺装置制御プログラムの前記割込みハンド
ラから起動されて動作することにより、前記割込み通知
機構における次回の割込みの通知先を、前記プロセッサ
のうちのその割込みを通知された前記プロセッサ以外の
前記プロセッサの一つに変更するように、前記割込み通
知機構に指示する割込み通知先変更プログラムと、を記
憶していることを特徴とするマルチプロセッサシステ
ム。 - 【請求項２】 複数のプロセッサと、前記プロセッサに
より共有する主記憶装置と、前記プロセッサが共通に用
いる周辺装置と、前記周辺装置の割込み要求を受けて前
記プロセッサのうちのあらかじめ定めた特定の前記プロ
セッサにその割込み要求を通知するとともに指示により
通知先の前記プロセッサを動的に変更する割込み通知機
構とを備え、前記主記憶装置は、（Ａ）前記プロセッサ
の各々の活性化状態を示す活性化状態フラグと、（Ｂ）
割込みハンドラを含み、前記プロセッサの各々に読込ま
れて動作することによって前記周辺装置の動作を制御
し、前記プロセッサのうちの前記割込み通知機構から割
込みが通知された一つの前記プロセッサで前記割込みハ
ンドラを動作させることによって通知された割込みを処
理する周辺装置制御プログラムと、（Ｃ）前記プロセッ
サのうちの前記割込み通知機構から割込みを通知された
一つの前記プロセッサで前記周辺装置制御プログラムの
前記割込みハンドラから起動されて動作することによ
り、前記割込み通知機構における次回の割込みの通知先
を、前記プロセッサのうちのその割込みを通知された前
記プロセッサ以外の前記活性化状態フラグが示す活性化
された前記プロセッサの一つに変更するように、前記割
込み通知機構に指示する割込み通知先変更プログラム
と、を記憶していることを特徴とするマルチプロセッサ
システム。 - 【請求項３】 複数のプロセッサと、前記プロセッサに
より共有する主記憶装置と、前記プロセッサが共通に用
いる周辺装置と、前記周辺装置の割込み要求を受けて前
記プロセッサのうちのあらかじめ定めた特定の前記プロ
セッサにその割込み要求を通知するとともに指示により
通知先の前記プロセッサを動的に変更する割込み通知機
構とを備え、前記主記憶装置は、（Ａ）前記プロセッサ
の中の幾つかを順次に活性化した後に、最後に活性化し
た前記プロセッサの一つを示す最新活性プロセッサフラ
グと、（Ｂ）順次に活性化した幾つかの前記プロセッサ
を示すとともに、次の割込みの通知先を前記プロセッサ
が活性化された順序に示して、前記最新活性プロセッサ
フラグが示す最後に活性化された前記プロセッサの次の
割込みの通知先を最初に活性化された前記プロセッサに
戻して示す割込み順序配列フラグと、（Ｃ）割込みハン
ドラを含み、前記プロセッサの各々に読込まれて動作す
ることによって前記周辺装置の動作を制御し、前記プロ
セッサのうちの前記割込み通知機構から割込みが通知さ
れた一つの前記プロセッサで前記割込みハンドラを動作
させることによって通知された割込みを処理する周辺装
置制御プログラムと、（Ｄ）前記プロセッサのうちの前
記割込み通知機構から割込みを通知された一つの前記プ
ロセッサで前記周辺装置制御プログラムの前記割込みハ
ンドラから起動されて動作することにより、前記割込み
通知機構における次回の割込みの通知先を、前記プロセ
ッサのうちのその割込みを通知された前記プロセッサ以
外の前記割込み順序配列フラグが示す活性化された前記
プロセッサの一つに変更するように、前記割込み通知機
構に指示する割込み通知先変更プログラムと、を記憶し
ていることを特徴とするマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17280394A JPH0836498A (ja) | 1994-07-25 | 1994-07-25 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17280394A JPH0836498A (ja) | 1994-07-25 | 1994-07-25 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0836498A true JPH0836498A (ja) | 1996-02-06 |
Family
ID=15948666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17280394A Pending JPH0836498A (ja) | 1994-07-25 | 1994-07-25 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0836498A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004046926A1 (ja) * | 2002-11-21 | 2004-06-03 | Fujitsu Limited | イベント通知方法、デバイス及びプロセッサシステム |
| US7805555B2 (en) | 2007-01-16 | 2010-09-28 | Renesas Technology Corp. | Multiprocessor system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6355660A (ja) * | 1986-08-27 | 1988-03-10 | Hitachi Ltd | 情報処理装置 |
| JPS63223860A (ja) * | 1987-03-12 | 1988-09-19 | Matsushita Electric Ind Co Ltd | 複数プロセツサ構成装置 |
| JPH02244372A (ja) * | 1989-03-17 | 1990-09-28 | Nec Corp | 負荷分散型マルチプロセッサ割込み制御方式 |
| JPH04260961A (ja) * | 1991-01-21 | 1992-09-16 | Mitsubishi Electric Corp | マイクロコンピュータ |
-
1994
- 1994-07-25 JP JP17280394A patent/JPH0836498A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6355660A (ja) * | 1986-08-27 | 1988-03-10 | Hitachi Ltd | 情報処理装置 |
| JPS63223860A (ja) * | 1987-03-12 | 1988-09-19 | Matsushita Electric Ind Co Ltd | 複数プロセツサ構成装置 |
| JPH02244372A (ja) * | 1989-03-17 | 1990-09-28 | Nec Corp | 負荷分散型マルチプロセッサ割込み制御方式 |
| JPH04260961A (ja) * | 1991-01-21 | 1992-09-16 | Mitsubishi Electric Corp | マイクロコンピュータ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004046926A1 (ja) * | 2002-11-21 | 2004-06-03 | Fujitsu Limited | イベント通知方法、デバイス及びプロセッサシステム |
| US7617389B2 (en) | 2002-11-21 | 2009-11-10 | Fujitsu Limited | Event notifying method, event notifying device and processor system permitting inconsistent state of a counter managing number of non-notified events |
| US7805555B2 (en) | 2007-01-16 | 2010-09-28 | Renesas Technology Corp. | Multiprocessor system |
| US8051234B2 (en) | 2007-01-16 | 2011-11-01 | Renesas Electronics Corporation | Multiprocessor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600095B2 (ja) | 割り込み管理装置及び割り込み管理方法 | |
| US10489188B2 (en) | Method for reducing interrupt latency in embedded systems | |
| US20060155552A1 (en) | Event handling mechanism | |
| KR20210031347A (ko) | 처리 작업을 수행하는 방법, 장치, 기기 및 저장 매체 | |
| JPH0836498A (ja) | マルチプロセッサシステム | |
| US20030037227A1 (en) | Processor enabling exception handling to be set by program | |
| US11947486B2 (en) | Electronic computing device having improved computing efficiency | |
| JP5710712B2 (ja) | 中央化された割り込みコントローラ | |
| JPH01137359A (ja) | プロセッサの制御方法 | |
| JP2009515280A (ja) | 中央化された割り込みコントローラ | |
| JPS6091452A (ja) | デ−タ処理装置のタスクスケジユ−リング方式 | |
| JPH07168723A (ja) | コンピュータシステムの外部イベント検出方式 | |
| JPH02108149A (ja) | マルチプロセッサの排他制御機構 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JP3452656B2 (ja) | Ｄｍａコントローラ | |
| KR20030037572A (ko) | 인터럽트 컨트롤러 | |
| JPH08147174A (ja) | 割込みコントローラ | |
| JPH0495137A (ja) | オペレーティングシステムのコンテキスト切替方式 | |
| JPH096637A (ja) | 現用・予備切り換え方式 | |
| JPH01209557A (ja) | バス使用要求競合処理方式 | |
| JPH0752393B2 (ja) | データ処理装置 | |
| JPH0281253A (ja) | 割込み処理装置 | |
| JP2000259428A (ja) | 割込制御装置 | |
| JPH01279348A (ja) | 情報処理装置における入出力動作の再実行方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970812 |