JP2009515280A - 中央化された割り込みコントローラ - Google Patents
中央化された割り込みコントローラ Download PDFInfo
- Publication number
- JP2009515280A JP2009515280A JP2008547249A JP2008547249A JP2009515280A JP 2009515280 A JP2009515280 A JP 2009515280A JP 2008547249 A JP2008547249 A JP 2008547249A JP 2008547249 A JP2008547249 A JP 2008547249A JP 2009515280 A JP2009515280 A JP 2009515280A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- apic
- message
- logic
- processing units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Abstract
Description
技術分野
本発明は、割り込み又はインタラプト(interrupt)を制御する電子回路に関する。より詳細には、本発明は、複数の処理ユニットについて中央化されたアドバンスド・プログラマブル・インタラプト・コントローラ(Advanced Programmable Interrupt Controller)に関する。
背景技術
コンピュータシステムのパフォーマンスの基礎となる処理ユニットは、コンピュータシステムに接続されている周辺装置によりリクエストされる各種の断続的な“サービス”の制御を含むいくつかの処理を実行する。プリンタ、スキャナ、表示装置などのコンピュータアイテムを含む入出力(I/O)周辺装置は、適切な機能を保証するためホストプロセッサによる断続的なサービスの提供を要求する。例えば、サービスは、デーら送信、データキャプチャ及び/又は制御信号を含むかもしれない。
以下において、複数の処理ユニットの中央化されたAPICのための方法、システム及び製造物の選択された各実施例が説明される。ここに記載される各機構は、シングルコア又はマルチコアマルチスレッドシステムにより利用されるかもしれない。以下において、プロセッサタイプ、マルチスレッド環境、システムコンフィギュレーション、並びにマルチシーケンサシステムのシーケンサの個数及びタイプなどの多数の具体的な詳細が、本発明のより完全な理解を提供するため与えられる。しかしながら、本発明がそのような具体的な詳細なく実現可能であるということは当業者に理解されるであろう。さらに、本発明を不要に不明りょうにしないように、周知の構成、回路などは詳細には説明されない。
少なくとも1つの実施例について、中央化されたAPIC状態202は、レジスタファイル又はアレイなどの単一のメモリ記憶領域として実現される。レジスタファイル構成は、ランダムロジックとしてコア単位APIC状態を実現した従来アプローチより良好なエリア効率を可能にするかもしれない。
Claims (24)
- 複数の処理ユニットに対するインタラプトメッセージの提供のための優先化及び制御機能を実行し、前記複数の処理ユニットに共有される単一のロジックブロックと、
前記ロジックブロックに接続され、前記ロジックブロックにより処理のため前記複数の処理ユニットのインタラプトイベントをスケジューリングするインタラプトシーケンサブロックと、
前記複数の処理ユニットのそれぞれのアーキテクチャインタラプト状態情報を維持するストレージエリアと、
入力インタラプトメッセージを受信し、前記メッセージからの情報を前記ストレージエリアに配置する1以上の入力メッセージキューと、
出力インタラプトメッセージを送信する1以上の出力メッセージキューと、
を有する装置。 - 前記単一のロジックブロックは、各処理ユニットの冗長なロジックを有するのでなく冗長でない回路を有する、請求項1記載の装置。
- 前記インタラプトシーケンサブロックは、公平性スキームに従って前記複数の処理ユニットのインタラプトイベントをスケジューリングする、請求項1記載の装置。
- 前記インタラプトシーケンサブロックは、前記ストレージエリアのシーケンシャルなトラバースに従って前記複数の処理ユニットのインタラプトイベントをスケジューリングする、請求項3記載の装置。
- 前記処理ユニットの何れが保留中のインタラプトイベントを有しているかに関するデータを維持するためのスコアボードをさらに有する、請求項1記載の装置。
- 前記ストレージエリアはさらに、マイクロアーキテクチャ状態情報を格納する、請求項1記載の装置。
- 前記複数のプロセッサは、ローカルインターコネクトを介し通信する、請求項1記載の装置。
- 前記1以上の入力メッセージキューは、前記ローカルインターコネクトを介し入力インタラプトメッセージを受信するためのメッセージキューを有し、
前記1以上の出力メッセージキューは、前記ローカルインターコネクトを介し出力インタラプトメッセージを送信するためのメッセージキューを有する、請求項7記載の装置。 - 前記1以上の入力メッセージキューは、前記システムインターコネクトを介し入力インタラプトメッセージを受信するためのメッセージキューを有し、
前記1以上の出力メッセージキューは、前記システムインターコネクトを介し出力インタラプトメッセージを送信するためのメッセージキューを有する、請求項7記載の装置。 - 前記1以上の出力メッセージキューはさらに、前記ストレージエリアから前記出力インタラプトメッセージに関する情報を抽出する、請求項1記載の装置。
- 前記1以上の出力メッセージキューはさらに、前記出力インタラプトメッセージの1以上の送信を禁止するためのファイアウォールロジックを有する、請求項1記載の装置。
- 前記1以上の入力メッセージキューはさらに、前記処理ユニットの1以上への前記入力インタラプトメッセージの1以上の送信を禁止するためのファイアウォールロジックを有する、請求項1記載の装置。
- 複数の処理ユニットの1つのアーキテクチャインタラプト状態を決定するため、ストレージアレイを照会するステップと、
冗長でないインタラプト提供ブロックのインタラプト提供サービスについて前記処理ユニットの1つをスケジューリングするステップと、
を有する方法であって、
前記スケジューリングするステップは、各処理ユニットが前記インタラプト提供ロジックへの等しいアクセスを有することを可能にする公平性スキームに従って実行される方法。 - 前記インタラプト提供ブロックは、アドバンスド・プログラマブル・インタラプト・コントローラロジックを有する、請求項13記載の方法。
- 前記公平性スキームは、1以上の保留中のインタラプトイベントを有する前記処理ユニットに対するシーケンシャルラウンドロビンスキームである、請求項13記載の方法。
- 1以上のスレッドを実行する複数の処理ユニットと、
前記処理ユニットに接続されるメモリと、
前記複数の処理ユニットのインタラプト提供サービスを提供する共有されたインタラプトコントローラと、
を有するシステム。 - 前記共有されたインタラプトコントローラはさらに、前記複数の処理ユニットのAPICインタラプト提供サービスを提供する、請求項16記載のシステム。
- 前記処理ユニットは、自己完結したAPICインタラプト提供ロジックを有さない、請求項16記載のシステム。
- 前記共有されたインタラプトコントローラはさらに、ファイアウォールロジックを有する、請求項16記載のシステム。
- 前記複数の処理ユニットに接続されるローカルインターコネクトをさらに有する、請求項16記載のシステム。
- 前記共有されたインタラプトコントローラはさらに、前記ローカルインターコネクトを介し1以上のインタラプトメッセージの送信を禁止するファイアウォールロジックを有する、請求項20記載のシステム。
- 前記共有されたインタラプトコントローラに接続されるシステムインターコネクトをさらに有する、請求項16記載のシステム。
- 前記共有されたインタラプトコントローラはさらに、前記システムインターコネクトを介し1以上のインタラプトメッセージの送信を禁止するファイアウォールロジックを有する、請求項22記載のシステム。
- 前記共有されたインタラプトコントローラはさらに、前記複数の処理ユニットの間のインタラプトのシリアルサービスをスケジューリングする、請求項16記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2006/045550 WO2008066511A1 (en) | 2006-11-27 | 2006-11-27 | Centralized interrupt controller |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011192704A Division JP2012009063A (ja) | 2011-09-05 | 2011-09-05 | 中央化された割り込みコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009515280A true JP2009515280A (ja) | 2009-04-09 |
Family
ID=38197844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008547249A Pending JP2009515280A (ja) | 2006-11-27 | 2006-11-27 | 中央化された割り込みコントローラ |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2009515280A (ja) |
KR (1) | KR100978147B1 (ja) |
CN (1) | CN101305353B (ja) |
WO (1) | WO2008066511A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010152733A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Semiconductor Ltd | マルチコアシステム |
JP2015532994A (ja) * | 2012-10-26 | 2015-11-16 | アーム・リミテッド | メッセージシグナル割込みの通信 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101915198B1 (ko) | 2012-08-10 | 2018-11-05 | 한화테크윈 주식회사 | 프로세서간 메시지처리장치 및 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0916533A (ja) * | 1995-03-21 | 1997-01-17 | Advanced Micro Devicds Inc | 対称多重処理システム |
JPH09212472A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | マルチプロセッサシステム |
JPH1097509A (ja) * | 1996-08-20 | 1998-04-14 | Compaq Computer Corp | 対称型マルチプロセッサ・システムにおいて割り込みを分散する方法および装置 |
JPH10111809A (ja) * | 1996-10-08 | 1998-04-28 | Nec Corp | 割り込みコントローラ |
JP2000311150A (ja) * | 1995-02-09 | 2000-11-07 | Nec Corp | プロセッサ間通信の方法 |
JP2001101014A (ja) * | 1999-09-30 | 2001-04-13 | Fujitsu Ltd | 浮動割込みを保留できる情報処理装置および割込み条件変更命令実行方法 |
JP2003044452A (ja) * | 2001-06-18 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | 同期メモリ・バリアを実装する方法およびシステム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689713A (en) * | 1995-03-31 | 1997-11-18 | Sun Microsystems, Inc. | Method and apparatus for interrupt communication in a packet-switched computer system |
US5678057A (en) * | 1995-06-07 | 1997-10-14 | Lsi Logic Corporation | Multi-Chip-Module (MCM) microcircuit including multiple processors and Advanced Programmable Interrupt Controller (APIC) |
US5918057A (en) * | 1997-03-20 | 1999-06-29 | Industrial Technology Research Institute | Method and apparatus for dispatching multiple interrupt requests simultaneously |
US6370606B1 (en) * | 1998-11-05 | 2002-04-09 | Compaq Computer Corporation | System and method for simulating hardware interrupts in a multiprocessor computer system |
US7089341B2 (en) * | 2004-03-31 | 2006-08-08 | International Business Machines Corporation | Method and apparatus for supporting interrupt devices configured for a particular architecture on a different platform |
-
2006
- 2006-11-27 WO PCT/US2006/045550 patent/WO2008066511A1/en active Application Filing
- 2006-11-27 JP JP2008547249A patent/JP2009515280A/ja active Pending
- 2006-11-27 CN CN2006800416307A patent/CN101305353B/zh not_active Expired - Fee Related
- 2006-11-27 KR KR1020087010965A patent/KR100978147B1/ko not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000311150A (ja) * | 1995-02-09 | 2000-11-07 | Nec Corp | プロセッサ間通信の方法 |
JPH0916533A (ja) * | 1995-03-21 | 1997-01-17 | Advanced Micro Devicds Inc | 対称多重処理システム |
JPH09212472A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | マルチプロセッサシステム |
JPH1097509A (ja) * | 1996-08-20 | 1998-04-14 | Compaq Computer Corp | 対称型マルチプロセッサ・システムにおいて割り込みを分散する方法および装置 |
JPH10111809A (ja) * | 1996-10-08 | 1998-04-28 | Nec Corp | 割り込みコントローラ |
JP2001101014A (ja) * | 1999-09-30 | 2001-04-13 | Fujitsu Ltd | 浮動割込みを保留できる情報処理装置および割込み条件変更命令実行方法 |
JP2003044452A (ja) * | 2001-06-18 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | 同期メモリ・バリアを実装する方法およびシステム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010152733A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Semiconductor Ltd | マルチコアシステム |
JP2015532994A (ja) * | 2012-10-26 | 2015-11-16 | アーム・リミテッド | メッセージシグナル割込みの通信 |
Also Published As
Publication number | Publication date |
---|---|
WO2008066511A1 (en) | 2008-06-05 |
KR20080089564A (ko) | 2008-10-07 |
CN101305353A (zh) | 2008-11-12 |
KR100978147B1 (ko) | 2010-08-25 |
CN101305353B (zh) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070106827A1 (en) | Centralized interrupt controller | |
US8046775B2 (en) | Event-based bandwidth allocation mode switching method and apparatus | |
US9069605B2 (en) | Mechanism to schedule threads on OS-sequestered sequencers without operating system intervention | |
KR100399385B1 (ko) | 적응성인터럽트맵핑메카니즘및방법을사용하는다중처리시스템 | |
US6671827B2 (en) | Journaling for parallel hardware threads in multithreaded processor | |
US7822885B2 (en) | Channel-less multithreaded DMA controller | |
US6944850B2 (en) | Hop method for stepping parallel hardware threads | |
US8516483B2 (en) | Transparent support for operating system services for a sequestered sequencer | |
US20100125717A1 (en) | Synchronization Controller For Multiple Multi-Threaded Processors | |
US11360809B2 (en) | Multithreaded processor core with hardware-assisted task scheduling | |
US20080040578A1 (en) | Multi-thread processor with multiple program counters | |
KR20100053593A (ko) | 컴퓨터 시스템에서 다른 프로세서들에 대한 시스템 관리 인터럽트들을 방송하기 위한 메커니즘 | |
US7111182B2 (en) | Thread scheduling mechanisms for processor resource power management | |
US20190196993A1 (en) | Information processing device, information processing method, and program | |
CN112540796A (zh) | 一种指令处理装置、处理器及其处理方法 | |
JP2009515280A (ja) | 中央化された割り込みコントローラ | |
CN109426562B (zh) | 优先级加权轮转调度器 | |
JP2012009063A (ja) | 中央化された割り込みコントローラ | |
JP5710712B2 (ja) | 中央化された割り込みコントローラ | |
US6708259B1 (en) | Programmable wake up of memory transfer controllers in a memory transfer engine | |
CN108845969B (zh) | 适用于不完全对称多处理微控制器的操作控制方法及操作系统 | |
CN103257943B (zh) | 集中式中断控制器 | |
TWI823655B (zh) | 適用於智慧處理器的任務處理系統與任務處理方法 | |
JP2001290664A (ja) | マルチタスク制御プロセッサシステム | |
JPH04369759A (ja) | 複数プロセッサ計算機システムのプロセッサ占有制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110630 Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110630 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110707 Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110802 Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110802 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110809 Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |