JPH10111809A - 割り込みコントローラ - Google Patents
割り込みコントローラInfo
- Publication number
- JPH10111809A JPH10111809A JP26734196A JP26734196A JPH10111809A JP H10111809 A JPH10111809 A JP H10111809A JP 26734196 A JP26734196 A JP 26734196A JP 26734196 A JP26734196 A JP 26734196A JP H10111809 A JPH10111809 A JP H10111809A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- numerical value
- controller
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 同一の割り込み要因において割り込みが連続
して発生したときに二回目以降の割り込みであっても正
しく受け付け、適確に外部機器に知らせ得る割り込みコ
ントローラを提供すること。 【解決手段】 この割り込みコントローラ１０は、割り
込み入力信号１〜４を割り込み数値情報に変換する割り
込み数値変換部１２と、その割り込み数値情報を割り込
み要因毎にキュー形式で保存するバッファ１３とを備
え、受信入力された割り込み入力信号１〜４が全部割り
込み数値情報としてバッファ１３内部の割り込み要因別
の割り込みキューヘッダに繋がって追加保存され、しか
もバッファ１３内部の検索結果が割り込みレジスタ１４
からの出力信号５〜８として得られるので、同一要因の
割り込みが連続して発生した場合でも、全ての割り込み
入力を記憶し、それを全て取り零すこと無く外部機器へ
知らせることができる。
して発生したときに二回目以降の割り込みであっても正
しく受け付け、適確に外部機器に知らせ得る割り込みコ
ントローラを提供すること。 【解決手段】 この割り込みコントローラ１０は、割り
込み入力信号１〜４を割り込み数値情報に変換する割り
込み数値変換部１２と、その割り込み数値情報を割り込
み要因毎にキュー形式で保存するバッファ１３とを備
え、受信入力された割り込み入力信号１〜４が全部割り
込み数値情報としてバッファ１３内部の割り込み要因別
の割り込みキューヘッダに繋がって追加保存され、しか
もバッファ１３内部の検索結果が割り込みレジスタ１４
からの出力信号５〜８として得られるので、同一要因の
割り込みが連続して発生した場合でも、全ての割り込み
入力を記憶し、それを全て取り零すこと無く外部機器へ
知らせることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、主として同一な要
因の割り込みが連続して発生した場合に適応して割り込
み処理を行う割り込みコントローラに関する。
因の割り込みが連続して発生した場合に適応して割り込
み処理を行う割り込みコントローラに関する。
【０００２】
【従来の技術】従来、この種の割り込みコントローラと
しては、例えば図３に示されるような機能処理構成のも
のが挙げられる。
しては、例えば図３に示されるような機能処理構成のも
のが挙げられる。
【０００３】この割り込みコントローラでは、所定数
（ここでは４つ）の割り込み入力信号１０１〜１０４を
内部に入力制御すると共に、これらの割り込み入力信号
１０１〜１０４に対応して所定数（ここでは４つ）の割
り込み要求信号１０５〜１０８を外部機器に対して出力
制御する割り込み要求制御レジスタ１０９において、割
り込み要求信号１０５〜１０８の出力に対応して割り込
み処理完了信号１１０が外部機器から入力されるように
なっている。但し、割り込みの優先順位は、割り込み入
力信号１０４，１０３，１０２，１０１の順であるとす
る。
（ここでは４つ）の割り込み入力信号１０１〜１０４を
内部に入力制御すると共に、これらの割り込み入力信号
１０１〜１０４に対応して所定数（ここでは４つ）の割
り込み要求信号１０５〜１０８を外部機器に対して出力
制御する割り込み要求制御レジスタ１０９において、割
り込み要求信号１０５〜１０８の出力に対応して割り込
み処理完了信号１１０が外部機器から入力されるように
なっている。但し、割り込みの優先順位は、割り込み入
力信号１０４，１０３，１０２，１０１の順であるとす
る。
【０００４】即ち、ここでは割り込み制御レジスタ１０
９において、上述した優先順位の割り込み入力信号１０
１〜１０４が入力される場合、入力された割り込み入力
信号の優先順位よりも優先順位の高い割り込み要求信号
を既に出力中である場合、割り込み要求制御レジスタ１
０９内にその割り込み入力信号の割り込み情報を保存す
る。又、割り込み要求信号の出力中である場合、一層優
先順位の高い割り込み入力信号が受信入力されると、そ
の出力中の割り込み要求信号を出力したままの状態で新
たに高い優先順位の割り込み要求信号を出力する。更
に、割り込み要求信号に対応する外部機器からの割り込
み処理完了信号１１０が順次割り込み制御レジスタ１０
９に返された場合、最も優先順位の高い割り込み要求信
号を解除し、解除された割り込み要求信号より優先順位
の低い割り込み要求信号が残っていれば、その割り込み
要求信号を出力する。
９において、上述した優先順位の割り込み入力信号１０
１〜１０４が入力される場合、入力された割り込み入力
信号の優先順位よりも優先順位の高い割り込み要求信号
を既に出力中である場合、割り込み要求制御レジスタ１
０９内にその割り込み入力信号の割り込み情報を保存す
る。又、割り込み要求信号の出力中である場合、一層優
先順位の高い割り込み入力信号が受信入力されると、そ
の出力中の割り込み要求信号を出力したままの状態で新
たに高い優先順位の割り込み要求信号を出力する。更
に、割り込み要求信号に対応する外部機器からの割り込
み処理完了信号１１０が順次割り込み制御レジスタ１０
９に返された場合、最も優先順位の高い割り込み要求信
号を解除し、解除された割り込み要求信号より優先順位
の低い割り込み要求信号が残っていれば、その割り込み
要求信号を出力する。
【０００５】又、図４は、特開平７−４４４００号公報
に開示された他の割り込みコントローラの機能処理構成
を示したブロック図である。
に開示された他の割り込みコントローラの機能処理構成
を示したブロック図である。
【０００６】この割り込みコントローラでは、所定数
（ここでも４つ）の割り込み入力信号２０１〜２０４を
内部に入力制御すると共に、これらの割り込み入力信号
２０１〜２０４に対応した所定数（ここでも４つ）の割
り込み要求信号２０５〜２０８を外部機器に対して出力
制御する割り込み要求制御レジスタ２１２において、割
り込み要求信号２０５〜２０８の出力に対応して割り込
み処理完了信号２１３が外部機器から入力される他、割
り込み要求保持情報２０９〜２１１を出力するようにな
っている。又、割り込み要求保持情報２０９〜２１１を
受けてその出力中における割り込み入力信号２０１〜２
０３の有無を判定すると共に、判定結果に応じてフィー
ドバック信号２１４を割り込み入力信号２０４に出力す
る判定回路２１５とを備えている。但し、ここでの割り
込みの優先順位は、割り込み入力信号２０４，２０３，
２０２，２０１の順となっている。尚、判定回路２１５
では、外部機器からのリセット信号２１６により判定動
作がリセットされるようになっている。
（ここでも４つ）の割り込み入力信号２０１〜２０４を
内部に入力制御すると共に、これらの割り込み入力信号
２０１〜２０４に対応した所定数（ここでも４つ）の割
り込み要求信号２０５〜２０８を外部機器に対して出力
制御する割り込み要求制御レジスタ２１２において、割
り込み要求信号２０５〜２０８の出力に対応して割り込
み処理完了信号２１３が外部機器から入力される他、割
り込み要求保持情報２０９〜２１１を出力するようにな
っている。又、割り込み要求保持情報２０９〜２１１を
受けてその出力中における割り込み入力信号２０１〜２
０３の有無を判定すると共に、判定結果に応じてフィー
ドバック信号２１４を割り込み入力信号２０４に出力す
る判定回路２１５とを備えている。但し、ここでの割り
込みの優先順位は、割り込み入力信号２０４，２０３，
２０２，２０１の順となっている。尚、判定回路２１５
では、外部機器からのリセット信号２１６により判定動
作がリセットされるようになっている。
【０００７】即ち、ここでは割り込み要求制御レジスタ
２１２において、上述した優先順位に従って割り込み入
力信号２０１〜２０３が入力される場合、割り込み入力
信号２０１〜２０３の入力に対応して割り込み要求信号
２０５〜２０７が外部機器に対して出力されるが、これ
らの割り込み要求信号２０５〜２０７の出力に対応して
外部機器からは割り込み処理完了信号２１３が送られて
くる。
２１２において、上述した優先順位に従って割り込み入
力信号２０１〜２０３が入力される場合、割り込み入力
信号２０１〜２０３の入力に対応して割り込み要求信号
２０５〜２０７が外部機器に対して出力されるが、これ
らの割り込み要求信号２０５〜２０７の出力に対応して
外部機器からは割り込み処理完了信号２１３が送られて
くる。
【０００８】判定回路２１５では、割り込み要求制御レ
ジスタ２１２における割り込み入力信号２０１，２０
２，２０３の割り込み要求レジスタに対する入力に応じ
て割り込み要求制御レジスタ２１２からそれぞれ対応す
る割り込み要求保持情報２０９，２１０，２１１の何れ
かが入力される。
ジスタ２１２における割り込み入力信号２０１，２０
２，２０３の割り込み要求レジスタに対する入力に応じ
て割り込み要求制御レジスタ２１２からそれぞれ対応す
る割り込み要求保持情報２０９，２１０，２１１の何れ
かが入力される。
【０００９】ここで、例えば割り込み入力信号２０１の
入力に対応して割り込み要求保持情報２０９が判定回路
２１５に入力されている状態で割り込み要求制御レジス
タ２１２において同一の割り込み入力信号２０１が入力
される場合、判定回路２１５では割り込み入力信号２０
１と割り込み要求保持情報２０９とが照合され、同一の
割り込みが存在すること，即ち、割り込みの二重発生が
あるものと判定し、この判定結果により最優先割り込み
順位の割り込み入力信号２０４に対してフィードバック
信号２１４として帰還出力される。
入力に対応して割り込み要求保持情報２０９が判定回路
２１５に入力されている状態で割り込み要求制御レジス
タ２１２において同一の割り込み入力信号２０１が入力
される場合、判定回路２１５では割り込み入力信号２０
１と割り込み要求保持情報２０９とが照合され、同一の
割り込みが存在すること，即ち、割り込みの二重発生が
あるものと判定し、この判定結果により最優先割り込み
順位の割り込み入力信号２０４に対してフィードバック
信号２１４として帰還出力される。
【００１０】このようにして、割り込みが二重に発生し
た場合、最優先順位の割り込み入力信号２０４に対して
二重に割り込みが発生したことがフィードバックされ、
割り込み入力信号２０４が活性化され、割り込み要求制
御レジスタ２１２においてはフィードバック信号２１４
を帰還出力した状態の割り込み入力信号２０４が入力さ
れる。そこで、割り込み要求制御レジスタ２１２では、
こうした割り込み入力信号２０４に対応する割り込み要
求信号２０８を出力するが、この割り込み要求信号２０
８は正常実行時には使用されないため、割り込みの二重
発生として認識することができる。
た場合、最優先順位の割り込み入力信号２０４に対して
二重に割り込みが発生したことがフィードバックされ、
割り込み入力信号２０４が活性化され、割り込み要求制
御レジスタ２１２においてはフィードバック信号２１４
を帰還出力した状態の割り込み入力信号２０４が入力さ
れる。そこで、割り込み要求制御レジスタ２１２では、
こうした割り込み入力信号２０４に対応する割り込み要
求信号２０８を出力するが、この割り込み要求信号２０
８は正常実行時には使用されないため、割り込みの二重
発生として認識することができる。
【００１１】因みに、このような割り込み処理に関連す
る他の周知技術としては、例えば特開平５−１００８６
７号公報に開示されたマイクロコントローラ，特開平５
−１２００３０号公報や特開平５−２８２１６２号公報
に開示された割り込みコントローラ等が挙げられる。
る他の周知技術としては、例えば特開平５−１００８６
７号公報に開示されたマイクロコントローラ，特開平５
−１２００３０号公報や特開平５−２８２１６２号公報
に開示された割り込みコントローラ等が挙げられる。
【００１２】
【発明が解決しようとする課題】上述した図３に示した
割り込みコントローラの場合、割り込みレジスタが一回
の割り込み情報しか保存できず、その割り込みが外部機
器で処理されずに再び発生すると割り込みを受け付けら
れなくなるため、同一の割り込みが連続して入力される
と、二回目以降の割り込みを判別できないという難点が
ある。
割り込みコントローラの場合、割り込みレジスタが一回
の割り込み情報しか保存できず、その割り込みが外部機
器で処理されずに再び発生すると割り込みを受け付けら
れなくなるため、同一の割り込みが連続して入力される
と、二回目以降の割り込みを判別できないという難点が
ある。
【００１３】即ち、一般にこうした割り込みコントロー
ラにおいては、割り込み入力信号を受信したらそれを外
部機器に割り込み要求信号として出力する際、割り込み
→割り込み処理完了→割り込み，…，という具合に処理
が進めば問題無いが、同一の割り込み要因において連続
して割り込みが発生（割り込み→割り込み）することが
あり、こうしたときに二回目以降の割り込みが割り込み
コントローラに認識されず、割り込みを受け付けなくな
ってしまう。
ラにおいては、割り込み入力信号を受信したらそれを外
部機器に割り込み要求信号として出力する際、割り込み
→割り込み処理完了→割り込み，…，という具合に処理
が進めば問題無いが、同一の割り込み要因において連続
して割り込みが発生（割り込み→割り込み）することが
あり、こうしたときに二回目以降の割り込みが割り込み
コントローラに認識されず、割り込みを受け付けなくな
ってしまう。
【００１４】又、図４に示した割り込みコントローラの
場合、連続した二回目までの割り込みに関しては、判定
回路で判断して最優先の割り込みで外部機器に知らせる
ことができるが、これが処理されずに継続して割り込み
が発生すると外部機器に知らせることができず、三回目
以降の割り込みを受け付けられなくなるため、この場合
も同一の割り込みが連続して入力されると、二回目まで
は割り込みを判別できてもそれ以上の三回目以降の割り
込みを判別できなくなるという欠点がある。
場合、連続した二回目までの割り込みに関しては、判定
回路で判断して最優先の割り込みで外部機器に知らせる
ことができるが、これが処理されずに継続して割り込み
が発生すると外部機器に知らせることができず、三回目
以降の割り込みを受け付けられなくなるため、この場合
も同一の割り込みが連続して入力されると、二回目まで
は割り込みを判別できてもそれ以上の三回目以降の割り
込みを判別できなくなるという欠点がある。
【００１５】更に、図３及び図４の割り込みコントロー
ラの何れにおいても、外部機器で割り込みを受け付けな
ければ新たな割り込みを受け付けられないものであるた
め、割り込みコントローラの受信処理に外部機器の影響
を受けてしまうという機能上の不便がある。
ラの何れにおいても、外部機器で割り込みを受け付けな
ければ新たな割り込みを受け付けられないものであるた
め、割り込みコントローラの受信処理に外部機器の影響
を受けてしまうという機能上の不便がある。
【００１６】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、同一の割り込み要
因において割り込みが連続して発生したときに二回目以
降の割り込みであっても正しく受け付け、適確に外部機
器に知らせ得る割り込みコントローラを提供することに
ある。
なされたもので、その技術的課題は、同一の割り込み要
因において割り込みが連続して発生したときに二回目以
降の割り込みであっても正しく受け付け、適確に外部機
器に知らせ得る割り込みコントローラを提供することに
ある。
【００１７】
【課題を解決するための手段】本発明によれば、所定数
の割り込み入力信号を割り込み数値に変換して割り込み
数値情報を得る割り込み数値化手段と、割り込み数値情
報を割り込み要因毎に応じてキュー形式で保存する割り
込み数値情報保存手段とを有する割り込みコントローラ
が得られる。
の割り込み入力信号を割り込み数値に変換して割り込み
数値情報を得る割り込み数値化手段と、割り込み数値情
報を割り込み要因毎に応じてキュー形式で保存する割り
込み数値情報保存手段とを有する割り込みコントローラ
が得られる。
【００１８】又、本発明によれば、上記割り込みコント
ローラにおいて、割り込み数値情報保存手段は、割り込
み数値情報保存手段は、内部が割り込み要因毎のレベル
別に対応して互いに繋がれた複数の割り込みキューヘッ
ダと、複数の割り込みキューヘッダ別に従属して繋がれ
た割り込み数値情報を表わす割り込み待ち行列とから成
るバッファである割り込みコントローラが得られる。
ローラにおいて、割り込み数値情報保存手段は、割り込
み数値情報保存手段は、内部が割り込み要因毎のレベル
別に対応して互いに繋がれた複数の割り込みキューヘッ
ダと、複数の割り込みキューヘッダ別に従属して繋がれ
た割り込み数値情報を表わす割り込み待ち行列とから成
るバッファである割り込みコントローラが得られる。
【００１９】更に、本発明によれば、上記割り込みコン
トローラにおいて、複数の割り込みキューヘッダ及び割
り込み待ち行列を検索した結果に基づいて所定数の割り
込み入力信号に対応する所定数の割り込み出力信号とし
て出力する割り込みレジスタを備えた割り込みコントロ
ーラが得られる。
トローラにおいて、複数の割り込みキューヘッダ及び割
り込み待ち行列を検索した結果に基づいて所定数の割り
込み入力信号に対応する所定数の割り込み出力信号とし
て出力する割り込みレジスタを備えた割り込みコントロ
ーラが得られる。
【００２０】
【発明の実施の形態】以下に実施例を挙げ、本発明の割
り込みコントローラについて、図面を参照して詳細に説
明する。
り込みコントローラについて、図面を参照して詳細に説
明する。
【００２１】図１は、本発明の一実施例に係る割り込み
コントローラ１０の基本構成を示したブロック図であ
る。
コントローラ１０の基本構成を示したブロック図であ
る。
【００２２】この割り込みコントローラ１０は、所定数
（ここでも４つ）の割り込み入力信号１〜４を受信入力
する割り込み受信部１１と、割り込み入力信号１〜４を
割り込み数値に変換して割り込み数値情報を得る割り込
み数値化手段としての割り込み数値変換部１２と、その
割り込み数値情報を割り込み要因毎に応じてキュー形式
で保存する割り込み数値情報保存手段としてのバッファ
１３と、検索した結果に基づいて割り込み入力信号１〜
４に対応する所定数（ここでも４つ）の割り込み出力信
号５〜８として出力する割り込みレジスタ１４と、割り
込み受信部１１における受信入力の制御，割り込み数値
変換部１２における割り込み数値変換の指示制御，バッ
ファ１３における割り込み数値情報の保持制御，並びに
外部機器からの割り込み処理完了信号９に応じて割り込
みレジスタ１４における出力制御を行う割り込み制御部
１５とを備えて成っている。
（ここでも４つ）の割り込み入力信号１〜４を受信入力
する割り込み受信部１１と、割り込み入力信号１〜４を
割り込み数値に変換して割り込み数値情報を得る割り込
み数値化手段としての割り込み数値変換部１２と、その
割り込み数値情報を割り込み要因毎に応じてキュー形式
で保存する割り込み数値情報保存手段としてのバッファ
１３と、検索した結果に基づいて割り込み入力信号１〜
４に対応する所定数（ここでも４つ）の割り込み出力信
号５〜８として出力する割り込みレジスタ１４と、割り
込み受信部１１における受信入力の制御，割り込み数値
変換部１２における割り込み数値変換の指示制御，バッ
ファ１３における割り込み数値情報の保持制御，並びに
外部機器からの割り込み処理完了信号９に応じて割り込
みレジスタ１４における出力制御を行う割り込み制御部
１５とを備えて成っている。
【００２３】このうち、割り込み受信部１１は、割り込
み制御部１５の制御下で割り込み入力信号１〜４を受信
入力し、これらを割り込み数値変換部１２へ伝送する。
み制御部１５の制御下で割り込み入力信号１〜４を受信
入力し、これらを割り込み数値変換部１２へ伝送する。
【００２４】割り込み数値変換部１２は、割り込み受信
部１１からの割り込み信号を受け、割り込み要因毎に異
なった数値に変換し、割り込み数値情報としてバッファ
１３へ伝送する。
部１１からの割り込み信号を受け、割り込み要因毎に異
なった数値に変換し、割り込み数値情報としてバッファ
１３へ伝送する。
【００２５】バッファ１３は、図２にその内部構造を示
すように、内部が割り込み要因毎のレベル別に対応して
互いに繋がれた複数（ここでは３つ）の割り込みキュー
ヘッダ２０，３０，４０と、割り込みキューヘッダ２
０，３０，４０別に従属して繋がれた割り込み数値情報
２１，２２，２３，３１，３２，４１を表わす割り込み
待ち行列５０とから成り、受け取った割り込み数値情報
を割り込みレベルに応じて各々割り込み要因別のキュー
形式に追加，保存して保持できるようになっている。即
ち、割り込みキューヘッダ２０，３０，４０は、各割り
込み要因に対応した数だけ用意され、その割り込み要因
に対応してキュー形式で互いに繋がれる。割り込み待ち
行列５０における割り込み数値情報２１，２２，２３，
３１，３２，４１は、割り込みコントローラ１０が割り
込み入力信号１〜４に対応した割り込みを受けたことを
表わし、割り込みキューヘッダ２０，３０，４０に繋が
れて割り込み処理されるのを待つ。
すように、内部が割り込み要因毎のレベル別に対応して
互いに繋がれた複数（ここでは３つ）の割り込みキュー
ヘッダ２０，３０，４０と、割り込みキューヘッダ２
０，３０，４０別に従属して繋がれた割り込み数値情報
２１，２２，２３，３１，３２，４１を表わす割り込み
待ち行列５０とから成り、受け取った割り込み数値情報
を割り込みレベルに応じて各々割り込み要因別のキュー
形式に追加，保存して保持できるようになっている。即
ち、割り込みキューヘッダ２０，３０，４０は、各割り
込み要因に対応した数だけ用意され、その割り込み要因
に対応してキュー形式で互いに繋がれる。割り込み待ち
行列５０における割り込み数値情報２１，２２，２３，
３１，３２，４１は、割り込みコントローラ１０が割り
込み入力信号１〜４に対応した割り込みを受けたことを
表わし、割り込みキューヘッダ２０，３０，４０に繋が
れて割り込み処理されるのを待つ。
【００２６】割り込みレジスタ１４は、バッファ１３の
割り込みキューヘッダ２０，３０，４０を検索し、その
うちの空でない割り込み要因に関しては割り込みが存在
することを示すように割り込み出力信号５〜８として出
力する。即ち、ここではバッファ１３における割り込み
キューヘッダ２０，３０，４０から割り込み待ち行列５
０が検索されて割り込みがあるか否かが判定され、その
結果が出力信号５〜８に反映される。
割り込みキューヘッダ２０，３０，４０を検索し、その
うちの空でない割り込み要因に関しては割り込みが存在
することを示すように割り込み出力信号５〜８として出
力する。即ち、ここではバッファ１３における割り込み
キューヘッダ２０，３０，４０から割り込み待ち行列５
０が検索されて割り込みがあるか否かが判定され、その
結果が出力信号５〜８に反映される。
【００２７】具体的に云えば、割り込みレジスタ１４
は、バッファ１３における割り込みキューヘッダ２０，
３０，４０を辿り、割り込み数値情報２１，２２，２
３，３１，３２，４１が繋がれているか否かを調べ、繋
がれていればその割り込み要因に対する割り込みが有
り、無ければその旨を割り込み出力信号５〜８の出力に
よって示す。これにより、割り込みレジスタ１４を見れ
ば、割り込みが発生しているか否かを検知することがで
きる。
は、バッファ１３における割り込みキューヘッダ２０，
３０，４０を辿り、割り込み数値情報２１，２２，２
３，３１，３２，４１が繋がれているか否かを調べ、繋
がれていればその割り込み要因に対する割り込みが有
り、無ければその旨を割り込み出力信号５〜８の出力に
よって示す。これにより、割り込みレジスタ１４を見れ
ば、割り込みが発生しているか否かを検知することがで
きる。
【００２８】又、ここで再び割り込み入力信号１〜４が
割り込み受信部１１で受信された場合、上述した手順に
よってその割り込みは割り込み数値情報２１，２２，２
３，３１，３２，４１としてバッファ１３に追加，保存
される。これにより、同じ割り込み要因の割り込みが連
続して発生しても、割り込みが発生したことは、全てバ
ッファ１３に割り込み数値情報２１，２２，２３，３
１，３２，４１として保存されることになる。
割り込み受信部１１で受信された場合、上述した手順に
よってその割り込みは割り込み数値情報２１，２２，２
３，３１，３２，４１としてバッファ１３に追加，保存
される。これにより、同じ割り込み要因の割り込みが連
続して発生しても、割り込みが発生したことは、全てバ
ッファ１３に割り込み数値情報２１，２２，２３，３
１，３２，４１として保存されることになる。
【００２９】更に、割り込みコントローラ１０に接続さ
れている外部機器が割り込みを認識処理し、割り込み処
理完了信号９を返すと、バッファ１３のその割り込みが
完了した割り込みキューヘッダの先頭から割り込み数値
情報が削除される。
れている外部機器が割り込みを認識処理し、割り込み処
理完了信号９を返すと、バッファ１３のその割り込みが
完了した割り込みキューヘッダの先頭から割り込み数値
情報が削除される。
【００３０】割り込み制御部１５は、割り込み受信部１
１が割り込み入力信号１〜４を受信入力すると、それを
割り込み数値変換部１２に伝送し、割り込み数値情報に
変換するが、この割り込み情報はバッファ１３に送ら
れ、それぞれの割り込み要因に対応する割り込みキュー
ヘッダ２０，３０，４０の最後に追加され、割り込みが
あったことが保持される。
１が割り込み入力信号１〜４を受信入力すると、それを
割り込み数値変換部１２に伝送し、割り込み数値情報に
変換するが、この割り込み情報はバッファ１３に送ら
れ、それぞれの割り込み要因に対応する割り込みキュー
ヘッダ２０，３０，４０の最後に追加され、割り込みが
あったことが保持される。
【００３１】以下は、図２を参照して割り込みコントロ
ーラ１０の動作を更に具体的に説明する。
ーラ１０の動作を更に具体的に説明する。
【００３２】ここでは、割り込みＩＮＴ０が発生し、割
り込み入力信号１が割り込みコントローラ１０に入力さ
れたものとする。割り込み入力信号１は、割り込み受信
部１１に受信入力され、その後に割り込み数値変換部１
２へ転送される。
り込み入力信号１が割り込みコントローラ１０に入力さ
れたものとする。割り込み入力信号１は、割り込み受信
部１１に受信入力され、その後に割り込み数値変換部１
２へ転送される。
【００３３】割り込み数値変換部１２では、転送された
割り込み信号を割り込み要因ＩＮＴ０に対応した割り込
み数値情報２１に数値変換し、その割り込み数値情報２
１をバッファ１３へ転送する。バッファ１３では、転送
された割り込み数値情報２１を、割り込み要因ＩＮＴ０
に対応した割り込みキューヘッダ２０の最後に割り込み
数値情報２１を追加する。
割り込み信号を割り込み要因ＩＮＴ０に対応した割り込
み数値情報２１に数値変換し、その割り込み数値情報２
１をバッファ１３へ転送する。バッファ１３では、転送
された割り込み数値情報２１を、割り込み要因ＩＮＴ０
に対応した割り込みキューヘッダ２０の最後に割り込み
数値情報２１を追加する。
【００３４】割り込みレジスタ１４では、バッファ１３
の割り込みキューヘッダ２０を辿り、割り込み数値情報
２１が繋がれているか否かを調べる。この結果、繋がれ
ていれば、その割り込み要因ＩＮＴ０に対する割り込み
があったことを割り込み出力信号５で示し、繋がれてい
なければ割り込みが無いことを表示する。これにより、
割り込みレジスタ１４を見れば、割り込みＩＮＴ０が発
生しているか否かを容易に検知することができる。
の割り込みキューヘッダ２０を辿り、割り込み数値情報
２１が繋がれているか否かを調べる。この結果、繋がれ
ていれば、その割り込み要因ＩＮＴ０に対する割り込み
があったことを割り込み出力信号５で示し、繋がれてい
なければ割り込みが無いことを表示する。これにより、
割り込みレジスタ１４を見れば、割り込みＩＮＴ０が発
生しているか否かを容易に検知することができる。
【００３５】ここで、再び割り込みＩＮＴ０が発生し、
再度割り込み入力信号１が割り込みコントローラ１０に
入力された場合、割り込み入力信号１が割り込み受信部
１１で受信入力され、上述した場合と同じ手順で割り込
みは割り込み数値情報２２に変換され、バッファ１３に
追加，保存される。これにより、同じ割り込み要因ＩＮ
Ｔ０の割り込みが連続して発生しても、割り込みが発生
したことは、全てバッファ１３に割り込み数値情報２
１，２２として保存されることになる。
再度割り込み入力信号１が割り込みコントローラ１０に
入力された場合、割り込み入力信号１が割り込み受信部
１１で受信入力され、上述した場合と同じ手順で割り込
みは割り込み数値情報２２に変換され、バッファ１３に
追加，保存される。これにより、同じ割り込み要因ＩＮ
Ｔ０の割り込みが連続して発生しても、割り込みが発生
したことは、全てバッファ１３に割り込み数値情報２
１，２２として保存されることになる。
【００３６】更に、連続して割り込みＩＮＴ０が発生
し、再度割り込み入力信号１が割り込みコントローラ１
０に入力された場合、割り込み入力信号１が割り込み受
信部１１で受信入力され、上述した場合と同じ手順で割
り込みは割り込み数値情報２３に変換され、バッファ１
３に追加，保存される。
し、再度割り込み入力信号１が割り込みコントローラ１
０に入力された場合、割り込み入力信号１が割り込み受
信部１１で受信入力され、上述した場合と同じ手順で割
り込みは割り込み数値情報２３に変換され、バッファ１
３に追加，保存される。
【００３７】加えて、割り込みコントローラ１０に接続
されている外部機器が割り込みＩＮＴ０を認識処理し、
割り込み処理完了信号９を返すと、バッファ１３のその
割り込みに対応した割り込みキューヘッダ２０の先頭か
ら、割り込み数値情報２１が削除される。又、割り込み
レジスタ１４は、割り込みＩＮＴ０に対応した割り込み
キューヘッダ２０から割り込み数値情報を探すと、割り
込み数値情報２２，２３が残っている（未処理の割り込
みが存在している）ことが判り、再び割り込みＩＮＴ０
があったことを割り込み出力信号５により示し、外部機
器に割り込み処理を促す。
されている外部機器が割り込みＩＮＴ０を認識処理し、
割り込み処理完了信号９を返すと、バッファ１３のその
割り込みに対応した割り込みキューヘッダ２０の先頭か
ら、割り込み数値情報２１が削除される。又、割り込み
レジスタ１４は、割り込みＩＮＴ０に対応した割り込み
キューヘッダ２０から割り込み数値情報を探すと、割り
込み数値情報２２，２３が残っている（未処理の割り込
みが存在している）ことが判り、再び割り込みＩＮＴ０
があったことを割り込み出力信号５により示し、外部機
器に割り込み処理を促す。
【００３８】
【発明の効果】以上に述べた通り、本発明の割り込みコ
ントローラによれば、割り込み入力信号を割り込み数値
情報に変換し、それをキュー形式で保存することで全て
の割り込みを外部機器に伝えることができるため、同一
要因の割り込みが連続して発生した場合にもその全部を
取り零すこと無く、外部機器に知らせることができるよ
うになる。又、この割り込みコントローラの場合、受信
した割り込みを外部機器に知らせ、その割り込み処理完
了信号を受けなくても同一の割り込みを内部に保存して
おけるため、割り込み受け付け処理が外部機器に影響さ
れないで済むようになる。結果として、同一の割り込み
要因において割り込みが連続して発生したときに二回目
以降の割り込みであっても正しく受け付け、適確に外部
機器に知らせ得る割り込みコントローラが具現されるよ
うになる。
ントローラによれば、割り込み入力信号を割り込み数値
情報に変換し、それをキュー形式で保存することで全て
の割り込みを外部機器に伝えることができるため、同一
要因の割り込みが連続して発生した場合にもその全部を
取り零すこと無く、外部機器に知らせることができるよ
うになる。又、この割り込みコントローラの場合、受信
した割り込みを外部機器に知らせ、その割り込み処理完
了信号を受けなくても同一の割り込みを内部に保存して
おけるため、割り込み受け付け処理が外部機器に影響さ
れないで済むようになる。結果として、同一の割り込み
要因において割り込みが連続して発生したときに二回目
以降の割り込みであっても正しく受け付け、適確に外部
機器に知らせ得る割り込みコントローラが具現されるよ
うになる。
【図１】本発明の一実施例に係る割り込みコントローラ
の基本構成を示したブロック図である。
の基本構成を示したブロック図である。
【図２】図１に示す割り込みコントローラに備えられる
バッファの内部構造を示したものである。
バッファの内部構造を示したものである。
【図３】従来の割り込みコントローラの一例に係る機能
処理構成を示したブロック図である。
処理構成を示したブロック図である。
【図４】従来の割り込みコントローラの他例に係る機能
処理構成を示したブロック図である。
処理構成を示したブロック図である。
１〜４，１０１〜１０４，２０１〜２０４ 割り込み入
力信号 ５〜８ 割り込み出力信号 ９，１１０，２１３ 割り込み処理完了信号 １０ 割り込みコントローラ １１ 割り込み受信部 １２ 割り込み数値変換部 １３ バッファ １４ 割り込みレジスタ １５ 割り込み制御部 ２０，３０，４０ 割り込みキューヘッダ ２１，２２，２３，３１，３２，４１ 割り込み数値情
報 ５０ 割り込み待ち行列 １０５〜１０８，２０５〜２０８ 割り込み要求信号 １０９，２１２ 割り込み要求制御レジスタ ２０９〜２１１ 割り込み要求保持情報 ２１４ フィードバック信号 ２１５ 判定回路 ２１６ リセット信号
力信号 ５〜８ 割り込み出力信号 ９，１１０，２１３ 割り込み処理完了信号 １０ 割り込みコントローラ １１ 割り込み受信部 １２ 割り込み数値変換部 １３ バッファ １４ 割り込みレジスタ １５ 割り込み制御部 ２０，３０，４０ 割り込みキューヘッダ ２１，２２，２３，３１，３２，４１ 割り込み数値情
報 ５０ 割り込み待ち行列 １０５〜１０８，２０５〜２０８ 割り込み要求信号 １０９，２１２ 割り込み要求制御レジスタ ２０９〜２１１ 割り込み要求保持情報 ２１４ フィードバック信号 ２１５ 判定回路 ２１６ リセット信号
Claims (3)
- 【請求項１】 所定数の割り込み入力信号を割り込み数
値に変換して割り込み数値情報を得る割り込み数値化手
段と、前記割り込み数値情報を割り込み要因毎に応じて
キュー形式で保存する割り込み数値情報保存手段とを有
することを特徴とする割り込みコントローラ。 - 【請求項２】 請求項１記載の割り込みコントローラに
おいて、前記割り込み数値情報保存手段は、内部が割り
込み要因毎のレベル別に対応して互いに繋がれた複数の
割り込みキューヘッダと、前記複数の割り込みキューヘ
ッダ別に従属して繋がれた前記割り込み数値情報を表わ
す割り込み待ち行列とから成るバッファであることを特
徴とする割り込みコントローラ。 - 【請求項３】 請求項２記載の割り込みコントローラに
おいて、前記複数の割り込みキューヘッダ及び前記割り
込み待ち行列を検索した結果に基づいて前記所定数の割
り込み入力信号に対応する所定数の割り込み出力信号と
して出力する割り込みレジスタを備えたことを特徴とす
る割り込みコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26734196A JPH10111809A (ja) | 1996-10-08 | 1996-10-08 | 割り込みコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26734196A JPH10111809A (ja) | 1996-10-08 | 1996-10-08 | 割り込みコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10111809A true JPH10111809A (ja) | 1998-04-28 |
Family
ID=17443481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26734196A Pending JPH10111809A (ja) | 1996-10-08 | 1996-10-08 | 割り込みコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10111809A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515280A (ja) * | 2006-11-27 | 2009-04-09 | インテル コーポレイション | 中央化された割り込みコントローラ |
| JP2009301116A (ja) * | 2008-06-10 | 2009-12-24 | Yokogawa Electric Corp | 割り込み装置及びこれを備えた割り込みシステム |
| JP2012009063A (ja) * | 2011-09-05 | 2012-01-12 | Intel Corp | 中央化された割り込みコントローラ |
| JP2013232249A (ja) * | 2013-08-22 | 2013-11-14 | Intel Corp | 中央化された割り込みコントローラ |
-
1996
- 1996-10-08 JP JP26734196A patent/JPH10111809A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515280A (ja) * | 2006-11-27 | 2009-04-09 | インテル コーポレイション | 中央化された割り込みコントローラ |
| JP2009301116A (ja) * | 2008-06-10 | 2009-12-24 | Yokogawa Electric Corp | 割り込み装置及びこれを備えた割り込みシステム |
| JP2012009063A (ja) * | 2011-09-05 | 2012-01-12 | Intel Corp | 中央化された割り込みコントローラ |
| JP2013232249A (ja) * | 2013-08-22 | 2013-11-14 | Intel Corp | 中央化された割り込みコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454255B2 (ja) | ||
| US5682480A (en) | Parallel computer system for performing barrier synchronization by transferring the synchronization packet through a path which bypasses the packet buffer in response to an interrupt | |
| JPH07282090A (ja) | データ収集方式 | |
| JPH10111809A (ja) | 割り込みコントローラ | |
| EP0578496B1 (en) | Job execution method in multi-CPU system | |
| US6459706B1 (en) | Message-passing communication system generating task for monitoring a specific communication path | |
| JP2567063B2 (ja) | ポーリング方法 | |
| US20030108053A1 (en) | Node-to-node data transfer method and node-to-node data transfer apparatus | |
| US20030023799A1 (en) | Interrupt processing apparatus | |
| JP2003228404A (ja) | プログラマブルロジックコントローラ | |
| US5303345A (en) | Method for controlling data sending and receiving operations of a microprocessor | |
| JPH08137703A (ja) | タスク切替装置 | |
| JPH09269936A (ja) | リモートリード処理方法およびその装置 | |
| JP3161174B2 (ja) | ボタン電話装置 | |
| JP2806855B2 (ja) | 入出力制御システム | |
| JPH0561609A (ja) | 磁気デイスク装置 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JP2733283B2 (ja) | シリアル伝送制御装置 | |
| JPH07104842A (ja) | データ収集方式 | |
| JPH06343083A (ja) | 伝送データの管理装置 | |
| JPH08147175A (ja) | 割り込み制御装置 | |
| JPS61151746A (ja) | デ−タエラ−の処理方法 | |
| JP2001209548A (ja) | マイクロコンピュータシステム | |
| JPS607864B2 (ja) | デ−タ伝送装置 | |
| JPS6153850A (ja) | 受信デ−タ正常異常判断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990421 |