JP2015532994A - メッセージシグナル割込みの通信 - Google Patents

メッセージシグナル割込みの通信 Download PDF

Info

Publication number
JP2015532994A
JP2015532994A JP2015538558A JP2015538558A JP2015532994A JP 2015532994 A JP2015532994 A JP 2015532994A JP 2015538558 A JP2015538558 A JP 2015538558A JP 2015538558 A JP2015538558 A JP 2015538558A JP 2015532994 A JP2015532994 A JP 2015532994A
Authority
JP
Japan
Prior art keywords
interrupt
pending
data
destinations
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015538558A
Other languages
English (en)
Other versions
JP6254603B2 (ja
Inventor
リチャード・ロイ・グリセンスウェイト
アンソニー・ジェブソン
アンドリュー・クリストファー・ローズ
マシュー・リュシアン・エヴァンズ
Original Assignee
アーム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーム・リミテッド filed Critical アーム・リミテッド
Publication of JP2015532994A publication Critical patent/JP2015532994A/ja
Application granted granted Critical
Publication of JP6254603B2 publication Critical patent/JP6254603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)

Abstract

グローバル割込み番号空間38がメッセージシグナル割込みを使用して提供される。割込みデスティネーション10、12、14、16が、全てのキャッシュによって共有されるグローバル保留ステータスメモリ34または個別の独立した保留ステータスメモリ56によって提供されるいずれかの補助記憶を用いた保留割込みキャッシュ24を用いて設けられる。割込み番号空間はどの割込みデスティネーションがどの領域の責任を有するのかを示すために使用されるプログラマブルマッピングデータを用いて領域に分割されてもよい。割り込みが、ある割込みデスティネーションから別の割込みデスティネーションに退避されるとき、このようなプログラマブルマッピングデータは更新される。保留割込みは、この保留割込みデータが新しく責任を有する割込みデスティネーションによって拾われてよいように、再割当て処理中にグローバル保留ステータスメモリ34にフラッシュバックされてもよい。

Description

本発明は、データ処理システムの分野に関し、より詳細には、本発明は、1つまたは複数の割込みソースと、複数の割込みデスティネーションとの間のメッセージシグナル割込みの通信に関する。
1つまたは複数の割込みソース(例えば、コンピュータシステム内のデバイス)と、複数の割込みデスティネーション(例えば、これらの割込みを処理するためのプロセッサ)との間で受け渡されるメッセージシグナル割込みをサポートする通信機構を提供することが知られている。個々の割込みデスティネーションのそれぞれが、それぞれの割込み番号で100またはそれ以上の異なる割込み応答するように形成されうることも可能である。メッセージシグナル割込みは、割込みデスティネーションのアドレスおよび割込みデスティネーションでの割込み番号を含む。このような多くの割込み番号の数を提供することは、使用される割込み番号によって割込みソースから割込みデスティネーションへ情報が受け渡されることを可能にし、それにより割込み通信のオーバーヘッドを削減するとともに割込み処理を高速化することを可能にする。
現在アクティブなプロセッサの数が時間とともに動的に変化してもよい複数のプロセッサを用いてデータ処理システムを提供することも知られている。処理負荷が高いとき、全てのプロセッサがアクティブでもよいが、処理負荷が低下した場合、プロセッサのうちの1つまたは複数が電力節約のためにシャットダウンされてもよい。この状況において、シャットダウン中のプロセッサは、上記プロセッサによって処理されるべき任意の保留割込みを異なるプロセッサにハンドオーバする責任があることが必要である。あるシナリオにおいて、全てのプロセッサはシャットダウンおよび保留割込みに対する責任を単一の残りのプロセッサに転送してもよく、全てのシャットダウンされるプロセッサが全ての割込みが保留中であった状態にあったとすることが可能である。この状況を扱うため、責任を引き継いだプロセッサは記憶リソース、典型的には全ての他のプロセッサからの全ての割込みが潜在的にバッファリングできるのに十分な数の、上記プロセッサに対する割込みハンドラの一部を形成するレジスタを有する必要がある。
プロセッサの数が増大し、割込みの数が増大するとき、上記のアプローチはうまくスケーリングされないことが理解されよう。既存の記憶手段の機構を拡張することによる各プロセッサに関連付けられた保留割込みをバッファリングするためのレジスタの提供は、所望しない回路規模および商品電力の増大という過度のオーバーヘッドの要求をもたらす。
本発明の一見地から、1つまたは複数の割込みソースと、複数の割込みデスティネーションとの間でメッセージシグナル割込みを通信するための割込み通信装置であって、
1つまたは複数の割込みソースのうちの1つからメッセージシグナル割込みを受信するとともに、保留ステータスデータ記憶回路内の関連する記憶位置で保留ステータスデータのストレージにトリガをかけるように構成される割込み変換回路であって、記憶位置は、複数の割込みデスティネーションによって共有されるグローバル割込み番号空間内のメッセージシグナル割込みの割込み番号を表す割込み変換回路と、
複数の割込みデスティネーションのそれぞれの1つにそれぞれ関連付けられ、保留ステータスデータ記憶回路から、グローバル割込み番号空間内の関連する割込み番号を用いて保留ステータスデータを読み出すとともに、複数の割込みデスティネーションのうちのそれぞれの1つによって処理される割込みにトリガをかけるように構成される、複数の割込みデータ読み出し回路と、
を備える割込み通信装置が提供される。
現在の技術は、特定のプロセッサに割り込みを示すアドレスと、特定のプロセッサに対する割込みを特定する割込み番号とを用いてメッセージシグナル割込みを生成するよりもむしろ、複数の割込みデスティネーション(例えば、プロセッサ)によって共有されるグローバル割込み番号空間をサポートする方が有利であると認識している。このようなグローバル割込み番号空間を提供することは、より効率的な記憶と、割込みデスティネーション間の割込みのハンドリングおよび再割当てとを容易にする。多くの場合、全体の可能な割込みの数のうち、相対的に小さな数だけが任意の所与の時間で保留されているであろうにも関わらず、システムは、多くの数または全ての保留割込みが所与の時間で保留されている状況に対処可能でなければならないことが了解されよう。
保留ステータスデータ割込みがハンドリングされながら効率を上げる1つの可能性は、割込みデスティネーションのうちのそれぞれ1つにそれぞれが関連付けられた複数の保留割込みキャッシュを含むとともに、それぞれの割込みデスティネーションに対して保留している割込み番号を示すデータを記憶するように構成される形式である、保留ステータスデータ記憶回路を提供することである。この方法において、大きなグローバル割込み番号空間が提供されるにも関わらず、それぞれの割込みデスティネーションに関連付けられた保留ステータスデータへの高速アクセスを提供するために使用される、相対的に小さく、効率的なキャッシュが提供される。全体としての保留ステータスデータ記憶回路は完全なグローバル割込み番号空間を記憶することができるが、保留割込みキャッシュは、保留ステータスデータのローカルコピーを特定の割込みデスティネーションに関連するものとしてキャッシュ可能である。
保留割込みキャッシュは、ライトバックキャッシュとして構成されてもよい。この方法において、記憶空間が保留キャッシュ内で利用可能である場合、保留割込みデータがキャッシュの補助記憶にライトバックされる必要なく受信されたときに、保留割込みデータは保留割込みキャッシュに直接書き込まれてもよい。このことは、電力消費を削減し、動作を高速化する。
新しいメッセージシグナル割込みが受信されて、結果としてそのキャッシュが既にフルである割込みデスティネーションに対する保留ステータスデータとなる場合、そのキャッシュに既に記憶されている保留割込みデータのうちの最低優先順位の保留割込みデータ記憶および新しい割込みは、適切な場合、割込みデータの新たに到達する部分である潜在的により高い優先順位のために補助記憶に流出して場所が空けられる(make room)。
同様の方法で、保留割込みキャッシュがフルではなく、かつキャッシュ内に存在せず補助記憶内に記憶された保留データステータスがある場合、最高優先順位の保留割込みデータが補助記憶から保留割込みキャッシュへフェッチされてもよい。
保留ステータスデータのグローバルストレージに加えて、割込みに関連付けられた優先順位およびイネーブルデータに対するグローバル記憶空間を提供することも可能である。この優先順位およびイネーブルデータは、それぞれの割込みデスティネーションによってキャッシュされてもよい。この優先順位およびイネーブルデータは、補助記憶が大容量のこの優先順位およびイネーブルデータを扱うための容量を提供しながら、このように急速な使用を可能にする。優先順位およびイネーブルデータのキャッシングは、優先順位およびイネーブルデータ内の局所性(locality)の存在も認識する。例えば、特定の割込みに対する優先順位データが優先順位キャッシュにフェッチされている場合、同じ割込みが短期間で再発生し、優先順位データが優先順位キャッシュ内に既に存在しているであろう、重要な可能性がある。
ある実施形態では、優先順位レベルを共有する隣接する割込み番号のグループを提供することが可能である。個々の割込み番号の粒度の最終的なレベルでの優先順位レベルを特定する能力は、多くの現実の状況においては実際には必要ではなく、隣接する割込み番号のグループのそれぞれにおいてのみ優先順位レベルが提供されることによって、記憶空間が節約されてもよい。
ある実施形態では、割込みデスティネーションのうちの1つにそれぞれ関連付けられ、関係している割込みデスティネーションが保留割込みをサービスする責任を有するグローバル割込み番号空間内の1つまたは複数の領域を示すように機能する複数のマッピングコントローラが設けられてもよい。この結果、それぞれの割込みデスティネーションが任意の割込み番号をハンドリングすることを可能にしながら、適切なマッピングデータがそのマッピングコントローラ内に記憶される場合にのみ、保留割込みをサービスすることができる。グローバル割込み番号空間は、プログラマブルマッピングデータを使用して割込みデスティネーション間で転換(divert)されてもよく、その結果割込みデスティネーションのそれぞれは、保留割込みデータのそのキャッシュと、割込みデスティネーションが責任を有する領域についてのサービス割込みとを維持することについての関心のみを必要とする。
このような実施形態において、保留ステータスデータ記憶回路は、複数の割込みデータ読み出し回路によって共有されるグローバル保留ステータスメモリを含んでもよい。このグローバル保留ステータスメモリは、保留ビットを記憶する目的で特に設けられた専用メモリであってもよく、代替的には、異なる状況においては他のデータを記憶することが可能な汎用メモリを備えた、全体としてのコンピュータシステムの汎用メモリの一部であってもよい。
このタイプの実施形態の文脈において、保留割込みキャッシュは、プログラマブルマッピングデータが、関連する割込みデスティネーションが責任を有することを示している、メモリのこれらの領域についての保留割込みを記憶する。所与の割込み番号に対する責任の再割当てが存在するとき、現在の割込みデスティネーションの保留割込みキャッシュ内に記憶された関連する任意の保留割込みデータは、そこから新しく責任を有する割込みデスティネーションによって受け取られてもよいグローバル保留ステータスメモリへフラッシュ(flush)バックされる。全ての割込みデスティネーションがグローバル保留ステータスメモリを共有するとともに、プログラマブルマッピングデータが現在保留割込みに対する責任を有することを示すために更新されるときに保留ステータスデータをそれらの保留割込みキャッシュに受け取ることから、責任を割り当てられた場合、グローバル保留ステータスメモリ内に既に存在する保留割込みデータは移動される必要はない。
特定の割込み番号に対する責任の退避(migration)が発生したとき、任意の新たに受信したメッセージシグナル割込みは、補助記憶へのフラッシュバックが任意のキャッシュされた保留割込みデータについて完了するまで、割込み変換回路によって機能停止(stall)される。
本願の技術の別のタイプの実施形態は、複数の割込みデスティネーションのそれぞれに対する別個の保留ステータスメモリを提供する。別個の保留ステータスメモリはグローバル割込み番号空間全体を記憶することができでてもよく、例えば、専用レジスタよりもむしろ例えばランダムアクセスメモリストレージを利用し、キャッシングのような技術を使用して速度と効率を改善することができる。
それぞれの割込みデスティネーションに対して設けられる別個の保留ステータスメモリは、例えば、保留ビットを記憶するために専用化された専用メモリ、または保留ビットに加えて他のデータを記憶してもよい汎用メモリの一部であってもよい。保留ステータスメモリは、関係しているデータ処理システムの汎用メモリ空間の一部であってもよい。
このタイプの実施形態の文脈において、割込み番号が現在の割込みデスティネーションから新しい割込みデスティネーションへ退避されたとき、現在の割込みデスティネーションに対する別個の保留ステータスメモリ内の任意の対応するエントリは、新しい割込みデスティネーションの別個の保留ステータスメモリに転送される。この結果、再割当てされるべき保留割込みデータは、別個の保留ステータスメモリから、新しく責任を有する割込み番号に対する割込みデスティネーションのステータスメモリへ転送される。
割込みデスティネーション間の割込み番号のそのような再割当てを実行するとき、新たに受信したメッセージシグナル割込みは、転送が完了するまで割込み変換回路によって機能停止されることが可能である。
別の態様から見れば、本発明は、1つまたは複数の割込みソースと、複数の割込みデスティネーションとの間でメッセージシグナル割込みを通信するための割込み通信装置であって、上記装置が、
1つまたは複数の割込みソースのうちの1つからメッセージシグナル割込みを受信するとともに、保留ステータスデータを記憶するための保留ステータスデータ記憶手段内の関連する記憶位置で保留ステータスデータのストレージにトリガをかけるための割込み変換手段であって、ここで記憶位置は、複数の割込みデスティネーションによって共有されるグローバル割込み番号空間内のメッセージシグナル割込みの割込み番号を表す、割込み変換手段と、
複数の割込みデスティネーションのそれぞれの1つにそれぞれ関連付けられ、保留ステータスデータ記憶手段からグローバル割込み番号空間内の関連する割込み番号を用いて保留ステータスデータを読み出すとともに、複数の割込みデスティネーションのうちのそれぞれの1つによって処理される割込みにトリガをかけるための複数の割込みデータ読み出し手段を備える割込み通信装置を提供する。
さらなる態様から見れば、本発明は、1つまたは複数の割込みソースと、複数の割込みデスティネーションとの間でメッセージシグナル割込みを通信するための方法であって、
1つまたは複数の割込みソースのうちの1つからメッセージシグナル割込みを受信するステップと、
保留ステータスデータ記憶回路内の関連する記憶位置で保留ステータスデータのストレージにトリガをかけるステップであって、記憶位置は、複数の割込みデスティネーションによって共有されるグローバル割込み番号空間内のメッセージシグナル割込みの割込み番号を表すステップと、
複数の割込みデスティネーションのうちのそれぞれの1つに対して、保留ステータスデータ記憶回路からグローバル割込み番号空間内の関連する割込み番号を用いて保留ステータスデータを読み出すステップと、
複数の割込みデスティネーションのうちのそれぞれの1つによって処理される割込みにトリガをかけるステップとを備える方法を提供する。
本願発明の実施形態は、添付の図面を参照して単なる例として説明される。
図1は、複数の割込みソース、複数の割込みデスティネーション、およびメッセージシグナル割込みを通信するための割込み通信装置を組み入れたデータ処理システムを概略的に図示する図である。 図2は、プログラマブルマッピングデータによって複数の領域に分割されたグローバル割込み番号空間および、割込み番号とグローバル保留ステータスメモリ内のビットとの関係を概略的に図示する図である。 図3は、図1の実施形態における、ある割込みデスティネーションから別の割込みデスティネーションへの割込み番号の再割当てを概略的に図示するフロー図である。 図4は、複数の割込みソース、複数の割込みデスティネーション、およびそれぞれが特定の割込みデスティネーションに専用化された、複数の別個の保留ステータスメモリを含む割込み通信装置を有するデータを処理するための装置の第2の例示的な実施形態を示す図である。 図5は、グローバル割込み番号空間を介したメッセージシグナル割込みの通信の概略的なフロー図である。
図1は、複数のデータ割込みソース4、6、および8ならびに複数の割込みデスティネーション10、12、14、および16を組み入れたデータ処理システム2を概略的に図示する図である。割込みデスティネーションは、典型的にはマルチプロセッサシステム内の異なるプロセッサであってもよい。これらの個々のプロセッサは処理負荷に依存して動的にパワーオンおよびパワーダウンされてもよい。プロセッサがパワーダウンされたとき、パワーダウンされたプロセッサに対する任意の保留割込みはサービスするための別のプロセッサに割当てられる必要がある。
割込みソース4、6、および8は、U/Oデバイス、DMAエンジンおよび他の周辺デバイスなどの様々な異なる形式をとってもよい。割込みソース4、6、および8は、ルートコンプレックス18に供給されるメッセージシグナル割込みMSI−Xを生成する。このようなメッセージシグナル割込みは、例えば、PCI−Expressをサポートするシステムに知られている。それら自身におけるこのようなメッセージシグナル割込みおよびルートコンプレックス18は、当業者によく知られているため、ここではこれ以上説明しない。
周知技術とは異なるメッセージシグナル割込みの一態様は、割込みデスティネーション10、12、14、および16の全てによって共有されるグローバル割込み番号空間の使用である。この結果、特定の割込みデスティネーションをそのアドレスとして特定し、その割込みデスティネーションに特有の割込み番号を与えるメッセージシグナル割込みの代わりに、より多くの数の割込み番号がグローバル割込み番号空間によって提供され、割込み変換回路22によって異なる割込みデスティネーション10、12、14、および16に割当てられる。
図1に示すように、割込み変換回路20は、異なる割込みデスティネーション10、12、14、および16が責任を有するグローバル割込み番号空間内の異なる領域を示すプログラマブルマッピングデータ22に応答する。割込み変換回路22は、受信したメッセージシグナル割込みがサービスされてもよいように、受信したメッセージシグナル割込みを所望の割込みデスティネーション10、12、14、および16に指示する。
個々の割込みデスティネーション10、12、14、および16は、それらに関連付けられた保留割込みキャッシュ24、マッピングコントローラ26、優先順位およびイネーブルキャッシュ28(これは分離した個々の優先順位およびイネーブルキャッシュまたは統一された優先順位およびイネーブルキャッシュの形式であってもよい)、割込みデータ読み出し回路32、およびキャッシュコントローラ30をそれぞれ有する。保留割込みキャッシュ24は、新たに受信した割込みが、保留割込みキャッシュ24から流出またはフラッシュされない限り、(許可された空間である)保留割込みキャッシュ24内に格納され、外のグローバル保留ステータスメモリ34には書き込まれないようなライトバックキャッシュとして構成される。割込みデータ読み出し回路32は、保留割込みキャッシュ24内に記憶された保留割込みデータを読み出し、特定された割込み番号に従って割込み処理にトリガをかけるために、関連付けられた割込みデスティネーション10、12、14、および16に供給される割込み信号を生成する。
異なる割込み番号は、それらに関連付けられた異なる優先順位レベルを有してもよいことを了解されたい。この優先順位情報は、グローバル優先順位データ記憶回路28、36内に記憶されてもよい。この例における優先順位データ記憶回路は、優先順位及びイネーブルグローバルメモリ36と組み合わされた優先順位およびイネーブルキャッシュ28の形式をとることを了解されたい。同様の方法で、保留割込みデータに対する保留ステータスデータ記憶回路は、保留割込みキャッシュ24およびグローバル保留ステータスメモリ34の形式をとり、これらは保留割込みキャッシュ24への補助記憶として稼働する。
キャッシュコントローラ30は、キャッシュ24および28へのデータのフェッチ、キャッシュ24および28からのデータの流出およびキャッシュ24および28のフラッシュを制御する。保留割込みキャッシュ24がフルであり、かつ新しい割込みを受信した場合、最低優先順位の割込みは保留割込みキャッシュ内に保持されて、新たに受信した割込みは、グローバル保留ステータスメモリ34へ流出する。同様の方法で、保留割込みキャッシュ24がフルではなく、その特定の割込みデスティネーションおよび保留割込みストア24が責任を有する領域に対するグローバル保留ステータスメモリ内でセットされている保留割込みを示す保留ビットが存在する場合、最高優先順位の保留割込みは、そこから関係している割込みデスティネーション10、12、14、および16によってサービスされていてもよい保留割込みキャッシュ24にフェッチバックされる。
マッピングコントローラ26は、ビットフィールドを有するマッピングデータを、隣接する割込み番号の領域に対応するこれらのビットのそれぞれとともに、グローバル割込み番号空間内に記憶する。マッピングデータ内の特定のビットがセットされている場合、これは関連付けられた割込みデスティネーションが、関係しているグローバル割込み番号空間の対応する領域内の割込みをサービスする責任を有することを示す。この結果、キャッシュコントローラ30はマッピングデータを読み出して、グローバル保留ステータスメモリ34内に記憶された保留ビットデータのどの領域が、マッピングコントローラ26に関連付けられた割込みデスティネーションの責任を有するかを決定してもよい。この結果、キャッシュコントローラ30は、空間が保留割込みキャッシュ24内に許可されるとき、その割込みデスティネーションによってサービスするための割込みデスティネーションのための特定の領域から、保留ビットによって示された保留割込みデータをフェッチする。割込みデスティネーションがパワーダウンされた場合のような、領域が割込みデスティネーション間で再割当てされたとき、プログラマブルマッピングデータは、パワーダウンされている割込みデスティネーションによって以前に管理されていれたグローバル割込み番号空間内の領域から割込みのサービスを引き継ぐ、割込みデスティネーションの新しい責任を反映するように代替される。そのような転送が発生したとき、これらの割込みが新しく責任を有する割込みデスティネーションに到達する前に、新しく責任を有する割込みデスティネーションが適切にセットされる(すなわち、これらの領域に対する責任を知っている)ように、割込み変換回路20は関係している割込み番号の領域に対する任意の新たに受信した割込みを機能停止するように働く。
異なる割込みに関連付けられた優先順位およびイネーブルデータは、補助記憶として働くグローバル優先順位およびイネーブルメモリ36を有した優先順位およびイネーブルキャッシュ28内に記憶される。優先順位およびイネーブルキャッシュ28は、優先順位およびイネーブルデータが必要とされる特定の割込み番号が発生した場合、同じ割込みまたは割込み番号空間における近接した割込みがその後すぐに発生する可能性が高いような、特定の優先順位およびイネーブルデータになされるアクセス内の局所性から利益を得てもよい。この結果、そのような新しい割込みに対する優先順位およびイネーブルデータは、統計的に優先順位およびイネーブルキャッシュ28内に既に存在する可能性が高い。優先順位データは、保留割込みがサービスされる順序を制御する優先順位レベルを示す。より高い優先順位レベルを有する保留割込みは、より低い優先順位レベルの保留割込みの前にサービスされる。イネーブルデータは、特定の割込み番号がシステム全体として、または特定の割込みデスティネーションに対して有効にされているかどうかを示す。
図2は、グローバル割込み番号空間38を概略的に図示する。個々の割込み番号N(40)は、このグローバル割込み番号空間38内に位置する。グローバル割込み番号空間は、それぞれが隣接する割込み番号から構成される複数の領域に分割される。上述したように、これらの領域のそれぞれは、プログラマブルマッピングデータ42内のビットに対応する。プログラマブルマッピングデータは、割込みデスティネーション10、12、14、および16のそれぞれに対して供給され、割込みデスティネーションがサービスをする責任を有するのがグローバル割込み番号空間のどの領域であるかを示す。プログラマブルマッピングデータはまた、プログラマブルマッピングデータを管理し、調整する責任を有する、割込み変換回路20のレジスタ22内に記憶される。プログラマブルマッピングデータは、ソフトウェアの制御下、例えばオペレーティングシステムソフトウェアによってセットされてもよく、ある実施形態では、ハード接続された構成でもよい。
それぞれの領域内において、同じ優先順位レベルを共有する、多数の割込み番号のグループが提供される。ある実施形態では、割込み番号ごとに、個々の優先順位レベルのきめ細かいレベルで指定された優先順位レベルを有する必要はなく、むしろ、隣接する割込み番号のグループが優先順位レベルを共有することが可能である。割り込みイネーブルは、割込み番号ベースで個々の割込み番号に対してセットされてもよい。
また、図2は、グローバル保留ステータスメモリ34を示す。これは、グローバル割込み番号空間38内のそれぞれの割込み番号に対する保留ビット44を提供する。この保留ビットがセットされている場合、関連する割込み番号からの保留割込みが存在することを示す。この結果、グローバル保留ステータスメモリ34内の保留ビットの記憶位置は、グローバル割込み番号空間38内の対応する割込み番号を示す。保留ビットがセットされている場合、保留割込みが存在し、保留ビットがクリアされた場合、保留割込みは存在しない。グローバル保留ステータスメモリ34は、割込みに対する保留ステータスデータの密で効率的なストレージを提供する。
図3は、割込みデスティネーション10、12、14、および16の間の割込み番号の再割当てを概略的に図示するフロー図である。ステップ46で、再割当てすべき割込み番号が存在するまで、処理をウェイトする。ステップ48は、割込み変換回路20が、割込み変換回路20でそれらのさらなる割込み要求を機能停止することによって、その割込み番号へのさらなる割込み要求をブロックすることを示す。ステップ50で、切替えられる割込み番号に関連付けられた保留割込みキャッシュ24は、グローバル保留ステータスメモリ34にフラッシュバックされる。ステップ52で、現在および新しい割込みデスティネーションに対するプログラマブルマッピングデータは責任の変更を示すように更新される。図1の例示的実施形態において、割込み番号は、領域別の基準で再割当てされる(他の実施形態において、個々の割込みが再割当てされてもよい)。ステップ54で、再割当てされた割込み番号へのさらなる割込み要求のブロックは、割込み変換回路20によって解除される。
図4は第2の例示的な実施形態を示す。この例示的な実施形態は、別個の保留ステータスメモリ56が割込みデスティネーション10、12、14、および16のそれぞれに対して設けられることを除き、図1に図示されたものと同様である。図1の実施形態にある、(読み出し回路32などの)多くの共通コンポーネントは、明確性の目的のため、図4からは省略されているが、実際は存在している。本実施形態において、プログラマブルマッピングデータは、グローバル割込み番号空間を領域に分割して提供されず、割込みは個々の基準で割込みデスティネーション10、12、14、および16間で再割当てされてもよい。所与の割込みデスティネーション10、12、14、および16がパワーダウンされたとき、保留割込みデータはその保留割込みキャッシュ24内に格納され、その関連する別個の保留ステータスメモリ56が読み出され、それらの保留割込みに対する責任を引き継ぐ、割込みデスティネーションの別個の保留ステータスメモリ56(あるいは保留割込みキャッシュ24)へコピーされる。この例示的な実施形態は、プログラマブルマッピングデータおよびグローバル割込み番号空間の分割の必要性を回避し、それぞれが完全なグローバル割込み番号空間を記憶可能な別個の保留ステータスメモリ56を提供する。本実施形態は、再割当てが発生したとき、保留ビットが別個の保留ステータスメモリ56間でコピーされる必要があるという欠点がある。対照的に、図1の共有されたグローバル保留ステータスメモリ34は、全ての保留割込みの統一されたビューを格納し、そのようなメモリ間コピーは必要ない。保留割込みキャッシュ24および別個の保留ステータスメモリ56内の保留ステータスデータに対するストレージの提供は、保留ステータスメモリ56がレジスタまたはフロップではなく、効率の良いRAMであってもよいように、相対的に非常に密なデータストレージであることを可能にする。別個の保留ステータスメモリ56は、RAMの専用化されたブロックまたは本目的のために割り当てられたシステムRAMの一部(すなわち、汎用メモリの一部)であってもよい。
図5は、メッセージシグナル割込みの通信を概略的に図示するフロー図である。ステップ58で、メッセージシグナル割込みが受信される。ステップ60で、関係している割込み番号に対する保留ステータスデータがグローバル割込み番号空間38内にセットされる。この保留ステータスデータは、保留割込みキャッシュ24、または保留ステータスメモリ34、56のうちの1つの中に記憶されてもよい。ステップ62で、読み出し回路34は、ターゲット割込みデスティネーションでの保留ステータスデータを読み出す。次に、ステップ64で、ターゲット割込みデスティネーションでの割込みを処理し、割込みが扱われたことを示すために、保留割込みデータをクリアする。
2 データ処理システム
4 データ割込みソース
6 データ割込みソース
8 データ割込みソース
10 割込みデスティネーション
12 割込みデスティネーション
14 割込みデスティネーション
16 割込みデスティネーション
18 ルートコンプレックス
20 割込み変換回路
22 プログラマブルマッピングデータ
24 保留割込みキャッシュ
26 マッピングコントローラ
28 優先順位およびイネーブルキャッシュ
30 キャッシュコントローラ
32 割込みデータ読み出し回路
34 グローバル保留ステータスメモリ
36 グローバル優先順位およびイネーブルメモリ
38 グローバル割込み番号空間
40 割込み番号
42 プログラマブルマッピングデータ
44 保留ビット
56 別個の保留ステータスメモリ
図5は、メッセージシグナル割込みの通信を概略的に図示するフロー図である。ステップ58で、メッセージシグナル割込みが受信される。ステップ60で、関係している割込み番号に対する保留ステータスデータがグローバル割込み番号空間38内に設定される。この保留ステータスデータは、保留割込みキャッシュ24、または保留ステータスメモリ34、56のうちの1つの中に記憶されてもよい。ステップ62で、読み出し回路32は、ターゲット割込みデスティネーションでの保留ステータスデータを読み出す。次に、ステップ64で、ターゲット割込みデスティネーションでの割込みを処理し、割込みが扱われたことを示すために、保留割込みデータをクリアする。

Claims (25)

  1. 1つまたは複数の割込みソースと、複数の割込みデスティネーションとの間でメッセージシグナル割込みを通信するための割込み通信装置であって、
    前記1つまたは複数の割込みソースのうちの1つからメッセージシグナル割込みを受信するとともに、保留ステータスデータ記憶回路内の関連する記憶位置で保留ステータスデータのストレージにトリガをかけるように構成される割込み変換回路であって、前記記憶位置は、前記複数の割込みデスティネーションによって共有されるグローバル割込み番号空間内の前記メッセージシグナル割込みの割込み番号を表す、割込み変換回路と、
    前記複数の割込みデスティネーションのそれぞれの1つにそれぞれ関連付けられ、前記保留ステータスデータ記憶回路から、前記グローバル割込み番号空間内の関連する割込み番号を用いて保留ステータスデータを読み出すとともに、前記複数の割込みデスティネーションのうちの前記それぞれの1つによって処理される割込みにトリガをかけるように構成される、複数の割込みデータ読み出し回路と
    を備える割込み通信装置。
  2. 前記保留ステータスデータ記憶回路は、前記割込みデスティネーションのうちのそれぞれの1つにそれぞれ関連付けられた複数の保留割込みキャッシュを含むとともに、前記割込みデスティネーションのうちの前記それぞれの1つによって処理されるべき1つまたは複数の保留割込みの割込み番号を示すデータを記憶するように構成される、請求項1に記載の割込み通信装置。
  3. 前記保留割込みキャッシュは、記憶空間が所与の保留割込みキャッシュ内で利用可能である場合、新たに受信されたメッセージシグナル割込みのための保留ステータスデータが、任意の補助記憶に書き込まれることなく前記所与の保留割込みキャッシュに書き込まれるようなライトバックキャッシュとして構成される、請求項2に記載の割込み通信装置。
  4. 前記所与の保留割込みキャッシュがフルの場合、新たに受信した保留ステータスデータがより高い優先順位の割込みに対応する場合に最低の保留割込みの保留ステータスデータが前記補助記憶に流出する、請求項3に記載の割込み通信装置。
  5. 前記保留割込みキャッシュがフルでない場合、前記補助記憶内の最高優先順位の保留割込みに対する保留ステータスデータが前記補助記憶から前記保留割込みキャッシュへフェッチされる、請求項3または4に記載の割込み通信装置。
  6. 前記複数の割込みデータ読み出し回路は、保留割込みの割込み番号に対応する優先順位データ記憶回路内の記憶位置に関連付けられた優先順位データを読み出すように構成され、前記優先順位データは前記保留割込みの優先順位レベルを示す、請求項1〜5のいずれか一項に記載の割込み通信装置。
  7. 前記優先順位データ記憶回路は、前記複数の割込みデスティネーションのうちのそれぞれの1つにそれぞれ関連付けられるとともに、前記複数の割込みデスティネーションのうちの前記それぞれの一つに対する最近アクセスした優先順位データを記憶する、複数の優先順位データキャッシュを含む、請求項6に記載の割込み通信装置。
  8. 前記割込み番号は複数の隣接する割込み番号のグループに分割され、各隣接する割込み番号のグループは優先順位レベルを共有する、請求項6または7に記載の割込み通信装置。
  9. 前記複数の割込みデータ読み出し回路は、保留割込みの割込み番号に対応するイネーブルデータ記憶回路内の記憶位置に関連付けられたイネーブルデータを読み出すように構成され、前記イネーブルデータは、前記保留割込みが有効にされたかどうかを示す、請求項1〜8のいずれか一項に記載の割込み通信装置。
  10. 前記イネーブルデータ記憶回路は、前記複数の割込みデスティネーションのそれぞれの1つにそれぞれ関連付けられるとともに、前記複数の割込みデスティネーションのうちの前記それぞれ一つに対する最近アクセスしたイネーブルデータを記憶する、複数のイネーブルデータキャッシュを含む、請求項9に記載の割込み通信装置。
  11. 前記複数の割込みデスティネーションのうちのそれぞれの対応する1つが保留ステータスデータに応答して割込み処理の実行する責任を有する、前記グローバル割込み番号空間内の1つまたは複数の領域を示す、前記複数の割込みデスティネーションのうちの前記対応する1つに対するプログラマブルマッピングデータを記憶するようにそれぞれが構成される複数のマッピングコントローラを備え、
    前記複数の割込みデータ読み出し回路は、前記プログラマブルマッピングデータによって示される1つまたは複数の領域内の関連する割込み番号とともに保留ステータスデータを読み出すとともに、前記複数の割込みデスティネーションのうちの前記それぞれの1つによって処理される割込みにトリガをかけることによって、前記複数の割込みデスティネーションのうちの前記それぞれ一つに対する前記プログラマブルマッピングデータに応答するように構成される、請求項1〜10のいずれか一項に記載の割込み通信装置。
  12. 前記保留ステータスデータ記憶回路は、前記複数の割込みデータ読み出し回路によって共有されるとともに、それぞれの割込み番号にマッピングされた位置とともに保留ビットを記憶するグローバル保留ステータスメモリを含み、前記保留ビットは、それぞれの割込み番号に対する割込みが保留されているかどうかを示す、請求項11に記載の割込み通信装置。
  13. 前記グローバル保留ステータスメモリは、
    前記保留ビットを記憶するために専用化された専用メモリ、および
    前記保留ビットに加えて、他のデータを記憶するように構成される汎用メモリの一部のうちの1つである、請求項12に記載の割込み通信装置。
  14. 前記保留ステータスデータ記憶回路は、前記割込みデスティネーションのうちのそれぞれの1つにそれぞれ関連付けられた複数の保留割込みキャッシュを含むとともに、前記割込みデスティネーションのうちの前記それぞれの1つに対する前記プログラマブルマッピングデータによって示される、前記1つまたは複数の領域内の1つまたは複数の保留割込みの割込み番号を示すデータを記憶するように構成される、請求項11〜13のいずれか一項に記載の割込み通信装置。
  15. 割込み番号の領域は、前記割込みデスティネーションに対するそれぞれのプログラマブルマッピングデータを変更することによって、割込みデスティネーションの間で再割当てされる、請求項11〜14のいずれか一項に記載の割込み通信装置。
  16. 前記保留ステータスデータ記憶回路は、前記割込みデスティネーションのうちのそれぞれの1つにそれぞれ関連付けられた複数の保留割込みキャッシュを含むとともに、前記割込みデスティネーションのうちの前記それぞれの1つに対する前記プログラマブルマッピングデータによって示される前記1つまたは複数の領域内の1つまたは複数の保留割込みの割込み番号を示すデータを記憶し、割込み番号の領域が割込みデスティネーションから離れて退避されたとき、前記割込みデスティネーションに関連付けられた保留割込みキャッシュは、前記プログラマブルマッピングデータが変更される前に補助記憶にフラッシュされるように構成される、請求項15に記載の割込み通信装置。
  17. 前記領域への任意の新たに受信したメッセージシグナル割込みが、前記補助記憶への前記フラッシュが完了するまで前記割込み変換回路によって機能停止される、請求項16に記載の割込み通信装置。
  18. 前記保留ステータスデータ記憶回路は、それぞれの割込み番号にマッピングされた位置とともに保留ビットを記憶するための前記複数の割込みデスティネーションのそれぞれに対する別個の保留ステータスメモリを含み、前記保留ビットはそれぞれの割込み番号に対する割込みが保留されているかどうかを示す、請求項1〜17のいずれか一項に記載の割込み通信装置。
  19. 前記別個の保留ステータスメモリのそれぞれは、
    前記保留ビットを記憶するために専用化された専用メモリ、および
    前記保留ビットに加えて、他のデータを記憶するように構成される汎用メモリの一部のうちの一つである、請求項18に記載の割込み通信装置。
  20. 割込み番号が現在の割込みデスティネーションから新しい割込みデスティネーションへ離れて退避されたとき、前記現在の割込みデスティネーションの別個の保留ステータスメモリ内の任意の対応するエントリが、前記新しい割込みデスティネーションの別個の保留ステータスメモリに転送される、請求項18または19に記載の割込み通信装置。
  21. 前記割込み番号への任意の新たに受信したメッセージシグナル割込みが前記転送が完了するまで前記割込み変換回路によって機能停止される、請求項20に記載の割込み通信装置。
  22. 1つまたは複数の割込みソースと、複数の割込みデスティネーションとの間でメッセージシグナル割込みを通信するための割込み通信装置であって、
    前記1つまたは複数の割込みソースのうちの1つからメッセージシグナル割込みを受信するとともに、保留ステータスデータを記憶するための保留ステータスデータ記憶手段内の関連する記憶位置とともに保留ステータスデータのストレージにトリガをかけるための割込み変換手段であって、前記記憶位置は、前記複数の割込みデスティネーションによって共有されるグローバル割込み番号空間内の前記メッセージシグナル割込みの割込み番号を表す、割込み変換手段と、
    前記複数の割込みデスティネーションのそれぞれの1つにそれぞれ関連付けられ、前記保留ステータスデータ記憶手段から、前記グローバル割込み番号空間内の関連する割込み番号を用いて保留ステータスデータを読み出すとともに、前記複数の割込みデスティネーションのうちの前記それぞれの1つによって処理される割込みにトリガをかけるための複数の割込みデータ読み出し手段とを備える割込み通信装置。
  23. 1つまたは複数の割込みソースと、複数の割込みデスティネーションとの間でメッセージシグナル割込みを通信するための方法であって、
    前記1つまたは複数の割込みソースのうちの1つからメッセージシグナル割込みを受信するステップと、
    保留ステータスデータ記憶回路内の関連する記憶位置とともに保留ステータスデータのストレージにトリガをかけるステップであって、前記記憶位置は、前記複数の割込みデスティネーションによって共有されるグローバル割込み番号空間内の前記メッセージシグナル割込みの割込み番号を表すステップと、
    前記複数の割込みデスティネーションのうちのそれぞれの1つに対して、前記保留ステータスデータ記憶回路から前記グローバル割込み番号空間内の関連する割込み番号を用いて保留ステータスデータを読み出すステップと、
    前記複数の割込みデスティネーションのうちの前記それぞれの1つによって処理される割込みにトリガをかけるステップとを備える方法。
  24. 添付の図面を参照して実質的にここに記載される割込み通信装置。
  25. 添付の図面を参照して実質的にここに記載されるメッセージシグナル割込みを通信するための方法。
JP2015538558A 2012-10-26 2013-08-29 メッセージシグナル割込みの通信 Active JP6254603B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/661,456 2012-10-26
US13/661,456 US8924615B2 (en) 2012-10-26 2012-10-26 Communication of message signalled interrupts
PCT/GB2013/052265 WO2014064417A1 (en) 2012-10-26 2013-08-29 Communication of message signalled interrupts

Publications (2)

Publication Number Publication Date
JP2015532994A true JP2015532994A (ja) 2015-11-16
JP6254603B2 JP6254603B2 (ja) 2017-12-27

Family

ID=49151252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015538558A Active JP6254603B2 (ja) 2012-10-26 2013-08-29 メッセージシグナル割込みの通信

Country Status (11)

Country Link
US (1) US8924615B2 (ja)
EP (1) EP2912559B1 (ja)
JP (1) JP6254603B2 (ja)
KR (1) KR102064764B1 (ja)
CN (1) CN104756094B (ja)
GB (1) GB2507396B (ja)
IL (1) IL237894B (ja)
IN (1) IN2015DN02347A (ja)
MY (1) MY169875A (ja)
TW (1) TWI573076B (ja)
WO (1) WO2014064417A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150127914A (ko) * 2014-05-07 2015-11-18 에스케이하이닉스 주식회사 복수의 프로세서들을 포함하는 반도체 장치 및 그것의 동작 방법
US10042720B2 (en) 2016-02-22 2018-08-07 International Business Machines Corporation Live partition mobility with I/O migration
US10042723B2 (en) 2016-02-23 2018-08-07 International Business Machines Corporation Failover of a virtual function exposed by an SR-IOV adapter
US10002018B2 (en) 2016-02-23 2018-06-19 International Business Machines Corporation Migrating single root I/O virtualization adapter configurations in a computing system
US10025584B2 (en) 2016-02-29 2018-07-17 International Business Machines Corporation Firmware management of SR-IOV adapters
US9720863B1 (en) 2016-10-21 2017-08-01 International Business Machines Corporation Migrating MMIO from a source I/O adapter of a source computing system to a destination I/O adapter of a destination computing system
US9720862B1 (en) 2016-10-21 2017-08-01 International Business Machines Corporation Migrating interrupts from a source I/O adapter of a computing system to a destination I/O adapter of the computing system
US9715469B1 (en) * 2016-10-21 2017-07-25 International Business Machines Corporation Migrating interrupts from a source I/O adapter of a source computing system to a destination I/O adapter of a destination computing system
US20190108149A1 (en) * 2017-10-10 2019-04-11 Qualcomm Incorporated I3c in-band interrupts directed to multiple execution environments

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156756A (ja) * 1985-12-28 1987-07-11 Hitachi Ltd 浮動割込処理方法
JP2001101014A (ja) * 1999-09-30 2001-04-13 Fujitsu Ltd 浮動割込みを保留できる情報処理装置および割込み条件変更命令実行方法
US20070106827A1 (en) * 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
JP2009515280A (ja) * 2006-11-27 2009-04-09 インテル コーポレイション 中央化された割り込みコントローラ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001878B1 (ko) 1990-03-08 1994-03-10 가부시끼가이샤 히다찌세이사꾸쇼 멀티 프로세서시스템 및 인터럽션 제어장치
US5613128A (en) 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
JPH1011411A (ja) 1996-06-26 1998-01-16 Nec Corp 割込み制御システム
US6629179B1 (en) * 2000-07-31 2003-09-30 Adaptec, Inc. Message signaled interrupt generating device and method
US7013358B2 (en) * 2003-08-09 2006-03-14 Texas Instruments Incorporated System for signaling serialized interrupts using message signaled interrupts
JP2006119802A (ja) 2004-10-20 2006-05-11 Hitachi Ltd マルチプロセッサシステム
US20060095624A1 (en) 2004-11-03 2006-05-04 Ashok Raj Retargeting device interrupt destinations
US8510491B1 (en) * 2005-04-05 2013-08-13 Oracle America, Inc. Method and apparatus for efficient interrupt event notification for a scalable input/output device
US7328296B1 (en) 2006-01-03 2008-02-05 Emc Corporation Interrupt processing system
US8725914B2 (en) 2006-08-28 2014-05-13 International Business Machines Corporation Message signaled interrupt management for a computer input/output fabric incorporating platform independent interrupt manager
US20090300232A1 (en) * 2008-05-29 2009-12-03 Himax Technologies Limited Data transmission method between a host device and a display apparatus
US7913017B2 (en) * 2008-09-25 2011-03-22 Mediatek Inc. Embedded system and interruption handling method
TW201038051A (en) * 2009-04-03 2010-10-16 Hon Hai Prec Ind Co Ltd Communication method and communication system and communication apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156756A (ja) * 1985-12-28 1987-07-11 Hitachi Ltd 浮動割込処理方法
JP2001101014A (ja) * 1999-09-30 2001-04-13 Fujitsu Ltd 浮動割込みを保留できる情報処理装置および割込み条件変更命令実行方法
US20070106827A1 (en) * 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
JP2009515280A (ja) * 2006-11-27 2009-04-09 インテル コーポレイション 中央化された割り込みコントローラ

Also Published As

Publication number Publication date
KR20150076187A (ko) 2015-07-06
WO2014064417A1 (en) 2014-05-01
CN104756094A (zh) 2015-07-01
GB2507396B (en) 2020-09-23
US8924615B2 (en) 2014-12-30
GB2507396A (en) 2014-04-30
GB201315345D0 (en) 2013-10-09
US20140122760A1 (en) 2014-05-01
MY169875A (en) 2019-05-28
IN2015DN02347A (ja) 2015-08-28
JP6254603B2 (ja) 2017-12-27
KR102064764B1 (ko) 2020-01-10
CN104756094B (zh) 2018-04-24
EP2912559B1 (en) 2017-07-26
TW201416982A (zh) 2014-05-01
EP2912559A1 (en) 2015-09-02
IL237894B (en) 2018-05-31
TWI573076B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
JP6254603B2 (ja) メッセージシグナル割込みの通信
KR101744126B1 (ko) 비대칭적 프로세서 코어 간의 협력적 실행을 위한 기법
US9075744B2 (en) Performance and power improvement on DMA writes to level two combined cache/SRAM that is caused in level one data cache and line is valid and dirty
US7917703B2 (en) Network on chip that maintains cache coherency with invalidate commands
US8010750B2 (en) Network on chip that maintains cache coherency with invalidate commands
US8719455B2 (en) DMA-based acceleration of command push buffer between host and target devices
JP5841255B2 (ja) 仮想化入力/出力のためのプロセッサローカルコヒーレンシを有するコンピュータシステム
KR102187912B1 (ko) 인터럽트들의 세트들을 구성하는 장치 및 방법
US20160275015A1 (en) Computing architecture with peripherals
TW201234264A (en) Remote core operations in a multi-core computer
US10528519B2 (en) Computing in parallel processing environments
JP2010501951A (ja) 管理モジュール、生産者及び消費者プロセッサ、その構成、共有メモリを介したインタープロセッサ通信方法
US10042773B2 (en) Advance cache allocator
JP5500272B2 (ja) 中継装置、中継履歴記録方法、及びデータ処理装置
JP2004326175A (ja) プロセッサ、キャッシュシステム及びキャッシュメモリ
US20120254530A1 (en) Microprocessor and memory access method
WO2014011309A1 (en) Data buffer exchange
JPH10247182A (ja) マルチプロセッサシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171130

R150 Certificate of patent or registration of utility model

Ref document number: 6254603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250