TWI573076B - 訊息訊號中斷之通訊 - Google Patents

訊息訊號中斷之通訊 Download PDF

Info

Publication number
TWI573076B
TWI573076B TW102131331A TW102131331A TWI573076B TW I573076 B TWI573076 B TW I573076B TW 102131331 A TW102131331 A TW 102131331A TW 102131331 A TW102131331 A TW 102131331A TW I573076 B TWI573076 B TW I573076B
Authority
TW
Taiwan
Prior art keywords
interrupt
pending
data
destinations
memory
Prior art date
Application number
TW102131331A
Other languages
English (en)
Other versions
TW201416982A (zh
Inventor
格利森斯維特理查羅伊
羅斯安德魯克里斯朵夫
杰布森安東尼
伊凡斯馬修路西安
Original Assignee
Arm股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arm股份有限公司 filed Critical Arm股份有限公司
Publication of TW201416982A publication Critical patent/TW201416982A/zh
Application granted granted Critical
Publication of TWI573076B publication Critical patent/TWI573076B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)

Description

訊息訊號中斷之通訊
本發明係關於資料處理系統之領域。更特定而言,本發明係關於一或更多個中斷來源與複數個中斷目的地之間的訊息訊號中斷之通訊。
已知提供通訊機制,該機制支援在一或更多個中斷來源(例如,電腦系統內的裝置)與複數個中斷目的地(例如,用於處理彼等中斷之處理器)之間傳遞之訊息訊號中斷。每一單獨中斷目的地有可能可經形成以便回應於一百個或更多個具有各自中斷號的不同中斷。訊息訊號中斷包含中斷目的地之位址及在中斷目的地處之中斷號。提供大量中斷號允許藉由所使用之中斷號而將資訊從中斷來源傳遞至中斷目的地,從而減少中斷通訊間接費用及加速中斷處理。
亦已知提供具有多個處理器之資料處理系統,在該系統中,目前現用處理器之數目可隨時間而動態變更。如若處理工作負荷較高,則所有處理器可能處於現用狀態;但如若處理工作負荷降低,則處理器中之一或更多者可關閉以便 節省電力。在此情況下,正在關閉之處理器必須將該處理器對於欲由該處理器處理之任何未決中斷之責任移交至一不同處理器。在一個情境下,所有處理器可能關閉並將對於該等處理器之未決中斷之責任轉移至單個剩餘處理器上,且所有已關閉之處理器原本可處於該等已關閉之處理器之所有中斷正處於未決之狀態。為處理此情況,接管責任之處理器必須具有足量之儲存資源(該等儲存資源通常為形成彼處理器之中斷處置器之部分的暫存器),使得來自所有其他處理器之潛在的所有中斷皆可得到緩衝。
將可見,當處理器數目增多及中斷數目增加時,上述方法不能很好地應用。提供暫存器以用於藉由延伸已有儲存手段機制而緩衝每一處理器所關連之未決中斷,將導致對間接費用需求過量,由此不期望地增大電路面積及電力消耗。
由一个態樣可見,本發明提供一種用於在一或更多個中斷來源與複數個中斷目的地之間通訊訊息訊號中斷之中斷通訊設備,該設備包括:中斷變換電路,經配置以自一或更多個中斷來源之一者接收訊息訊號中斷,及經配置以觸發未決狀態資料之儲存,該未決狀態資料中具有在未決狀態資料儲存電路內之關連儲存位置,該儲存位置表示訊息訊號中斷在全域中斷號空間內之中斷號,該全域中斷號空間由該等複數個中斷目的地所共享;及複數個中斷資料讀取電路,每一電路與該等複數個 中斷目的地中之各自一者關連,且每一電路經配置以從該未決狀態資料儲存電路中讀取未決狀態資料,該未決狀態資料中具有該全域中斷號空間內之關連中斷號,並且該每一電路經配置以觸發由該等複數個中斷目的地之該各自一者進行的中斷處理。
本技術認定,有利之舉係支援由複數個中斷目的地(例如,處理器)所共享之全域中斷號空間,而非產生含有位址及中斷號之訊息訊號中斷,該等位址將該等訊息訊號中斷導引至特定處理器,且該等中斷號為彼處理器指定中斷。提供此全域中斷號空間有利於在中斷目的地之間進行更高效之中斷儲存、處置及重指定。將理解,在眾多情況下,僅有相對少量的可能之中斷總數將在任何給定時間處於未決狀態,然而,系統必須能夠對付其中大量或全部未決中斷在給定時間處於未決狀態之情況。
未決狀態資料中斷可以其處置之增高效率之可能性為提供未決狀態資料儲存電路,該儲存電路之形式包括複數個未決中斷快取記憶體,每一快取記憶體與中斷目的地之一者關連且經配置以儲存資料,該資料可指示針對各自中斷目的地而未決之中斷號。以此方式,仍可提供較大之全域中斷號空間,及相對較小但高效之快取記憶體,該快取記憶體用於提供對每一中斷目的地所關連之未決狀態資料的高速存取。未決狀態資料儲存電路可整體儲存完整之全域中斷號空間,但未決中斷快取記憶體可快取與特定中斷目的地相關之此資料之本機複本。
未決中斷快取記憶體可經配置為回寫快取記憶體。以此方式,如若未決快取記憶體內具有可用儲存空間,則未決中斷資料在被接收到時可經直接寫入此未決中斷快取記憶體,而無需經回寫至快取記憶體之備份儲存器。此舉減少電力消耗及加速操作。
若接收到新訊息訊號中斷,且該中斷將針對快取記憶體已滿之中斷目的地產生未決狀態資料,則若適當,該快取記憶體中已儲存之未決中斷資料中的最低優先權之未決中斷資料儲存及該新中斷溢出至備份儲存器中,以為可能具有更高優先權之新到達之中斷資料騰出空間。
以類似之方式,如若未決中斷快取記憶體未滿,且備份儲存器內儲存有當前不處於快取記憶體中之未決資料狀態,則最高優先權之未決中斷資料可自備份儲存器經擷取至未決中斷快取記憶體內。
除未決狀態資料之全域儲存以外,亦可能為優先權資料及與中斷關連之賦能資料提供全域儲存空間。此優先權資料及賦能資料亦可由各自之中斷目的地快取。由此,此優先權及賦能資料可供快速使用,而備份儲存器提供處理大量此種優先權及賦能資料之能力。優先權及賦能資料之快取亦認定此資料存在局部性。例如,如若特定中斷之優先權資料已經擷取至優先權快取記憶體內,則存在相同中斷不久將再次出現,且該優先權資料將已存在於該優先權快取記憶體內之顯著可能性。
在一些實施例中,有可能提供共享優先權等級之連 續中斷號群組。在單個中斷號之最終細微性等級上指定優先權等級之能力實質上在眾多真實情況下可能並無必要,且儲存空間可藉由僅針對連續中斷號群組提供優先權等級而得以節約。
在一些實施例中,可提供複數個映射控制器,每一映射控制器與中斷目的地之一者關連並用於指示全域中斷號空間內之一或更多個區域,該全域中斷號空間由有關之中斷目的地所負責以用於服務未決中斷。由此,儘管每一中斷目的地有可能處置任何中斷號,但該中斷目的地將僅在該中斷目的地之映射控制器內儲存有適當之映射資料的情況下才如此。全域中斷號空間可在中斷目的地之間使用可程式化映射資料而得以分流,以便每一中斷目的地僅需關注自身對其未決中斷資料快取記憶體之維護,及針對該每一中斷目的地所負責之彼等區域而服務中斷。
在該等實施例中,未決狀態資料儲存電路可包括由複數個中斷資料讀取電路所共享之全域未決狀態記憶體。此全域未決狀態記憶體可為針對儲存未決位元之用途而特定提供之專用記憶體,或此全域未決狀態記憶體可整體作為電腦系統之通用記憶體之部分,其中通用記憶體能夠儲存不同情況下之其他資料。
在此類實施例之上下文中,未決中斷快取記憶體將針對彼等記憶體區域而儲存未決中斷,該等記憶體區域經可程式化映射資料指示由關連之中斷目的地負責。如若給定中斷號發生責任重指定,則儲存在當前中斷目的地之未決中斷 快取記憶體內的任何相關未決中斷資料經清除至全域未決狀態記憶體,新負責中斷目的地可自該全域未決狀態記憶體中獲取該相關未決中斷資料。因為所有中斷目的地共享該全域未決狀態記憶體,且將在該等中斷目的地之可程式化映射資料經更新以指示該等中斷目的地目前對該等未決中斷負責時,該等中斷目的地將獲取未決狀態資料至該等中斷目的地之未決中斷快取記憶體中,所以已存在於全域未決狀態記憶體內之未決中斷資料在責任經指定時無需移動。
如若特定中斷號發生責任遷移,則任何新接收到之訊息訊號中斷係由中斷變換電路減速,直至任何已快取之未決中斷資料已完成向備份儲存器之清除。
本技術另一類實施例提供一種獨立未決狀態記憶體以用於每一複數個中斷目的地。獨立未決狀態記憶體可能能夠儲存整體全域中斷號空間,且獨立未決狀態記憶體可利用例如隨機存取記憶體儲存器而非專用暫存器,並由此獨立未決狀態記憶體可利用諸如快取之技術以提高速度及效率。
提供用於每一中斷目的地之獨立未決狀態記憶體可為例如專用於儲存未決位元之專用記憶體,或亦可儲存除未決位元以外之其他資料的通用記憶體之一部分。未決狀態記憶體可為相關資料處理系統的一般記憶體空間之一部分。
在此類實施例之上下文中,如若中斷號離開當前中斷目的地經遷移至新中斷目的地,則該當前中斷目的地之獨立未決狀態記憶體中的任何對應條目經轉移至該新中斷目的地之獨立未決狀態記憶體。由此,待重指定之未決中斷資料 針對該中斷號而自該狀態記憶體經轉移至新負責中斷目的地之狀態記憶體。
在中斷目的地之間執行此類中斷號重指定時,新接收到之訊息訊號中斷可由中斷變換電路減速,直至轉移完成。
由另一態樣可見,本發明提供一種用於在一或更多個中斷來源與複數個中斷目的地之間通訊訊息訊號中斷的中斷通訊設備,該設備包括:中斷變換手段,用於接收來自該一或更多個中斷來源中之一者之訊息訊號中斷,及用於觸發未決狀態資料之儲存,該未決狀態資料具有在未決狀態資料儲存手段內用於儲存未決狀態資料之關連儲存位置,該儲存位置表示該訊息訊號中斷在由該等複數個中斷目的地所共享之全域中斷號空間內之中斷號;及複數個中斷資料讀取手段,每一手段與該等複數個中斷目的地中之各自一者關連,該每一手段用於從該未決狀態資料儲存手段中讀取未決狀態資料,該未決狀態資料具有在該全域中斷號空間內之關連中斷號;及該每一手段用於觸發由該等複數個中斷目的地中之該各自一者所執行之中斷處理。
由又一態樣可見,本發明提供一種在一或更多個中斷來源與複數個中斷目的地之間通訊訊息訊號中斷之方法,該方法包括以下步驟:自該一或更多個中斷來源中之一者接收訊息訊號中斷; 觸發未決狀態資料之儲存,該未決狀態資料具有在未決狀態資料儲存電路內之關連儲存位置,該儲存位置表示該訊息訊號中斷在由該等複數個中斷目的地所共享之全域中斷號空間內之中斷號;從該未決狀態資料儲存電路中讀取該等複數個中斷目的地中之每一者之未決狀態資料,該未決狀態資料具有在該全域中斷號空間內之關連中斷號;及觸發由該等複數個中斷目的地中之該各自一者所執行之中斷處理。
本發明之上述及其他目標、特徵及優勢將自下文中對結合附圖閱讀之說明性實施例之詳細描述中顯而易見。
2‧‧‧資料處理系統
4‧‧‧資料中斷來源
6‧‧‧資料中斷來源
8‧‧‧資料中斷來源
10‧‧‧中斷目的地
12‧‧‧中斷目的地
14‧‧‧中斷目的地
16‧‧‧中斷目的地
18‧‧‧根複合體
20‧‧‧中斷變換電路
22‧‧‧可程式化映射資料
24‧‧‧未決中斷快取記憶體
26‧‧‧映射控制器
28‧‧‧優先權及賦能快取記憶體
30‧‧‧快取控制器
32‧‧‧中斷資料讀取電路
34‧‧‧全域未決狀態記憶體
36‧‧‧優先權及賦能全域記憶體
38‧‧‧全域中斷號空間
40‧‧‧單個中斷號N
42‧‧‧可程式化映射資料
44‧‧‧未決位元
46‧‧‧步驟
48‧‧‧步驟
50‧‧‧步驟
52‧‧‧步驟
54‧‧‧步驟
56‧‧‧獨立未決狀態記憶體
58‧‧‧步驟
60‧‧‧步驟
62‧‧‧步驟
64‧‧‧步驟
本發明之實施例現將僅藉由實例及參考附圖之方式進行描述,在該等附圖中:第1圖示意性圖示資料處理系統,該系統併入有複數個中斷來源、複數個中斷目的地,及用於通訊訊息訊號中斷之中斷通訊設備;第2圖示意性圖示全域中斷號空間,該空間藉由可程式化映射資料及中斷號與在全域未決狀態記憶體內的位元之間的關係而經劃分至複數個區域中;第3圖係一流程圖,該圖示意性圖示第1圖之實施例中從一個中斷目的地至另一中斷目的地之中斷號重指定;第4圖示意性圖示用於處理資料之設備之第二示例性實施例,該設備具有複數個中斷來源、複數個中斷目的地, 及包括複數個獨立未決狀態記憶體之中斷通訊設備,每一獨立未決狀態記憶體專用於一特定中斷目的地;及第5圖係一流程圖,該圖示意性圖示經由全域中斷號空間之訊息訊號中斷之通訊。
第1圖示意性圖示資料處理系統2,該系統併入有複數個資料中斷來源4、6、8及複數個中斷目的地10、12、14、16。中斷目的地通常可為多處理器系統內之不同處理器。該等單個處理器可視處理工作負荷而經動態通電及斷電。在處理器斷電時,該處理器之任何未決中斷需經重指定至另一處理器以接收服務。
中斷來源4、6、8可具有不同形式,例如,U/O裝置、DMA引擎及其他周邊裝置。中斷來源4、6、8產生訊息訊號中斷MSI-X,該等中斷經供應至根複合體18。該等訊息訊號中斷例如自支援快速PCI之系統已知。本文將不進一步描述該等訊息訊號中斷自身及根複合體18,因為該等兩者為此技術領域之技術者所熟悉。
訊息訊號中斷與已知技術不同之一個態樣係使用由所有中斷目的地10、12、14及16所共享之全域中斷號空間。因此,不同於由訊息訊號中斷指定特定中斷目的地為該中斷之位址及針對該中斷目的地給出中斷號,相反大量中斷號係由全域中斷號空間提供且由中斷變換電路22分配至不同中斷目的地10、12、14及16。
如第1圖所圖示,中斷變換電路20可回應於可程式 化映射資料22,該可程式化映射資料指示全域中斷號空間內由不同中斷目的地10、12、14及16所負責之不同區域。中斷變換電路22將接收到之訊息訊號中斷導引至所需中斷目的地10、12、14及16,以便該等中斷可得到服務。
單個中斷目的地10、12、14、16中之每一中斷目的地具有關連之未決中斷快取記憶體24、映射控制器26、優先權及賦能快取記憶體28(此記憶體之形式可為獨立之單個優先權及賦能快取記憶體或統一優先權及賦能快取記憶體)、中斷資料讀取電路32,及快取控制器30。未決中斷快取記憶體24經配置為回寫快取記憶體,以便新接收到的中斷將儲存(在空間允許之情況下)在未決中斷快取記憶體24內及將不被寫出至全域未決狀態記憶體34,除非該新中斷從未決中斷快取記憶體24中溢出或清除。中斷資料讀取電路32讀取儲存在未決中斷快取記憶體24內之未決中斷資料及產生中斷訊號,該等訊號經供應至關連中斷目的地10、12、14及16,以便根據已指定之中斷號而觸發中斷處理。
將理解,不同中斷號可具有與該等中斷號關連之不同優先權等級。此優先權資訊可儲存在全域優先權資料儲存電路28、36內。將理解,此實例中之優先權資料儲存電路採用之形式為優先權及賦能快取記憶體28結合優先權及賦能全域記憶體36。以類似之方式,用於未決中斷資料之未決狀態資料儲存電路採用之形式為未決中斷快取記憶體24與全域未決狀態記憶體34,該全域未決狀態記憶體充當未決中斷快取記憶體24之備份儲存器。
快取控制器30控制資料至快取記憶體24、28之擷取、資料從快取記憶體24、28之溢出,及快取記憶體24、28之清除。若未決中斷快取記憶體24已滿,而新中斷已被接收到,則在未決中斷快取記憶體內留存的最低優先權中斷及新接收到之中斷將溢回至全域未決狀態記憶體34。以類似之方式,若未決中斷快取記憶體24未滿,且存在指示未決中斷之未決位元,該未決位元針對由該特定中斷目的地及未決中斷儲存器24所負責之區域而在全域未決狀態記憶體內經設定,則具有最高優先權之此未決中斷將經擷取返回至未決中斷快取記憶體24,該未決中斷將在該未決中斷快取記憶體中由相關中斷目的地10、12、14、16服務。
映射控制器26儲存映射資料,該映射資料包括一欄位位元,該欄位中之每一位元對應於全域中斷號空間內之連續中斷號之一區域。若映射資料內之特定位元經設定,則此舉指示關連中斷目的地負責服務相關全域中斷號空間之對應區域內的中斷。因此,快取控制器30可讀取映射資料以決定全域未決狀態記憶體34內所儲存之哪些未決位元資料區域係由該映射控制器26之關連中斷目的地所負責。因此,在未決中斷快取記憶體24內之空間允許之情況下,快取控制器30將從該中斷目的地之指定區域擷取由未決位元所指示之未決中斷資料,以便由該中斷目的地執行服務。如若區域在中斷目的地之間經重指定,例如,若關閉中斷目的地,則將更改可程式化映射資料以反映中斷目的地之新責任,即接管對來自全域中斷號空間內區域之中斷之服務,該中斷服務先前由 正在關閉之中斷目的地所管理。如若發生該等轉移,則中斷變換電路20用於使相關中斷號之區域的任何新接收到之中斷減速,使得在彼等中斷到達新負責中斷目的地之前,該新負責中斷目的地將得以適當設置(即察覺該等新中斷目的地對彼等區域之責任)。
與不同中斷關連之優先權及賦能資料儲存在優先權及賦能快取記憶體28內,全域優先權及賦能記憶體36充當該優先權及賦能快取記憶體之備份儲存器。優先權及賦能快取記憶體28可得益於對特定優先權及賦能資料之存取內的局部性,因為如若出現需要優先權及賦能資料之特定中斷號,則不久之後將有可能出現相同中斷,或在中斷號空間內之鄰近處出現中斷。因此,此種新中斷之優先權及賦能資料就統計而言可能已存在於優先權及賦能快取記憶體28內。優先權資料指示優先權等級,此等級控制未決中斷接收服務時所依據之次序。具有較高優先權等級之未決中斷在優先權等級較低之未決中斷之前得到服務。賦能資料指示特定中斷號是針對系統整體賦能還是針對特定中斷目的地而賦能。
第2圖示意性圖示全域中斷號空間38。單個中斷號N40位於此全域中斷號空間38內。全域中斷號空間經劃分至複數個區域,每一區域由連續中斷號組成。如前所述,該等區域中之每一者與可程式化映射資料42內之一位元對應。可程式化映射資料為中斷目的地10、12、14、16中之每一者而供應,且可程式化映射資料指示全域中斷號空間中哪些區域由該中斷目的地負責以用於提供服務。可程式化映射資料亦 儲存在中斷變換電路20之暫存器22內,該中斷變換電路負責管理及協調可程式化映射資料。可程式化映射資料可在藉由例如操作系統軟體之軟體控制下設置,或可程式化映射資料在一些實施例中可經固線式配置。
在每一區域內,提供有共享同一優先權等級之多組中斷號。在一些實施例中,並非必須具有在每中斷號單個優先權等級之細粒等級上指定之優先權等級,相反,一組連續中斷號可共享一優先權等級。中斷賦能可基於逐個單個中斷號之方式而設置。
第2圖中亦圖示全域未決狀態記憶體34。此記憶體為全域中斷號空間38內每一中斷號提供未決位元44。若此未決位元經設定,則此舉指示存在來自關連中斷號之未決中斷。由此,未決位元在全域未決狀態記憶體34內之儲存位置指示在全域中斷號空間38內之對應中斷號。若未決位元經設定,則存在未決中斷;且若未決位元清除,則不存在未決中斷。全域未決狀態記憶體34為中斷提供密集且高效之未決狀態資料儲存。
第3圖係一流程圖,該圖示意性圖示在中斷目的地10、12、14、16之間的中斷號之重指定。在步驟46處,處理等候直至出現待重指定之中斷號。步驟48顯示中斷變換電路20,該電路藉由在中斷變換電路20處使彼等進一步中斷請求減速而阻斷對該中斷號之進一步中斷請求。在步驟50處,與經切換之中斷號關連之未決中斷快取記憶體24經清除以返回全域未決狀態記憶體34。在步驟52處,當前中斷目的地及新 中斷目的地之可程式化映射資料經更新以指示責任變換。在第1圖之示例性實施例中,中斷號係基於逐個區域之方式重指定(在其他實施例中,單個中斷可經重指定)。在步驟54處,阻斷對重指定中斷號之進一步中斷請求之步驟可由中斷變換電路20而移除。
第4圖圖示第二示例性實施例。此示例性實施例類似於第1圖中圖示之實施例,除了為中斷目的地10、12、14及16中之每一者提供獨立未決狀態記憶體56以外。出於清晰明確之目的,第1圖實施例中之眾多常用組件(例如,讀取電路系統32)已從第4圖中省略,但該等組件在實際中存在。在此實施例中,未提供將全域中斷號空間劃分為諸區域之可程式化映射資料,且中斷可基於單個之方式在中斷目的地10、12、14及16之間重指定。如若給定中斷目的地10、12、14及16關閉,則該中斷目的地正儲存在該中斷目的地之未決中斷快取記憶體24及該中斷目的地之關連的獨立未決狀態記憶體56內之未決中斷資料經讀取及複製至中斷目的地之獨立未決狀態記憶體56(及可能為未決中斷快取記憶體24)內,該獨立未決狀態記憶體56正在接管對於彼等未決中斷之責任。此示例性實施例避免對可程式化映射資料及劃分全域中斷號空間之需要,並且此示例性實施例提供獨立未決狀態記憶體56,每一獨立未決狀態記憶體能夠儲存完整之全域中斷號空間。此實施例之缺點為在發生重指定時,需要在獨立未決狀態記憶體56之間複製未決位元。對比而言,第1圖之共享全域未決狀態記憶體34儲存所有未決中斷之統一視圖, 且無需進行此種記憶體間複製。因為未決狀態記憶體56可為高效之隨機存取記憶體(RAM),而非暫存器或正反器,所以在未決中斷快取記憶體24及獨立未決狀態記憶體56內提供未決狀態資料之儲存允許實現相對高度密集之資料儲存。獨立未決狀態記憶體56可為隨機存取記憶體(RAM)之專用區塊或為針對此用途而指定之系統隨機存取記憶體(RAM)之部分(即通用記憶體之部分)。
第5圖係流程圖,該圖示意性圖示訊息訊號中斷之通訊。在步驟58處,接收到訊息訊號中斷。在步驟60處,在全域中斷號空間38內設定相關中斷號之未決狀態資料。此未決狀態資料可儲存在未決中斷快取記憶體24內或未決狀態記憶體34、56中之一者內。在步驟62處,讀取電路系統32讀取在目標中斷目的地處之未決狀態資料。然後,步驟64處理在目標中斷目的地處之中斷,並清除未決中斷資料以指示中斷已經處理。
儘管本發明之說明性實施例已在本文中參考附圖詳細描述,但將瞭解,本發明並非限於彼等精確實施例,且在不脫離如所附之專利申請範圍界定的本發明之範疇及精神之情況下,熟習該項技術者可在彼等實施例中作各種更動及潤飾。
2‧‧‧資料處理系統
4‧‧‧資料中斷來源
6‧‧‧資料中斷來源
8‧‧‧資料中斷來源
10‧‧‧中斷目的地
12‧‧‧中斷目的地
14‧‧‧中斷目的地
16‧‧‧中斷目的地
18‧‧‧根複合體
20‧‧‧中斷變換電路
22‧‧‧可程式化映射資料
24‧‧‧未決中斷快取記憶體
26‧‧‧映射控制器
28‧‧‧優先權及賦能快取記憶體
30‧‧‧快取控制器
32‧‧‧中斷資料讀取電路
34‧‧‧全域未決狀態記憶體
36‧‧‧優先權及賦能全域記憶體

Claims (23)

  1. 一種用於在一或更多個中斷來源與複數個中斷目的地之間通訊訊息訊號中斷之中斷通訊設備,該設備包括:中斷變換電路,經配置以自該一或更多個中斷來源中之一者接收一訊息訊號中斷,及經配置以觸發未決狀態資料之儲存,該未決狀態資料中具有在未決狀態資料儲存電路內之一關連儲存位置,該儲存位置表示該訊息訊號中斷在一全域中斷號空間內之一中斷號,該全域中斷號空間由該等複數個中斷目的地所共享;以及複數個中斷資料讀取電路,該每一電路與該等複數個中斷目的地中之一各自一者關連,且該每一電路經配置以從該未決狀態資料儲存電路中讀取未決狀態資料,該未決狀態資料中具有在該全域中斷號空間內之一關連中斷號,及該每一電路經配置以觸發由該等複數個中斷目的地中之該各自一者執行之中斷處理。
  2. 如請求項1所述之中斷通訊設備,其中該未決狀態資料儲存電路包括複數個未決中斷快取記憶體,該每一記憶體與該等中斷目的地中之一各自一者關連,且該每一記憶體經配置以儲存資料,該資料可指示一或更多個未決中斷之中斷號,該一或更多個未決中斷將由該等中斷目的地中之該各自一者處理。
  3. 如請求項2所述之中斷通訊設備,其中該等未決中斷快取記憶體經配置為回寫快取記憶體,使得在一給定未決中斷快取記憶體內具有可用儲存空間之情況下,一新接收到之訊息訊號中斷之未決狀態資料經寫入該給定未決中斷快取記憶體中,而不寫入任何備份儲存器中。
  4. 如請求項3所述之中斷通訊設備,其中在新接收到之未決狀態資料對應於一較高優先權中斷之情況下,若該給定未決中斷快取記憶體已滿,則一最低優先權未決中斷之未決狀態資料溢出至該備份儲存器。
  5. 如請求項3所述之中斷通訊設備,其中若該未決中斷快取記憶體未滿,則該備份儲存器內之一最高優先權未決中斷之未決狀態資料從該備份儲存器經擷取至該未決中斷快取記憶體。
  6. 如請求項1所述之中斷通訊設備,其中該等複數個中斷資料讀取電路經配置以讀取一優先權資料,該資料與優先權資料儲存電路內之一儲存位置關連,該儲存位置對應於一未決中斷之一中斷號,該優先權資料指示該未決中斷之一優先權等級。
  7. 如請求項6所述之中斷通訊設備,其中該優先權資料儲存電路包括複數個優先權資料快取記憶體,該每一優先權資 料快取記憶體與該等複數個中斷目的地中之一各自一者關連,及該每一優先權資料快取記憶體儲存近期存取之該等複數個中斷目的地中之該各自一者之優先權資料。
  8. 如請求項6所述之中斷通訊設備,其中該等中斷號經劃分至複數個連續中斷號群組中,該每一連續中斷號群組共享一優先權等級。
  9. 如請求項1所述之中斷通訊設備,其中該等複數個中斷資料讀取電路經配置以讀取賦能資料,該賦能資料與賦能資料儲存電路內之一儲存位置關連,該儲存位置對應於一未決中斷之一中斷號,該賦能資料指示該未決中斷是否已被賦能。
  10. 如請求項9所述之中斷通訊設備,其中該賦能資料儲存電路包括複數個賦能資料快取記憶體,該每一賦能資料快取記憶體與該等複數個中斷目的地中之一各自一者關連,及該每一賦能資料快取記憶體儲存近期存取之該等複數個中斷目的地中之該各自一者之賦能資料。
  11. 如請求項1所述之中斷通訊設備,包括:複數個映射控制器,該每一映射控制器經配置以儲存該等複數個中斷目的地中之一各自對應一者之可程式化映射資料,該可程式化映射資料指示該全域中斷號空間內之一或更多個區域,該一或更多個區域由該等複數個中斷目的地中之 該對應一者負責,以回應於未決狀態資料而執行中斷處理;以及其中該等複數個中斷資料讀取電路經配置以回應於該等複數個中斷目的地中之該各自一者之該可程式化映射資料,回應方式為:讀取一未決狀態資料,該未決狀態資料具有在由該可程式化映射資料指示之一或更多個區域內之一關連中斷號;及觸發由該等複數個中斷目的地中之該各自一者執行之中斷處理。
  12. 如請求項11所述之中斷通訊設備,其中該未決狀態資料儲存電路包括一全域未決狀態記憶體,該記憶體由該等複數個中斷資料讀取電路所共享,及該記憶體儲存其中位置經映射至各個中斷號之未決位元,該等未決位元指示一中斷是否針對各個中斷號而處於未決狀態。
  13. 如請求項12所述之中斷通訊設備,其中該全域未決狀態記憶體為下述之一者:一專用記憶體,專用於儲存該等未決位元;以及一通用記憶體之一部分,該通用記憶體經配置以儲存除該等未決位元以外之其他資料。
  14. 如請求項11所述之中斷通訊設備,其中該未決狀態資料儲存電路包括複數個未決中斷快取記憶體,該每一未決中斷快取記憶體與該等中斷目的地中之一各自一者關連及經配置 以儲存資料,該資料可指示該一或更多個區域內之一或更多個未決中斷之中斷號,該一或更多個區域可由該等中斷目的地中之該各自一者之該可程式化映射資料所指示。
  15. 如請求項11所述之中斷通訊設備,其中中斷號之區域係藉由更改該等中斷目的地之各自可程式化映射資料而在中斷目的地之間重指定。
  16. 如請求項15所述之中斷通訊設備,其中該未決狀態資料儲存電路包括複數個未決中斷快取記憶體,該每一未決中斷快取記憶體與該等中斷目的地中之一各自一者關連及經配置以儲存資料,該資料可指示該一或更多個區域內之一或更多個未決中斷之中斷號,該一或更多個區域可由該等中斷目的地中之該各自一者之該可程式化映射資料所指示;且如若一中斷號區域離開一中斷目的地遷移,則在可程式化映射資料更改之前,與該中斷目的地關連之一未決中斷快取記憶體經清除至備份儲存器。
  17. 如請求項16所述之中斷通訊設備,其中任何新接收至該區域之訊息訊號中斷由該中斷變換電路減速,直至完成向該備份儲存器之該清除。
  18. 如請求項1所述之中斷通訊設備,其中該未決狀態資料儲存電路包括用於該等複數個中斷目的地中之每一者之一獨 立未決狀態記憶體,以用於儲存未決位元,其中位置經映射至各個中斷號,該等未決位元指示一中斷是否針對各個中斷號而處於未決狀態。
  19. 如請求項18所述之中斷通訊設備,其中該每一獨立未決狀態記憶體為下述之一者:一專用記憶體,專用於儲存該等未決位元;以及一通用記憶體之一部分,該通用記憶體經配置以儲存除該等未決位元以外之其他資料。
  20. 請求項18所述之中斷通訊設備,其中如若一中斷號離開一當前中斷目的地遷移至一新中斷目的地,則該當前中斷目的地之一獨立未決狀態記憶體中之任何對應條目經轉移至該新中斷目的地之一獨立未決狀態記憶體。
  21. 如請求項20所述之中斷通訊設備,其中任何新接收到之對該中斷號之一訊息訊號中斷係由該中斷變換電路減速,直至完成該轉移。
  22. 一種用於在一或更多個中斷來源與複數個中斷目的地之間通訊訊息訊號中斷之中斷通訊設備,該設備包括:中斷變換手段,用於自該一或更多個中斷來源中之一者接收一訊息訊號中斷,及用於觸發未決狀態資料之儲存,該未決狀態資料具有在未決狀態資料儲存手段內之一關連儲存 位置,該關連儲存位置用於儲存未決狀態資料,該儲存位置表示該訊息訊號中斷在一全域中斷號空間內之一中斷號,該全域中斷號空間由該等複數個中斷目的地所共享;以及複數個中斷資料讀取手段,該每一手段與該等複數個中斷目的地中之一各自一者關連,該每一手段用於從該未決狀態資料儲存手段中讀取未決狀態資料,該未決狀態資料具有在該全域中斷號空間內之一關連中斷號,及該每一手段用於觸發由該等複數個中斷目的地中之該各自一者執行之中斷處理。
  23. 一種用於在一或更多個中斷來源與複數個中斷目的地之間通訊訊息訊號中斷之方法,該方法包括以下步驟:自該一或更多個中斷來源中之一者接收一訊息訊號中斷;觸發未決狀態資料之儲存,該未決狀態資料具有在未決狀態資料儲存電路內之一關連儲存位置,該儲存位置表示該訊息訊號中斷在一全域中斷號空間內之一中斷號,該全域中斷號空間由該等複數個中斷目的地所共享;從該未決狀態資料儲存電路中讀取該等複數個中斷目的地中之各自一者之未決狀態資料,該未決狀態資料具有在該全域中斷號空間內之一關連中斷號;以及觸發由該等複數個中斷目的地中之該各自一者所執行之中斷處理。
TW102131331A 2012-10-26 2013-08-30 訊息訊號中斷之通訊 TWI573076B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/661,456 US8924615B2 (en) 2012-10-26 2012-10-26 Communication of message signalled interrupts

Publications (2)

Publication Number Publication Date
TW201416982A TW201416982A (zh) 2014-05-01
TWI573076B true TWI573076B (zh) 2017-03-01

Family

ID=49151252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131331A TWI573076B (zh) 2012-10-26 2013-08-30 訊息訊號中斷之通訊

Country Status (11)

Country Link
US (1) US8924615B2 (zh)
EP (1) EP2912559B1 (zh)
JP (1) JP6254603B2 (zh)
KR (1) KR102064764B1 (zh)
CN (1) CN104756094B (zh)
GB (1) GB2507396B (zh)
IL (1) IL237894B (zh)
IN (1) IN2015DN02347A (zh)
MY (1) MY169875A (zh)
TW (1) TWI573076B (zh)
WO (1) WO2014064417A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150127914A (ko) * 2014-05-07 2015-11-18 에스케이하이닉스 주식회사 복수의 프로세서들을 포함하는 반도체 장치 및 그것의 동작 방법
US10042720B2 (en) 2016-02-22 2018-08-07 International Business Machines Corporation Live partition mobility with I/O migration
US10042723B2 (en) 2016-02-23 2018-08-07 International Business Machines Corporation Failover of a virtual function exposed by an SR-IOV adapter
US10002018B2 (en) 2016-02-23 2018-06-19 International Business Machines Corporation Migrating single root I/O virtualization adapter configurations in a computing system
US10025584B2 (en) 2016-02-29 2018-07-17 International Business Machines Corporation Firmware management of SR-IOV adapters
US9720862B1 (en) 2016-10-21 2017-08-01 International Business Machines Corporation Migrating interrupts from a source I/O adapter of a computing system to a destination I/O adapter of the computing system
US9715469B1 (en) * 2016-10-21 2017-07-25 International Business Machines Corporation Migrating interrupts from a source I/O adapter of a source computing system to a destination I/O adapter of a destination computing system
US9720863B1 (en) 2016-10-21 2017-08-01 International Business Machines Corporation Migrating MMIO from a source I/O adapter of a source computing system to a destination I/O adapter of a destination computing system
US20190108149A1 (en) * 2017-10-10 2019-04-11 Qualcomm Incorporated I3c in-band interrupts directed to multiple execution environments

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629179B1 (en) * 2000-07-31 2003-09-30 Adaptec, Inc. Message signaled interrupt generating device and method
US20050033895A1 (en) * 2003-08-09 2005-02-10 Lueck Andrew W. System for signaling serialized interrupts using message signaled interrupts
TW200949550A (en) * 2008-05-29 2009-12-01 Himax Tech Ltd Data transmission method between a host device and a display apparatus
TW201038051A (en) * 2009-04-03 2010-10-16 Hon Hai Prec Ind Co Ltd Communication method and communication system and communication apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156756A (ja) * 1985-12-28 1987-07-11 Hitachi Ltd 浮動割込処理方法
KR940001878B1 (ko) 1990-03-08 1994-03-10 가부시끼가이샤 히다찌세이사꾸쇼 멀티 프로세서시스템 및 인터럽션 제어장치
US5613128A (en) 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
JPH1011411A (ja) 1996-06-26 1998-01-16 Nec Corp 割込み制御システム
JP3769428B2 (ja) 1999-09-30 2006-04-26 富士通株式会社 浮動割込みを保留できる情報処理装置および割込み条件変更命令実行方法
JP2006119802A (ja) 2004-10-20 2006-05-11 Hitachi Ltd マルチプロセッサシステム
US20060095624A1 (en) 2004-11-03 2006-05-04 Ashok Raj Retargeting device interrupt destinations
US8510491B1 (en) * 2005-04-05 2013-08-13 Oracle America, Inc. Method and apparatus for efficient interrupt event notification for a scalable input/output device
US20070106827A1 (en) * 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
US7328296B1 (en) 2006-01-03 2008-02-05 Emc Corporation Interrupt processing system
US8725914B2 (en) 2006-08-28 2014-05-13 International Business Machines Corporation Message signaled interrupt management for a computer input/output fabric incorporating platform independent interrupt manager
CN101305353B (zh) * 2006-11-27 2013-04-24 英特尔公司 集中式中断控制器
US7913017B2 (en) * 2008-09-25 2011-03-22 Mediatek Inc. Embedded system and interruption handling method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629179B1 (en) * 2000-07-31 2003-09-30 Adaptec, Inc. Message signaled interrupt generating device and method
US20050033895A1 (en) * 2003-08-09 2005-02-10 Lueck Andrew W. System for signaling serialized interrupts using message signaled interrupts
TW200949550A (en) * 2008-05-29 2009-12-01 Himax Tech Ltd Data transmission method between a host device and a display apparatus
TW201038051A (en) * 2009-04-03 2010-10-16 Hon Hai Prec Ind Co Ltd Communication method and communication system and communication apparatus

Also Published As

Publication number Publication date
GB201315345D0 (en) 2013-10-09
IN2015DN02347A (zh) 2015-08-28
CN104756094A (zh) 2015-07-01
IL237894B (en) 2018-05-31
EP2912559A1 (en) 2015-09-02
JP6254603B2 (ja) 2017-12-27
MY169875A (en) 2019-05-28
GB2507396A (en) 2014-04-30
JP2015532994A (ja) 2015-11-16
US20140122760A1 (en) 2014-05-01
CN104756094B (zh) 2018-04-24
US8924615B2 (en) 2014-12-30
WO2014064417A1 (en) 2014-05-01
TW201416982A (zh) 2014-05-01
GB2507396B (en) 2020-09-23
KR20150076187A (ko) 2015-07-06
EP2912559B1 (en) 2017-07-26
KR102064764B1 (ko) 2020-01-10

Similar Documents

Publication Publication Date Title
TWI573076B (zh) 訊息訊號中斷之通訊
US11966581B2 (en) Data management scheme in virtualized hyperscale environments
US20210311637A1 (en) Unified addressing and hierarchical heterogeneous storage and memory
US10782978B2 (en) Techniques for cooperative execution between asymmetric processor cores
US20150324118A1 (en) SYSTEM AND METHOD FOR PEER-TO-PEER PCIe STORAGE TRANSFERS
JP2006302255A (ja) 異種の非揮発性メモリを持つデータ記憶装置とその駆動方法
US7925836B2 (en) Selective coherency control
JP2016513846A (ja) ネットワークを介したメモリー共有
CN110737608B (zh) 一种数据操作方法、装置及系统
JP2008276638A (ja) 半導体記憶装置、メモリアクセス制御システムおよびデータの読み出し方法
JP2008525887A (ja) スレッドプロセッサにおける多重クライアントへのバッファの動的割り当て
JP2010501951A (ja) 管理モジュール、生産者及び消費者プロセッサ、その構成、共有メモリを介したインタープロセッサ通信方法
WO2017016380A1 (en) Advance cache allocator
US20200285579A1 (en) Programmable data delivery to a system of shared processing elements with shared memory
CN115004163A (zh) 管理跨存储器构架物理层接口的分组传送的设备和方法
JP2000227895A (ja) 画像データ転送装置および画像データ転送方法
US11054993B2 (en) Mass storage system having peer-to-peer data movements between a cache and a backend store
US20240095184A1 (en) Address Translation Service Management
US20230315293A1 (en) Data management scheme in virtualized hyperscale environments
JPH04184525A (ja) 磁気ディスク装置
JPS6297047A (ja) 入出力制御装置
WO2014011309A1 (en) Data buffer exchange
JPH052551A (ja) Dma転送制御方式
JPH04361348A (ja) データ転送方法
KR20070020391A (ko) 스트리밍 id 방법에 의한 dmac 발행 메커니즘