JP2006119802A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステム Download PDFInfo
- Publication number
- JP2006119802A JP2006119802A JP2004305390A JP2004305390A JP2006119802A JP 2006119802 A JP2006119802 A JP 2006119802A JP 2004305390 A JP2004305390 A JP 2004305390A JP 2004305390 A JP2004305390 A JP 2004305390A JP 2006119802 A JP2006119802 A JP 2006119802A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt notification
- packet
- notification
- multiprocessor system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
【解決手段】割り込み通知ネットワークを設け、割り込み通知元のプロセッサユニット、割り込み通知先のプロセッサユニットに割り込み通知パケットを送信する。割り込み通知元のプロセッサユニットは、割り込み通知パケットに割り込み先のプロセスIDを含めて送信する。割り込み通知ネットワークの制御部は、送信されてくる割り込み通知パケットを解析して、内部に保持するプロセスIDとそれを実行しているプロセッサユニットの対応テーブルを参照し、割り込み通知先のプロセッサユニットを求めて、そのプロセッサユニットに割り込み通知パケットを送信する。
【選択図】 図2
Description
図11は、従来の一般的な単一のPUで構成されるプロセッサの構成図である。
割り込み通知ネットワークの制御部は、割り込み通知元の入出力装置から送信されてくる割り込み通知パケットを解析して、内部に保持する入出力装置番号と割り込み先のプロセッサユニットの対応テーブルを参照し割り込み通知先のプロセッサユニットを求めて、割り込み通知先のプロセッサユニットに送信する。
先ず、図1ないし図4を用いて本発明に係るマルチプロセッサシステムの構成について説明する。
図1は、本発明に係るマルチプロセッサシステムの概要構成を示すブロック図である。
図2は、本発明に係るマルチプロセッサシステムの他の構成を示すブロック図である。
図3は、本発明に係るマルチプロセッサシステムのブロック図で、割り込み通知ネットワークを詳細に示した図である。
図4は、本発明に係るマルチプロセッサシステムのブロック図で、プロセッサとプロセスの関係を詳細に示した図である。
次に、図5および図6を用いて本発明のマルチプロセッサシステムで扱うデータ構造について説明する。
図5は、プロセス・プロセッサユニット対応管理テーブルの一例を示す図である。
図6は、割り込み通知パケットの一例を示す図である。
次に、図7を用いて割り込み通知ネットワークの詳細構成とその動作について説明する。
図7は、 割り込み通知ネットワークの回路構成図である。
次に、図8ないし図10を用いて本発明のマルチプロセッサシステムの割り込み通知動作について説明する。
図8および図9は、PUからPUに割り込み通知をおこなうときの割り込み通知動作を示すタイミングチャートである。
図10は、IOからPUに割り込み通知をおこなうときの割り込み通知動作を示すタイミングチャートである。
以上の実施形態より理解できるように、本発明によれば、特に、PUが多数搭載されるマルチプロセッサシステムにおいて、任意のPU間、またはIOD・PU間で効率的な割り込みの通知を可能とする手段の提供し、以って、PU間のプロセス同期やプロセス制御といったPU間多重連携処理を実現し、マルチプロセッサシステムのシステム・スループット向上を実現することができる。また、本発明によれば、マルチプロセッサシステムにおいて、様々な外的要因に伴う処理のリアルタイム性の実現、例えば、緊急事態発生時などにシステムが即座に対応することを可能なマルチプロセッサシステムを提供することができる。
Claims (10)
- 複数のプロセッサを備え、あるプロセッサから他のプロセッサに割り込み通知をおこなうマルチプロセッサシステムにおいて、
前記複数のプロセッサを接続し、割り込み通知元のプロセッサから割り込み通知先のプロセッサに、割り込み通知パケットを送信する割り込み通知ネットワークを有し、
前記割り込み通知ネットワークは、制御部を有し、
前記制御部は、割り込み通知元のプロセッサから送信されてくる前記割り込み通知パケットを解析して、割り込み通知先のプロセッサを決定することを特徴とするマルチプロセッサシステム。 - 前記割り込み通知ネットワークは、割り込み通知先のプロセッサを決定するための情報を保持することを特徴とする請求項1記載のマルチプロセッサシステム。
- 前記割り込み通知パケットに割り込み先のプロセスIDを含み、前記制御部は、前記割り込み先のプロセスIDを参照して、割り込み通知先のプロセッサを決定することを特徴とする請求項1記載のマルチプロセッサシステム。
- 前記制御部は、プロセスグループに属する複数のプロセスを実行しているプロセッサを割り込み通知先のプロセッサとすることを特徴とする請求項1記載のマルチプロセッサシステム。
- あるプロセスグループに属するプロセスを実行しているプロセッサに対して、割り込み通知の同報通知をおこなうことを特徴とする請求項4記載のマルチプロセッサシステム。
- 前記割り込み通知先から、前記割り込み通知ネットワークに接続された全てのプロセッサに対して、割り込み通知の同報通知をおこなうことを特徴とする請求項4記載のマルチプロセッサシステム。
- 前記割り込み通知パケットは、割り込みレベルまたは緊急度を表す情報を含み、前記制御部は、割り込みレベルまたは緊急度を表す情報により、割り込み通知の優先度を決定することを特徴とする請求項1記載のマルチプロセッサシステム。
- 前記割り込み通知ネットワークは、クロスバー網構造であることを特徴とする請求項1記載のマルチプロセッサシステム。
- 複数のプロセッサを備え、ある入出力装置からプロセッサに割り込み通知をおこなうマルチプロセッサシステムにおいて、
前記複数のプロセッサと入出力装置を接続し、割り込み通知元の入出力装置から割り込み通知先のプロセッサに、割り込み通知パケットを送信する割り込み通知ネットワークを有し、
前記割り込み通知ネットワークは、制御部を有し、
前記制御部は、割り込み通知元の入出力装置から送信されてくる前記割り込み通知パケットを解析して、割り込み通知先のプロセッサを決定することを特徴とするマルチプロセッサシステム。 - 前記割り込み通知パケットに割り込み元の入出力装置番号を含み、前記制御部は、前記割り込み元の入出力装置番号を参照して、割り込み通知先のプロセッサを決定することを特徴とする請求項9記載のマルチプロセッサシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004305390A JP2006119802A (ja) | 2004-10-20 | 2004-10-20 | マルチプロセッサシステム |
US11/203,284 US20060085582A1 (en) | 2004-10-20 | 2005-08-15 | Multiprocessor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004305390A JP2006119802A (ja) | 2004-10-20 | 2004-10-20 | マルチプロセッサシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006119802A true JP2006119802A (ja) | 2006-05-11 |
Family
ID=36182141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004305390A Pending JP2006119802A (ja) | 2004-10-20 | 2004-10-20 | マルチプロセッサシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060085582A1 (ja) |
JP (1) | JP2006119802A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012003325A (ja) * | 2010-06-14 | 2012-01-05 | Fujitsu Ltd | コンピュータシステムおよび割込要求処理方法 |
JP2014048965A (ja) * | 2012-08-31 | 2014-03-17 | Fujitsu Ltd | 情報処理装置,処理方法及びプログラム |
JP2016170666A (ja) * | 2015-03-13 | 2016-09-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
US10073810B2 (en) | 2015-10-07 | 2018-09-11 | Fujitsu Limited | Parallel processing device and parallel processing method |
JP2019191789A (ja) * | 2018-04-23 | 2019-10-31 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101052994B1 (ko) * | 2004-10-25 | 2011-07-29 | 로베르트 보쉬 게엠베하 | 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템에서전환을 위한 방법 및 장치 |
US8156493B2 (en) * | 2006-04-12 | 2012-04-10 | The Mathworks, Inc. | Exception handling in a concurrent computing process |
JP4674273B2 (ja) * | 2008-05-30 | 2011-04-20 | 株式会社アドバンテスト | 試験装置および情報処理システム |
US8151008B2 (en) | 2008-07-02 | 2012-04-03 | Cradle Ip, Llc | Method and system for performing DMA in a multi-core system-on-chip using deadline-based scheduling |
TWI397672B (zh) * | 2008-11-18 | 2013-06-01 | Mstar Semiconductor Inc | 具電視功能的可攜式導航裝置、其處理模組及其該導航裝置之操作方法 |
JP5512383B2 (ja) * | 2010-05-12 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 計算機システム |
US8875146B2 (en) * | 2011-08-01 | 2014-10-28 | Honeywell International Inc. | Systems and methods for bounding processing times on multiple processing units |
US8621473B2 (en) | 2011-08-01 | 2013-12-31 | Honeywell International Inc. | Constrained rate monotonic analysis and scheduling |
US9207977B2 (en) | 2012-02-06 | 2015-12-08 | Honeywell International Inc. | Systems and methods for task grouping on multi-processors |
FR2996935B1 (fr) * | 2012-10-16 | 2016-01-15 | Bull Sas | Procede et dispositif de traitement d'interruptions dans un systeme multiprocesseur |
US8924615B2 (en) * | 2012-10-26 | 2014-12-30 | Arm Limited | Communication of message signalled interrupts |
US9612868B2 (en) | 2012-10-31 | 2017-04-04 | Honeywell International Inc. | Systems and methods generating inter-group and intra-group execution schedules for instruction entity allocation and scheduling on multi-processors |
JP6123487B2 (ja) * | 2013-05-28 | 2017-05-10 | 富士通株式会社 | 制御装置、制御方法及び制御プログラム |
US9690928B2 (en) | 2014-10-25 | 2017-06-27 | Mcafee, Inc. | Computing platform security methods and apparatus |
US9940270B2 (en) * | 2015-08-28 | 2018-04-10 | Nxp Usa, Inc. | Multiple request notification network for global ordering in a coherent mesh interconnect |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105031A (ja) * | 1993-09-20 | 1995-04-21 | Internatl Business Mach Corp <Ibm> | 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置 |
JPH0816537A (ja) * | 1994-06-27 | 1996-01-19 | Nec Commun Syst Ltd | マルチプロセッサシステム及びそのオブジェクト 間通信方法 |
JP2001331330A (ja) * | 2000-05-19 | 2001-11-30 | Fujitsu Ltd | プロセス異常検知及び復旧システム |
JP2004102507A (ja) * | 2002-09-06 | 2004-04-02 | Murata Mach Ltd | ネットワーク装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4967342A (en) * | 1984-08-17 | 1990-10-30 | Lent Robert S | Data processing system having plurality of processors and channels controlled by plurality of system control programs through interrupt routing |
JPH0282343A (ja) * | 1988-09-20 | 1990-03-22 | Hitachi Ltd | マルチプロセッサシステムの割込処理方式 |
US5193187A (en) * | 1989-12-29 | 1993-03-09 | Supercomputer Systems Limited Partnership | Fast interrupt mechanism for interrupting processors in parallel in a multiprocessor system wherein processors are assigned process ID numbers |
KR940001878B1 (ko) * | 1990-03-08 | 1994-03-10 | 가부시끼가이샤 히다찌세이사꾸쇼 | 멀티 프로세서시스템 및 인터럽션 제어장치 |
US5675807A (en) * | 1992-12-17 | 1997-10-07 | Tandem Computers Incorporated | Interrupt message delivery identified by storage location of received interrupt data |
US5708813A (en) * | 1994-12-12 | 1998-01-13 | Digital Equipment Corporation | Programmable interrupt signal router |
JP3008896B2 (ja) * | 1997-06-16 | 2000-02-14 | 日本電気株式会社 | 共有バス型マルチプロセッサシステムの割り込み負荷分散システム |
US6006301A (en) * | 1997-09-30 | 1999-12-21 | Intel Corporation | Multi-delivery scheme interrupt router |
US20020065999A1 (en) * | 1998-07-08 | 2002-05-30 | Toshihiko Kikuchi | Data backup system, method therefor and data storage |
US6295573B1 (en) * | 1999-02-16 | 2001-09-25 | Advanced Micro Devices, Inc. | Point-to-point interrupt messaging within a multiprocessing computer system |
US6401154B1 (en) * | 2000-05-05 | 2002-06-04 | Advanced Micro Devices, Inc. | Flexible architecture for an embedded interrupt controller |
US7089561B2 (en) * | 2001-06-01 | 2006-08-08 | Microsoft Corporation | Methods and systems for creating and communicating with computer processes |
US7159217B2 (en) * | 2001-12-20 | 2007-01-02 | Cadence Design Systems, Inc. | Mechanism for managing parallel execution of processes in a distributed computing environment |
US20060004933A1 (en) * | 2004-06-30 | 2006-01-05 | Sujoy Sen | Network interface controller signaling of connection event |
-
2004
- 2004-10-20 JP JP2004305390A patent/JP2006119802A/ja active Pending
-
2005
- 2005-08-15 US US11/203,284 patent/US20060085582A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105031A (ja) * | 1993-09-20 | 1995-04-21 | Internatl Business Mach Corp <Ibm> | 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置 |
JPH0816537A (ja) * | 1994-06-27 | 1996-01-19 | Nec Commun Syst Ltd | マルチプロセッサシステム及びそのオブジェクト 間通信方法 |
JP2001331330A (ja) * | 2000-05-19 | 2001-11-30 | Fujitsu Ltd | プロセス異常検知及び復旧システム |
JP2004102507A (ja) * | 2002-09-06 | 2004-04-02 | Murata Mach Ltd | ネットワーク装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012003325A (ja) * | 2010-06-14 | 2012-01-05 | Fujitsu Ltd | コンピュータシステムおよび割込要求処理方法 |
JP2014048965A (ja) * | 2012-08-31 | 2014-03-17 | Fujitsu Ltd | 情報処理装置,処理方法及びプログラム |
JP2016170666A (ja) * | 2015-03-13 | 2016-09-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
US10073810B2 (en) | 2015-10-07 | 2018-09-11 | Fujitsu Limited | Parallel processing device and parallel processing method |
JP2019191789A (ja) * | 2018-04-23 | 2019-10-31 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
JP7070023B2 (ja) | 2018-04-23 | 2022-05-18 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060085582A1 (en) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006119802A (ja) | マルチプロセッサシステム | |
US11782870B2 (en) | Configurable heterogeneous AI processor with distributed task queues allowing parallel task execution | |
US11789895B2 (en) | On-chip heterogeneous AI processor with distributed tasks queues allowing for parallel task execution | |
KR101951072B1 (ko) | 코어 간 통신 장치 및 방법 | |
JP3573546B2 (ja) | 並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置 | |
US20180241655A1 (en) | Rps support for nfv by system call bypass | |
CN104572290A (zh) | 消息处理线程的控制方法及装置 | |
EP1779609B1 (en) | Integrated circuit and method for packet switching control | |
CN103218329A (zh) | 数字信号处理数据传输 | |
TW200826594A (en) | Network interface techniques | |
CN111176806B (zh) | 一种业务处理方法、装置及计算机可读存储介质 | |
Fei et al. | FlexNFV: Flexible network service chaining with dynamic scaling | |
JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
JP5294449B2 (ja) | ネットワークシステムおよびネットワークシステムにおける電源制御方法 | |
US9507654B2 (en) | Data processing system having messaging | |
CN106484536B (zh) | 一种io调度方法、装置和设备 | |
WO2010116399A1 (ja) | データ転送制御装置、システムおよび方法 | |
JPH07141302A (ja) | 並列計算機における負荷分散方法 | |
WO2023093065A1 (zh) | 数据传输方法、计算设备及计算系统 | |
CN115098430B (zh) | 一种基于amp架构的核间通信优先级调度方法 | |
CN117539595A (zh) | 一种协同调度方法和相关设备 | |
US11915041B1 (en) | Method and system for sequencing artificial intelligence (AI) jobs for execution at AI accelerators | |
WO2016151654A1 (ja) | 並列処理システム | |
JP2011238168A (ja) | サーバクライアント連携システム、及びタスク制御方法 | |
JP2000137688A (ja) | 多重プロセッサシステムおよびデ―タ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |