JP2006119802A - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム Download PDF

Info

Publication number
JP2006119802A
JP2006119802A JP2004305390A JP2004305390A JP2006119802A JP 2006119802 A JP2006119802 A JP 2006119802A JP 2004305390 A JP2004305390 A JP 2004305390A JP 2004305390 A JP2004305390 A JP 2004305390A JP 2006119802 A JP2006119802 A JP 2006119802A
Authority
JP
Japan
Prior art keywords
interrupt
interrupt notification
packet
notification
multiprocessor system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004305390A
Other languages
English (en)
Inventor
Hiroaki Kano
裕明 鹿野
Naohiko Irie
直彦 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004305390A priority Critical patent/JP2006119802A/ja
Priority to US11/203,284 priority patent/US20060085582A1/en
Publication of JP2006119802A publication Critical patent/JP2006119802A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

【課題】PUが多数搭載されるマルチプロセッサシステムにおいて、PU間のプロセス同期やプロセス制御といった、PU間多重連携処理を実現し、マルチプロセッサシステムのシステム・スループット向上およびリアルタイム応答性向上を実現する。
【解決手段】割り込み通知ネットワークを設け、割り込み通知元のプロセッサユニット、割り込み通知先のプロセッサユニットに割り込み通知パケットを送信する。割り込み通知元のプロセッサユニットは、割り込み通知パケットに割り込み先のプロセスIDを含めて送信する。割り込み通知ネットワークの制御部は、送信されてくる割り込み通知パケットを解析して、内部に保持するプロセスIDとそれを実行しているプロセッサユニットの対応テーブルを参照し、割り込み通知先のプロセッサユニットを求めて、そのプロセッサユニットに割り込み通知パケットを送信する。
【選択図】 図2

Description

本発明は、マルチプロセッサに係り、特に、プロセッサの数が多数で構成され、しかも、リアルタイム応答が重視されるシステムに用いて好適なマルチプロセッサシステムに関する。
半導体製造技術の進歩による素子の微細化により、膨大な数のトランジスタを集積することが可能となっている。それと同時にプロセッサの高周波数化も進むが、動作時電力の増加、またリーク電流に起因する待機時電力の増加により、従来のプロセッサが歩んできた動作周波数の向上と論理方式の改善により達成してきた性能向上に限界が見え始めている。このような事情から、現在、情報処理装置の性能改善と低電力化を実現する手段として、従来のCPU、DSPといったプロセッサユニット(PU)を複数個オンチップで搭載し、処理を並列でおこなうことによって、動作周波数を向上させなくとも、高い演算性能を得ることが可能なマルチプロセッサシステムが有望となっている。将来、回路の微細化がさらに進むことで、PUをオンチップで100個〜1000個積載することも可能となると予測される。
このようなマルチプロセッサシステムによって、各PUを連携して動作させる場合、各PUや外部入出力装置(IOD)が発行する割り込み情報を相互に交換する仕組みが必要となる。従来、マルチプロセッサシステムにおいて、共通のバス線を通してIODからPUに対し割り込み要求を通知する方法が、例えば、以下の特許文献1、あるいは、特許文献2に開示されている。また、PU間で割り込みを通知する方式として、PU間相互にPU数に対応した分の複数信号線を配置することにより、任意のPUに対し割り込みを通知する方法が、以下の特許文献3に開示されている。
特開平5−324570号公報 特開平9−212472号公報 特開平5−35694号公報
現在、自動車のナビゲーションシステム、携帯電話、デジタルテレビなどといった画像、音声、データベース情報など多様なデータを同時に扱う新アプリケーションが生まれる中で、様々な種類の入力データを、それぞれ最適な方法により同時に処理をするために、プロセッサは多種のPUを搭載することになると考えられる。また、このようなPUを多数搭載したマルチプロセッサが実現すると、多様なメディア情報を同時に処理することが可能となり、現実状況を高度に認識するシステムが実現すると考えられる。このように、多様なデータが同時に多数のPU上で処理される将来のマルチプロセッサシステムでは、それぞれのPUで実行されるプロセスの管理や、複数PU上でのプロセス間の連携と同期、低電力制御などPUのきめ細かい制御、また外部入出力装置(IOD)から任意のPUへのイベント通知を実現する必要がある。そのためには、PU間またPU・IOD間で様々なイベント情報、すなわち、割り込み情報を、リアルタイム性を確保しつつ、効率的に相互に交換する仕組みが新たに必要となる。
以下、図11を用いて従来の一般的な単一のPUで構成されるプロセッサの割り込みの仕組みを説明する。
図11は、従来の一般的な単一のPUで構成されるプロセッサの構成図である。
従来の一般的な単一のPUで構成されるプロセッサは、図11に示すようにI/O装置IO301やメモリ転送コントローラDMAC302など複数の割り込み発生要因元からの割り込み要求を管理する単一の割り込みコントローラINTC303が存在し、そのINTCが割り込み発生要因元から受けた割り込み要求から、あらかじめINTC内のレジスタに設定した規則にしたがって最も優先順位の高い要求を選択し、割り込み信号線304を通じてCPU300に通知する。また、割り込み要因は、システムの割り込み事象レジスタにINTC303によりセットされ、CPUは、その割り込み事象レジスタにアクセスすることにより、割り込み要因を知ることになる。このため、固定的な割り込み要因と割り込み元の対応付けに基づく割り込み処理のため、例えば、割り込み要因によって割り込み処理を多様に変化させたり、複数の割り込み要因が同時に発生した場合、同時に当該要因に対応する割り込み処理を複数同時に扱ったりすることはできなかった。
また、従来のマルチプロセッサシステムにおける割り込み通知方式においても、PU間の割り込みを実現するためにPU間の通信線を当該PU数分設置する必要があり、PUを非常に多数搭載するマルチプロセッサを考えた場合、当該信号線の配置が非常に複雑になり実用的でない。またさらに、割り込み先のPUを決定するために、割り込み元のPUは、割り込み先のPU上でどのようなプロセスが実行されているかを知る必要がある。したがって、割り込み発行元PUは、割り込み先PUを決定するために、例えば、オペレーティング・システム(OS)が特定のメモリエリア上で管理するプロセスリストにアクセスする必要があり、メモリアクセスに伴う遅延のため、割り込み通知に時間がかかってしまい、その結果リアルタイム性を大きく損ねてしまう問題もある。特に、ある特定の処理を連携しておこなっているプロセスグループの複数のプロセスに対し割り込みを通知するためには、発行元PUは、プロセス・リストに逐一アクセスし、対応する複数のPUに対し逐一割り込みを通知することとなり、システム・スループットとリアルタイム応答性の低下という点で大きな問題となる。
本発明は、上記問題点を解決するためになされたもので、その目的は、特に、PUが多数搭載されるマルチプロセッサシステムにおいて、任意のPU間、またはIOD・PU間で効率的な割り込みの通知を可能とする手段の提供し、以って、PU間のプロセス同期やプロセス制御といったPU間多重連携処理を実現し、マルチプロセッサシステムのシステム・スループット向上を実現することである。また、他の目的は、マルチプロセッサシステムにおいて、様々な外的要因に伴う処理のリアルタイム性の実現、例えば、緊急事態発生時などにシステムが即座に対応することを可能なマルチプロセッサシステムを提供することにある。
本発明のマルチプロセッサシステムにおいては、割り込み通知ネットワークを設け、割り込み通知元のプロセッサユニット、または、入出力装置から、割り込み通知先のプロセッサユニットに割り込み通知パケットを送信する。
割り込み通知元のプロセッサユニットは、割り込み通知パケットに割り込み先のプロセスIDを含めて送信する。割り込み通知ネットワークの制御部は、割り込み通知元のプロセッサユニットから送信されてくる割り込み通知パケットを解析して、内部に保持するプロセスIDとそれを実行しているプロセッサユニットの対応テーブルを参照し割り込み通知先のプロセッサユニットを求めて、割り込み通知先のプロセッサユニットに送信する。
割り込み通知パケットには、同報通信をするためのフラグ、割り込みレベル、緊急度を表す情報を含めることができる。
また、割り込み通知元の入出力装置は、割り込み通知パケットに割り込み通知元の入出力装置番号を含めて送信する。
割り込み通知ネットワークの制御部は、割り込み通知元の入出力装置から送信されてくる割り込み通知パケットを解析して、内部に保持する入出力装置番号と割り込み先のプロセッサユニットの対応テーブルを参照し割り込み通知先のプロセッサユニットを求めて、割り込み通知先のプロセッサユニットに送信する。
本発明では、割り込みを通知する際の通知先プロセッサユニットを指定する情報は、割り込み通知ネットワーク内のテーブルが保持しているので、割り込みを通知するプロセッサユニットは、通知先プロセッサユニットの状態、および、通知情報を伝達するネットワークの状況を、割り込み発行時に把握する必要がなく、割り込み通知処理を高速おこなうことが可能となる。また、さらに、割り込み通知ネットワークの制御部が割り込み通知先プロセッサユニットを決定し、割り込み情報を割り込み通知先プロセッサユニットに選択的に通知するために、プロセッサユニット間に複雑な信号線を配置する必要がない。
また、割り込み通知先パケットには、割り込み先のプロセスIDを指定するので、割り込み通知元のプロセッサユニットは、割り込み通知先のプロセスがどのプロセッサユニットで実行されているかを把握する必要がなく、高速に割り込みを発行することが可能となる。
また、本発明では、割り込み通知パケットに設定された情報により、指定した範囲の複数プロセッサユニットに対して、割り込み情報を同報通知でき、複数のプロセッサユニット連携処理と制御が可能となる。
さらに、本発明では、割り込み通知パケットに設定された割り込みレベルや緊急度により、優先度を定めた割り込み制御がおこなえるようになる。
本発明によれば、マルチプロセッサシステムのシステム・スループット向上を実現することができる。
以下、本発明に係る各実施形態を、図1ないし図10を用いて説明する。
〔マルチプロセッサシステムの構成〕
先ず、図1ないし図4を用いて本発明に係るマルチプロセッサシステムの構成について説明する。
図1は、本発明に係るマルチプロセッサシステムの概要構成を示すブロック図である。
図2は、本発明に係るマルチプロセッサシステムの他の構成を示すブロック図である。
図3は、本発明に係るマルチプロセッサシステムのブロック図で、割り込み通知ネットワークを詳細に示した図である。
図4は、本発明に係るマルチプロセッサシステムのブロック図で、プロセッサとプロセスの関係を詳細に示した図である。
本発明に係るマルチプロセッサシステムは、図1に示されるように複数のプロセッサユニットPU(11〜15)が互いに通信して処理をおこなうマルチプロセッサシステムである。
PU(11〜15)は、汎用プロセッサ(CPU)、信号処理プロセッサ(DSP)、動的再構成可能なプロセッサ(DRP,Dynamically Reconfigurable Processor)などの組み合わせによる、さまざまな構成を取り得る。
これらの複数のPUは、データバスDBUS3および本発明の特徴である割り込み通知ネットワークINTNW2を介して相互に接続されている。また、これらのPUからアクセスすることが可能な、共有メモリMEM6がDBUS3に接続されている。さらに、ディスプレイ、キーボードやディスクドライブといった装置を接続するI/O装置(IOD)などの周辺機能ユニットPFU(50,51)が、周辺バスPBUS4に接続されており、PBUS4とDBUS3は、ブリッジBRG7を介して接続されている。また、さらに、PFU(50,51)もINTNW2に接続されている。
なお、図2に示されるように複数のPUの集合で構成したプロセッサ・モジュールPMを複数個並べて階層的に構成してもよい。PM(100〜102)は、DBUS3およびINTNW2を介して接続されたPU10〜15で構成されており、さらに、PM内のDBUS3およびINTNW2を、外部DBUS110および外部INTNW120に接続することで、任意のPMのPUから、任意のPMのPUへ割り込みを通知することができる。
次に、図3を用いて割り込み通知ネットワークINTNW2の詳細な構成について説明する。
INTNW2は、PUおよびPFU数分の入出力ポートを持ち、割り込みコントローラINTCTL20とパケットネットワークPKTNW21およびプロセス・プロセッサユニット対応管理テーブルIDTBL22で構成される。
INTCTL20は、各PUおよび各IOが発行する割り込みパケットを解析し、INTNW2を流れる割り込みパケットの制御をおこなう部分である。すなわち、各PUおよび各IOから割り込みパケットが入力されるとその割り込みパケットを解析し、IDTBL22を参照することで割り込み先PUを決定して、PKTNW21内のスイッチ制御による経路設定と、出力ポートの接続権調停、およびリアルタイム性を保証するための割り込みパケットの順序制御をおこなう。INTCTL20は、PKTNW内の複数のスイッチを同時に制御可能であり、INTNW2は、単一の入力に対し単一の出力ポートを接続しデータ転送するユニキャスト通知に加えて、単一の入力に対して複数の出力ポートを接続しデータ転送するマルチキャスト通知をおこなうことが可能である。これらの詳細な動作については、後述する。
PKTNW21は、割り込みパケットを転送するためのネットワークである。後にクロスバーの構造を持つ例を説明する。
IDTBL22は、プロセス、 PUとPFUとの対応関係を示すテーブルである。
次に、図4を用いてプロセッサとプロセスの関係とその動作について詳細に説明する。
図4に示されるマルチプロセッサシステムは、5個のPU(CPU、DSP、DRPで構成)(10〜14)と2個のPFU(IO)(50,51)で構成されているものとする。これらのPU(10〜14)はDBUS3とINTNW2に、IO(50,51)は、PBUS4およびINTNW2に接続されており、PBUS4は、BRG7を介してDBUS3に接続されている。
各PU(10〜14)上では、様々な処理プロセス(PRC)(301〜305)が実行されるが、以下では、説明を簡単化するために、各PU上で実行されるプロセス数は1とする。PU0(10)ではシステム全体のプロセス(タスク)を管理するオペレーティング・システムOS(301)を実行される。OSは、MEM6に、当該OSが管理するプロセス一覧を示すプロセスリスト(PRCLIST)(300)を配置する。
先ず、本発明のマルチプロセッサシステムにおける割り込み動作の概要を説明する。
PU間で割り込み通知をおこなう場合、割り込み元PUは割り込み先のプロセスID(PID)を指定して割り込み通知用のパケット(以下、「割り込み通知パケット」という)を生成する。各PU(10〜14)は、MEM上のPRCLIST300にアクセスすることで、システム上で実行されているプロセスを知ることができる。割り込み元PUが割り込み通知パケットをINTNW2に送付すると、INTCTL20は、そのパケットを解析し、指定されたPIDからIDTBL22を参照することにより、割り込み通知先のPUを決定し、割り込み発行元PUと割り込み先PUへのPKTNW21の経路設定をおこなう。また、PFU(50,51)からPU(10〜14)に対して割り込み通知をおこなう場合には、その割り込み通知パケットは、発行元のPFU番号を含み、INTCTL20は、その割り込み通知パケットを解析して、PFU番号からIDTBL22を参照することにより、割り込み通知先のPUを決定し、割り込み発行元PFUと割り込み先PUのPKTNW21の経路設定をおこなう。
このように、INTNW2でPIDとPUの対応付け、または、PFUとPUの対応付けをおこなっておくことによって、各PUは、割り込み通知先のプロセスがどのPUで実行されているのかを管理しておく必要がなくなるため、高速に割り込み通知をおこなうことが可能となる。
〔マルチプロセッサシステムで扱うデータ構造〕
次に、図5および図6を用いて本発明のマルチプロセッサシステムで扱うデータ構造について説明する。
図5は、プロセス・プロセッサユニット対応管理テーブルの一例を示す図である。
図6は、割り込み通知パケットの一例を示す図である。
IDTBL22は、PUD・PU、および、PFU・PUの対応情報を管理するためのテーブルである。
第1のフィールドのFLG220は、第2のフィールドのPIDが、割り込み通知先プロセスIDを示すか、または、割り込み通知元のPFU番号を示すかを識別するためのフラグである。第2のフィールドのPID221には、第1のフィールドFLGにより、割り込み通知先プロセスIDまたは割り込み発生元のPFU番号が格納される。
第3のフィールドのPUN222には、割り込みを通知する通知先PUの番号を格納する。この第3のフィルードは、第2のフィールドPIDが、割り込み通知先プロセスIDを表すときには、そのプロセスを実行するPUの番号であり、第2のフィールドPIDが、割り込み発生元のPFU番号を表すときには、割り込み発生元のPFUと対応付けられた割り込み通知先のPUの番号になる。
また、第4のフィールドのPPID223には、PU間割り込み通知において、割り込みを発行した割り込み通知元のプロセスのPIDを格納する。
IDTBL22は、このように割り込み通知元のプロセスのPIDと、割り込み通知先のプロセスのPIDを管理しているので、複数のプロセスをプロセスグループとして、それに対して割り込み制御をおこなうことが可能となる。
例えば、プロセスグループが一つの親プロセスから発生するプロセス間関係(親と子)を持つとする。そのときに、親のプロセスのプロセスIDを、第4のフィールドPPID223に、その親のプロセスが生成した子のプロセスIDを、第2のフィールドPIDに格納する。また、その子のプロセスが孫プロセスを生成したときには、子のプロセスのプロセスIDを、第4のフィールドPPID223に、孫のプロセスIDを、第2のフィールドPIDに格納する。例えば、図5に示した例では、親のプロセスのプロセスIDが、100に、その子ののプロセスのプロセスIDが、101に、さらに、孫にあたるプロセスのプロセスIDが、102になる。
そして、プロセスグループに属するプロセスを停止させる場合には、親プロセスが発行した子プロセス、さらには、当該子プロセスが発行した孫プロセスなど、停止させようとするプロセスの下位層のプロセスをIDTBL22によって検索し、INTNWによって割り込み通知をマルチキャストでおこない、プロセスグループに属するプロセスを同時に停止させることを可能となる。
例えば、図4においてPU1(11)のプロセスPRC−A(302)は、PU0(10)が起動した画像認識プロセスであるとする。このとは、PRC−A(302)は画像認識をおこなうための特徴点抽出などの画像前処理をおこなうプロセスPRC−B(303)をPU2(12)上に起動した、すなわち、目的とした画像認識をおこなうために、PU1とPU2が連携(PRCGRP)して処理をおこなっているとする。ここで、PU0(10)で画像認識を中断して、音声認識に切り替えるイベントが発生したと想定する。PU0はPU1(11)の画像処理プロセスPRC−A(302)を停止する割り込みパケットを発行するが、PRC−Aは子プロセスとしてPRC−B(303)を管理しているため、PRC−Aを停止する他にPRC−Bも停止する必要がある。上述のように、IDTBL22上には、PRC−BがPRC−Aの子プロセスであることが管理されている(割り込み元のプロセスIDと割り込み先のプロセスIDの対応)ため、INTNW2は、PU0(10)が発行した割り込みパケットをPU1(11)、PU2(12)に対してマルチキャストする。その結果、PU1、PU2双方でプロセス停止処理がおこなわれ、PU1、PU2は即座に別の処理に移る事が可能となる。
次に、IDTBL22内のエントリ情報を更新する方法を説明する。
IDTBL22は、PBUS4から情報を参照し、各PU(10〜14)は、DBUS(3)、BRG(7)及びPBUS(4)を経由してIDTBL内のエントリにアクセスすることで、各フィールド値を設定することができる。
IDTBL22は、プロセスの状態に応じて、また、入出力装置と割り込み先の対応が決定されるときに、更新される。
例えば、システム・ブートアップ時に起動するマスタPU(PU0)から、初期状態におけるIO(50,51)の割り込み通知先PUを設定する、また、マスタPUが他のPU(PU1〜PU4)を初期化するために、そのマスタPUから他のPUに対してINTNW2の経路をあらかじめ設定することも可能である。さらにシステム起動後も、PU上でプロセスを新たに生成する、PU上で実行中のプロセスを停止・破棄する、IOの割り込み通知先PUを変更する、といった場合でも、PUはDBUS、BRG及びPBUSを経由してIDTBL内のエントリにアクセスし、図4に対応したレジスタ値を書き換える。なお、IDTBL22が持つ対応情報(エントリ)は、基本的にPU1個に対し1エントリとなるので、IDTBLのサイズであるエントリ数はPU数と等しい。
以上の説明では、各PU上で実行されるプロセス数は、1であると仮定したが、2個以上の複数のプロセスを単一のPU上で、例えば、時分割で同時に実行することも可能である。この場合、そのPU上で、プロセス(タスク)管理をおこなうプロセスを実行し、タスク切り替え時に当該タスク管理プロセスは、IDTBL22にアクセスして、当該PU番号に対応するPID221を切り替えたプロセスIDに更新する。その結果、他のPUは更新されたPIDを指定することで、当該PUにアクセス可能となる。なお、当該PU上で実行されている全PIDは、OSが特定のメモリ上で管理するPRCLST300に通知される。
次に、割り込み通知に際して作成される割り込み通知パケットのパケットフォーマットについて説明する。
第1のフィールドのPID230は、割り込み通知先プロセスID、または、割り込み通知先PU番号を指定する。なお、PID230にプロセスIDが指定された場合は、INTNW側でそのプロセスIDから、当該プロセスを実行する割り込み通知先PU番号への変換をおこなう。
次に、第2のフィールドのPPU231では、割り込み発行元のPU番号、または、PFUからの割り込み発行時は、割り込み発行元のPFU番号を指定する。第3のフィールドのPPID232は、PU間通知における割り込み発行元のプロセスIDを指定する。第4のフィールドのMCFLG233では、単一のPUに対するユニキャスト割り込み通知をおこなうか、第1のフィールドPID230で指定したプロセス、および、そのプロセスの下位層プロセスを実行する複数のPUに対するマルチキャスト(同報)割り込み通知をおこなうかを指定する。
また、全PUに対して割り込み通知をおこなうブロードキャスト割り込み通知も本項で指定できる。この場合、第1項のPID230は無視するものとする。第5のフィールドのINTEVT234は、割り込み事象に対応した割り込み要因コードを指定する。第6のフィールドのLEVEL235には、割り込み優先度を設定する。例えば、同一のPUに対して複数割り込みが存在した場合、当該割り込み優先度が高い順に当該PUに対して割り込みパケットが送付される。第7のフィールドのEXP236には、その割り込み通知を完了すべき時間、すなわち、割り込み通知のデッドラインを指定する。リアルタイム性を必要とする割り込み処理の場合、EXPの値を設定することによって、そのデッドライン時間内に割り込み通知完了を保障するために、デッドラインに対して時間余裕度が少ない割り込みパケットから優先的に送付するものとする。なお、優先順はEXPを最優先とし、時間的余裕度がある場合、または時間余裕度が同一の場合は、第6のフィールドのLEVEL235で優先度を判定する。第8のフィールドのVBR237では、割り込み通知先のPUが起動する割り込み処理プロセスのプログラムが格納されたメモリ上の先頭番地を指定する。
〔割り込み通知ネットワークの詳細構成と動作〕
次に、図7を用いて割り込み通知ネットワークの詳細構成とその動作について説明する。
図7は、 割り込み通知ネットワークの回路構成図である。
この図の構成では、3個のPU(10〜12)と1個のIO(50)がINTNWの入力ポートに、3個のPU(10〜12)が出力ポートに接続されていて、クロスバー網構造により、パケットに制御をおこなうようになっている。
IO/PU間割り込みは、IOから任意のPUへの一方向のみとする。前述した通り、INTNW2は、パケットネットワークPKTNW21と、PKTNW21の経路設定とアービトレーションをおこなう割り込みコントローラINTCTL20で構成される。PKTNWはクロスバー網構造であり、入力ポート側にプライオリティ・キュー(210〜213)を持ち、出力ポート側にその出力ポート数分のセレクタSEL0〜SEL2(214〜216)を持つ。これらのセレクタは、INTCTL20が持つスイッチ制御回路SWCTL205により制御され、INTNW2が持つ入力ポート中の任意の1ポートをINTNW2の出力ポートに接続する。
キュー(210〜213)のサイズは、システムの割り込みトランザクションの大小によって任意のサイズを取り得る。
INTCTL20は、パケット・スケジューラSCHCTL201、セレクタSELC202、プライオリティ・キュー203、スイッチ制御回路SWCTL204により構成される。SCHCTL201は、入力パケットの解析とレベルおよび期限の判定をおこなうことで、割り込みパケットのスケジューリングとアービトレーションをおこなう。例えば、複数入力ポートに同時に割り込み要求が生じた場合には、SCHCTL201により優先度の高いパケットが判定され、SELC202により、そのパケットが発行されている入力ポートが選択され、そのパケットが逐次、プライオリティ・キュー203に格納される。また、すでに、プライオリティ・キュー203内に複数パケットが格納されているが、後続のパケットの優先度が高い場合は、その後続パケットが優先的にプライオリティ・キュー203に格納される。なお、優先度が高いパケットとは、前述した通り、レベルが高い、または割り込み通知期限に対し余裕が少ないパケットである。プライオリティ・キュー203が出力するパケットは、SWCTL204に送付され、SWCTLは、パケット解析を行い、そのパケット内の割り込み発行先プロセスID230、または、発行元PFU番号により、IDTBL22を参照し、割り込み通知先PU番号222をIDTBLから検索する。発行元PU番号またはPFU番号231、および発行先PU番号222を基に、SWCTL204は、PKTNW内のSEL(214〜216)を制御することで割り込み先PUへのパケット・パスを構築する。SWCTLは、パケット内のマルチキャストフラグ(MCFLG)(233)が、範囲指定の複数割り込み同報モードにセットされていた場合には、IDTBL22から複数の割り込み通知先PU番号222を受理し、そのための複数PUへのパケット・パスを構築する。なお、本実施形態では、プライオリティ・キュー203およびSWCTL204が、各々単数の場合を説明したが、同時に複数パケット処理に対応するために、例えば、出力ポート数分のプライオリティ・キューとSWCTLを用意し、IDTBLの検索とPKTNWのセレクタ(214〜216)制御をおこなうことで、同時に複数のパケット・パスを構築することも可能である。
〔割り込み通知ネットワークによる割り込み通知動作〕
次に、図8ないし図10を用いて本発明のマルチプロセッサシステムの割り込み通知動作について説明する。
図8および図9は、PUからPUに割り込み通知をおこなうときの割り込み通知動作を示すタイミングチャートである。
図10は、IOからPUに割り込み通知をおこなうときの割り込み通知動作を示すタイミングチャートである。
先ず、図8によりPU間の割り込み通知処理で、PU0(10)がPU1(11)およびPU2(12)に対して割り込み同報通知をおこなう動作を説明する。すなわち、PU0(10)に割り込み要因を発生するプロセスが実行されており、またPU1(11)に割り込み通知をおこなうプロセスが、さらに、PU2(12)には、PU1プロセスが生成した子プロセスが実行されているとし、PU1およびPU2双方のプロセスに対し割り込みをかけることを想定する。例としては、プロセスを同時に停止させるなど場合が考えられる。
発行元のPU0(10)上で割り込み要因が発生(INTEVT)(400)すると、PU0は、図6に示したパケットフォーマットに従って割り込みパケットを生成(PKTGEN)(401)し、INTNW2に対して、割り込みパケットの発行(PKTPSS)(402)をおこなう。そのパケットは、図7に示したINTNW内のプライオリティ・キュー210にいったん格納される。なお、複数パケットがすでにキュー210に存在する場合には、優先度が高い順で格納される。そして、パケットを格納したキュー210は、パケットを出力し、SCHCTL201は、出力されたパケットを受理(PKTACP)(403)する。そして、パケット解析をおこない、レベルLEVEL235、期限EXP236より優先度を判定(EXPJDG)(404)し、INTCTL内のプライオリティ・キュー203にそのパケットを格納する。そして、受理したパケットはSWCTL204に送付され、パケット情報を元にSWCTL204がIDTBL22をアクセスすることで、パケット内のPID情報230から当該パケット送付先のPU番号を求め(PID/PUNCNV)(405)、PKTNW21のセレクタを制御する。
本例では、パケット中のMCFLAG233が同報通知モードに設定して置く。このときに、割り込み通知先のPID230に対応するPU番号(PU1)(11)と、そのプロセスのPID230がIDTBL22中のPPID223に一致するエントリのPU番号、言い換えれば、PU1で実行されているプロセスの子プロセスが実行されているPU番号(PU2)がIDTBLから出力される。
そして、SWCTL204は、PKTNWのSEL1(215)とSEL2(216)を制御することで、PU0→PU1、および、PU0→PU2のパケット・パスを作成する(RTCTL)(406)。その結果、PU0からの割り込みパケットはPU1(11)、PU2(12)双方で受理(PKTACP)(407,408)され、PU1、PU2それぞれは、パケット内で指定された割り込み処理プログラムの先頭アドレス(VBR)(237)からプログラムをロードして割り込み処理を開始する(INTPRC)(410,412)。また、割り込み処理プログラムを起動せず、単に割り込み要因INTEVT(234)を当該プロセスに通知するのみの動作もあり得る。例えば、PUが持つ割り込み事象レジスタにINTEVT234を書き込み、当該プロセスが割り込み事象レジスタをポーリングすることで割り込み通知を受けるといった動作も考えられる。パケットを受理したPU1とPU2は、そのパケットが受理されたと同時に、発行元PU0(10)に対して割り込み通知を受けた旨を通知するパケットACKを、そのパケット中の発行元PU番号PPID232を利用して生成し(ACKISS)(409,411)、INTNWを介して割り込み元であるPU0に対して通知する(413,414)。
次に、図9を用いてPU間の割り込み通知処理で、複数のPUから単一のPUに対して、ほぼ同時に割り込み通知がおこなわれる場合の動作を説明する。すなわち、PU0(10)およびPU1(11)から、PU2(12)に対してほぼ同時に割り込みが発行されるものとし、それぞれのPUで発行する割り込みのレベルLEVEL235は同一であるが、割り込み通知の期限EXP236が、PU0が、例えば、15サイクル以内、PU1が10サイクル以内と、PU1の割り込み通知期限に対する余裕度が、PU0より少ないとする。すなわち、PU1の割り込み要求をPU0のそれよりも先に処理すべき状態を想定する。
PU0およびPU1でほぼ同時に割り込み要因が発生(INTEVT)(500,503)すると、それぞれのPUは割り込み先のプロセスID(ここでは双方で同一)等を持った割り込みパケットを生成(PKTGEN)(501,504)しINTNW2に対して、それらのパケットを発行(PKTISS)(502,505)する。それらのパケットは、発行元PUに対応するINTNW内のプライオリティ・キュー(210,211)に、それぞれいったん格納される。そして、格納されたキューは、パケットを出力し、INTCTL20内のSCHCTL204は、PU0(10)およびPU1(11)が発行したそれぞれのパケットを受理(PKTACP)(506,511)する。 INTCTL20では、双方のパケット解析をおこないレベルLEVEL235、期限EXP236により優先度を判定(EXPJDG)(507,512)し、INTCTL内のキューにそれらのパケットを格納する。ここで、双方のパケットの割り込みレベルLEVELは同一であるが、割り込み通知期限がPU0では15、PU1では10であるので、PU1が発行した割り込みパケットの優先度が高いため、PU1のパケットが先行してSWCTLに送付され、パケット情報を基にSWCTL204がIDTBL22をアクセスすることにより、パケット内のPID情報からそのパケット送付先のPU番号を求め(PID/PUNCNV)(513)、PKTNW21のセレクタSEL2を制御する(RTCTL)(514)。続いて、PU0のパケットも同様にSWCTL201に送付され、SWCTL201はPKTNW21のセクレタSEL2を制御する(509)。その結果、PU2ではPU1が発行したパケットを先行して受理し(PKTACP)(516)パケット解析をおこなった後、割り込み処理(INTPRC)(517)を開始する。PU2は先行パケット受理後、PU0が発行したパケットを受理(PKTACP)(518)し、パケット解析をおこない、先行割り込み処理終了後に、PU0が発行した割り込み処理をおこなう(INTPRC)(519)。
次に、図10を用いてPFU(IO)(50)からPU0(10)に対する割り込み通知処理の動作を説明する。
IO50で割り込み要因が発生(INTEVT)すると(600)、IO50は、自身のIO番号(231)、割り込みレベルLEVEL(235)、割り込み要因INTEVT(234)を含んだ割り込み通知パケットを生成(PKTGEN)(601)し、INTNW2に対してそのパケットを発行(PKTISS)(602)する。そのパケットは、INTNW2内のプライオリティ・キュー213にいったん格納され、INTCTL20内のSCHCTL201は、そのパケットを受理する(PKTACP)(603)。そして、SCHCTL201は、受理したパケットを解析し、当該割り込みのレベルと期限から優先度判定を行い(LVJDG)(604)、プライオリティ・キュー203に格納する。次に、SWCTL204は、IDTBL22にアクセスし、そのパケット内の発行元IO番号から、割り込み通知先のPU番号を求め(IO/PUNCNV)(605)、PKTNW21内のセレクタSEL0(214)の制御をおこなう(RTCTL)(606)。その結果、IOからPU0に対するパケット・パスが構築され、PU0はIOからの割り込みパケットを受理(PKTACP)(608)し、割り込み処理プログラムアドレス(VBR)(237)にジャンプし、割り込み処理を実行する(INTPRC)(609)。
〔実施形態より理解できる本発明の特徴〕
以上の実施形態より理解できるように、本発明によれば、特に、PUが多数搭載されるマルチプロセッサシステムにおいて、任意のPU間、またはIOD・PU間で効率的な割り込みの通知を可能とする手段の提供し、以って、PU間のプロセス同期やプロセス制御といったPU間多重連携処理を実現し、マルチプロセッサシステムのシステム・スループット向上を実現することができる。また、本発明によれば、マルチプロセッサシステムにおいて、様々な外的要因に伴う処理のリアルタイム性の実現、例えば、緊急事態発生時などにシステムが即座に対応することを可能なマルチプロセッサシステムを提供することができる。
本発明に係るマルチプロセッサシステムの概要構成を示すブロック図である。 本発明に係るマルチプロセッサシステムの他の構成を示すブロック図である。 本発明に係るマルチプロセッサシステムのブロック図で、割り込み通知ネットワークを詳細に示した図である。 本発明に係るマルチプロセッサシステムのブロック図で、プロセッサとプロセスの関係を詳細に示した図である。 プロセス・プロセッサユニット対応管理テーブルの一例を示す図である。 割り込み通知パケットの一例を示す図である。 割り込み通知ネットワークの回路構成図である。 PUからPUに割り込み通知をおこなうときの割り込み通知動作を示すタイミングチャートである(その一)。 PUからPUに割り込み通知をおこなうときの割り込み通知動作を示すタイミングチャートである(その二)。 IOからPUに割り込み通知をおこなうときの割り込み通知動作を示すタイミングチャートである。 従来の一般的な単一のPUで構成されるプロセッサの構成図である。
符号の説明
10〜14…プロセッサユニット、2…割り込み通知ネットワーク、20…割り込みコントローラ、21…パケットネットワーク、22…プロセス番号・プロセッサユニット対応管理テーブル、3…データバス、4…周辺バス、50,51…周辺機能ユニット、6…共有メモリ、7…ブリッジ、300…CPU、301…入出力装置、302…メモリ転送コントローラ、303…割り込みコントローラ、304…割り込み通知信号線、100〜102…プロセッサ・モジュール、110…データバス、120…割り込み通知ネットワーク、300…プロセスリスト、301〜305…プロセス、220〜223…プロセス番号・プロセッサユニット対応管理テーブルの各フィールド、230〜240…割り込み通知パケットの各フィールド、201…パケット・スケジューラ、202…セレクタ、203…プライオリティ・キュー、204…パケットネットワーク制御回路、210〜213…プライオリティ・キュー、214〜216…セレクタ。

Claims (10)

  1. 複数のプロセッサを備え、あるプロセッサから他のプロセッサに割り込み通知をおこなうマルチプロセッサシステムにおいて、
    前記複数のプロセッサを接続し、割り込み通知元のプロセッサから割り込み通知先のプロセッサに、割り込み通知パケットを送信する割り込み通知ネットワークを有し、
    前記割り込み通知ネットワークは、制御部を有し、
    前記制御部は、割り込み通知元のプロセッサから送信されてくる前記割り込み通知パケットを解析して、割り込み通知先のプロセッサを決定することを特徴とするマルチプロセッサシステム。
  2. 前記割り込み通知ネットワークは、割り込み通知先のプロセッサを決定するための情報を保持することを特徴とする請求項1記載のマルチプロセッサシステム。
  3. 前記割り込み通知パケットに割り込み先のプロセスIDを含み、前記制御部は、前記割り込み先のプロセスIDを参照して、割り込み通知先のプロセッサを決定することを特徴とする請求項1記載のマルチプロセッサシステム。
  4. 前記制御部は、プロセスグループに属する複数のプロセスを実行しているプロセッサを割り込み通知先のプロセッサとすることを特徴とする請求項1記載のマルチプロセッサシステム。
  5. あるプロセスグループに属するプロセスを実行しているプロセッサに対して、割り込み通知の同報通知をおこなうことを特徴とする請求項4記載のマルチプロセッサシステム。
  6. 前記割り込み通知先から、前記割り込み通知ネットワークに接続された全てのプロセッサに対して、割り込み通知の同報通知をおこなうことを特徴とする請求項4記載のマルチプロセッサシステム。
  7. 前記割り込み通知パケットは、割り込みレベルまたは緊急度を表す情報を含み、前記制御部は、割り込みレベルまたは緊急度を表す情報により、割り込み通知の優先度を決定することを特徴とする請求項1記載のマルチプロセッサシステム。
  8. 前記割り込み通知ネットワークは、クロスバー網構造であることを特徴とする請求項1記載のマルチプロセッサシステム。
  9. 複数のプロセッサを備え、ある入出力装置からプロセッサに割り込み通知をおこなうマルチプロセッサシステムにおいて、
    前記複数のプロセッサと入出力装置を接続し、割り込み通知元の入出力装置から割り込み通知先のプロセッサに、割り込み通知パケットを送信する割り込み通知ネットワークを有し、
    前記割り込み通知ネットワークは、制御部を有し、
    前記制御部は、割り込み通知元の入出力装置から送信されてくる前記割り込み通知パケットを解析して、割り込み通知先のプロセッサを決定することを特徴とするマルチプロセッサシステム。
  10. 前記割り込み通知パケットに割り込み元の入出力装置番号を含み、前記制御部は、前記割り込み元の入出力装置番号を参照して、割り込み通知先のプロセッサを決定することを特徴とする請求項9記載のマルチプロセッサシステム。
JP2004305390A 2004-10-20 2004-10-20 マルチプロセッサシステム Pending JP2006119802A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004305390A JP2006119802A (ja) 2004-10-20 2004-10-20 マルチプロセッサシステム
US11/203,284 US20060085582A1 (en) 2004-10-20 2005-08-15 Multiprocessor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004305390A JP2006119802A (ja) 2004-10-20 2004-10-20 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
JP2006119802A true JP2006119802A (ja) 2006-05-11

Family

ID=36182141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004305390A Pending JP2006119802A (ja) 2004-10-20 2004-10-20 マルチプロセッサシステム

Country Status (2)

Country Link
US (1) US20060085582A1 (ja)
JP (1) JP2006119802A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012003325A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd コンピュータシステムおよび割込要求処理方法
JP2014048965A (ja) * 2012-08-31 2014-03-17 Fujitsu Ltd 情報処理装置,処理方法及びプログラム
JP2016170666A (ja) * 2015-03-13 2016-09-23 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
US10073810B2 (en) 2015-10-07 2018-09-11 Fujitsu Limited Parallel processing device and parallel processing method
JP2019191789A (ja) * 2018-04-23 2019-10-31 富士通株式会社 演算処理装置および演算処理装置の制御方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052994B1 (ko) * 2004-10-25 2011-07-29 로베르트 보쉬 게엠베하 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템에서전환을 위한 방법 및 장치
US8156493B2 (en) * 2006-04-12 2012-04-10 The Mathworks, Inc. Exception handling in a concurrent computing process
JP4674273B2 (ja) * 2008-05-30 2011-04-20 株式会社アドバンテスト 試験装置および情報処理システム
US8151008B2 (en) 2008-07-02 2012-04-03 Cradle Ip, Llc Method and system for performing DMA in a multi-core system-on-chip using deadline-based scheduling
TWI397672B (zh) * 2008-11-18 2013-06-01 Mstar Semiconductor Inc 具電視功能的可攜式導航裝置、其處理模組及其該導航裝置之操作方法
JP5512383B2 (ja) * 2010-05-12 2014-06-04 ルネサスエレクトロニクス株式会社 計算機システム
US8875146B2 (en) * 2011-08-01 2014-10-28 Honeywell International Inc. Systems and methods for bounding processing times on multiple processing units
US8621473B2 (en) 2011-08-01 2013-12-31 Honeywell International Inc. Constrained rate monotonic analysis and scheduling
US9207977B2 (en) 2012-02-06 2015-12-08 Honeywell International Inc. Systems and methods for task grouping on multi-processors
FR2996935B1 (fr) * 2012-10-16 2016-01-15 Bull Sas Procede et dispositif de traitement d'interruptions dans un systeme multiprocesseur
US8924615B2 (en) * 2012-10-26 2014-12-30 Arm Limited Communication of message signalled interrupts
US9612868B2 (en) 2012-10-31 2017-04-04 Honeywell International Inc. Systems and methods generating inter-group and intra-group execution schedules for instruction entity allocation and scheduling on multi-processors
JP6123487B2 (ja) * 2013-05-28 2017-05-10 富士通株式会社 制御装置、制御方法及び制御プログラム
US9690928B2 (en) 2014-10-25 2017-06-27 Mcafee, Inc. Computing platform security methods and apparatus
US9940270B2 (en) * 2015-08-28 2018-04-10 Nxp Usa, Inc. Multiple request notification network for global ordering in a coherent mesh interconnect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105031A (ja) * 1993-09-20 1995-04-21 Internatl Business Mach Corp <Ibm> 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置
JPH0816537A (ja) * 1994-06-27 1996-01-19 Nec Commun Syst Ltd マルチプロセッサシステム及びそのオブジェクト 間通信方法
JP2001331330A (ja) * 2000-05-19 2001-11-30 Fujitsu Ltd プロセス異常検知及び復旧システム
JP2004102507A (ja) * 2002-09-06 2004-04-02 Murata Mach Ltd ネットワーク装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967342A (en) * 1984-08-17 1990-10-30 Lent Robert S Data processing system having plurality of processors and channels controlled by plurality of system control programs through interrupt routing
JPH0282343A (ja) * 1988-09-20 1990-03-22 Hitachi Ltd マルチプロセッサシステムの割込処理方式
US5193187A (en) * 1989-12-29 1993-03-09 Supercomputer Systems Limited Partnership Fast interrupt mechanism for interrupting processors in parallel in a multiprocessor system wherein processors are assigned process ID numbers
KR940001878B1 (ko) * 1990-03-08 1994-03-10 가부시끼가이샤 히다찌세이사꾸쇼 멀티 프로세서시스템 및 인터럽션 제어장치
US5675807A (en) * 1992-12-17 1997-10-07 Tandem Computers Incorporated Interrupt message delivery identified by storage location of received interrupt data
US5708813A (en) * 1994-12-12 1998-01-13 Digital Equipment Corporation Programmable interrupt signal router
JP3008896B2 (ja) * 1997-06-16 2000-02-14 日本電気株式会社 共有バス型マルチプロセッサシステムの割り込み負荷分散システム
US6006301A (en) * 1997-09-30 1999-12-21 Intel Corporation Multi-delivery scheme interrupt router
US20020065999A1 (en) * 1998-07-08 2002-05-30 Toshihiko Kikuchi Data backup system, method therefor and data storage
US6295573B1 (en) * 1999-02-16 2001-09-25 Advanced Micro Devices, Inc. Point-to-point interrupt messaging within a multiprocessing computer system
US6401154B1 (en) * 2000-05-05 2002-06-04 Advanced Micro Devices, Inc. Flexible architecture for an embedded interrupt controller
US7089561B2 (en) * 2001-06-01 2006-08-08 Microsoft Corporation Methods and systems for creating and communicating with computer processes
US7159217B2 (en) * 2001-12-20 2007-01-02 Cadence Design Systems, Inc. Mechanism for managing parallel execution of processes in a distributed computing environment
US20060004933A1 (en) * 2004-06-30 2006-01-05 Sujoy Sen Network interface controller signaling of connection event

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105031A (ja) * 1993-09-20 1995-04-21 Internatl Business Mach Corp <Ibm> 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置
JPH0816537A (ja) * 1994-06-27 1996-01-19 Nec Commun Syst Ltd マルチプロセッサシステム及びそのオブジェクト 間通信方法
JP2001331330A (ja) * 2000-05-19 2001-11-30 Fujitsu Ltd プロセス異常検知及び復旧システム
JP2004102507A (ja) * 2002-09-06 2004-04-02 Murata Mach Ltd ネットワーク装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012003325A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd コンピュータシステムおよび割込要求処理方法
JP2014048965A (ja) * 2012-08-31 2014-03-17 Fujitsu Ltd 情報処理装置,処理方法及びプログラム
JP2016170666A (ja) * 2015-03-13 2016-09-23 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
US10073810B2 (en) 2015-10-07 2018-09-11 Fujitsu Limited Parallel processing device and parallel processing method
JP2019191789A (ja) * 2018-04-23 2019-10-31 富士通株式会社 演算処理装置および演算処理装置の制御方法
JP7070023B2 (ja) 2018-04-23 2022-05-18 富士通株式会社 演算処理装置および演算処理装置の制御方法

Also Published As

Publication number Publication date
US20060085582A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
JP2006119802A (ja) マルチプロセッサシステム
US11782870B2 (en) Configurable heterogeneous AI processor with distributed task queues allowing parallel task execution
US11789895B2 (en) On-chip heterogeneous AI processor with distributed tasks queues allowing for parallel task execution
KR101951072B1 (ko) 코어 간 통신 장치 및 방법
JP3573546B2 (ja) 並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置
US20180241655A1 (en) Rps support for nfv by system call bypass
CN104572290A (zh) 消息处理线程的控制方法及装置
EP1779609B1 (en) Integrated circuit and method for packet switching control
CN103218329A (zh) 数字信号处理数据传输
TW200826594A (en) Network interface techniques
CN111176806B (zh) 一种业务处理方法、装置及计算机可读存储介质
Fei et al. FlexNFV: Flexible network service chaining with dynamic scaling
JP2009282917A (ja) サーバ間通信機構及びコンピュータシステム
JP5294449B2 (ja) ネットワークシステムおよびネットワークシステムにおける電源制御方法
US9507654B2 (en) Data processing system having messaging
CN106484536B (zh) 一种io调度方法、装置和设备
WO2010116399A1 (ja) データ転送制御装置、システムおよび方法
JPH07141302A (ja) 並列計算機における負荷分散方法
WO2023093065A1 (zh) 数据传输方法、计算设备及计算系统
CN115098430B (zh) 一种基于amp架构的核间通信优先级调度方法
CN117539595A (zh) 一种协同调度方法和相关设备
US11915041B1 (en) Method and system for sequencing artificial intelligence (AI) jobs for execution at AI accelerators
WO2016151654A1 (ja) 並列処理システム
JP2011238168A (ja) サーバクライアント連携システム、及びタスク制御方法
JP2000137688A (ja) 多重プロセッサシステムおよびデ―タ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061124

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804