JP6123487B2 - 制御装置、制御方法及び制御プログラム - Google Patents
制御装置、制御方法及び制御プログラム Download PDFInfo
- Publication number
- JP6123487B2 JP6123487B2 JP2013112314A JP2013112314A JP6123487B2 JP 6123487 B2 JP6123487 B2 JP 6123487B2 JP 2013112314 A JP2013112314 A JP 2013112314A JP 2013112314 A JP2013112314 A JP 2013112314A JP 6123487 B2 JP6123487 B2 JP 6123487B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- task
- processing
- command
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
Description
2 制御装置
3 ディスク装置
4 ホスト装置
5 PCIバス
10 HBA
20 CPU
21〜24 CPUコア
30 メモリ
40 IO制御モジュール
50,50a,50b PCIデバイス
51〜54 ポーリングルーチン
61a〜64a 割込み処理ハンドラ
61b〜64b 割込み処理ハンドラ
71〜74 IOタスク
71a〜74a コマンドキュー
80 コマンド
85 タスクAとタスクBとの切れ間
86 タスクBとアイドルとの切れ間
87 アイドル中
88 スレッドA−1とスレッドA−2との切れ間
91 デバイス
92 割込みコントローラ
93 CPU
Claims (9)
- 複数の処理装置を備えた制御装置において、
前記複数の処理装置は、
前記複数の処理装置がアクセス可能な割込みの通知先であるメモリに対して、通知元により書き込まれる割込みメッセージの有無をポーリング監視し、
前記割込みメッセージの検出に基づいて、前記複数の処理装置の中から割り当てられたいずれかの処理装置が、
前記割込みメッセージに含まれる割込み要因に対応する割込み処理を行う
ことを特徴とする制御装置。 - ポーリング監視により前記割込み要因を検出した処理装置は、該割込み要因を処理する処理装置を決定し、
決定された処理装置が前記割込み要因に対応する割込み処理を行うことを特徴とする請求項1に記載の制御装置。 - 各処理装置で実行されるタスクが、処理するコマンドを接続するキューを有し、
前記割込み処理は、各割込み要因に対応するコマンドを前記キューに接続し、
第1のタスクがコマンドの処理中に第2のタスクと通信する要件が発生すると、第1のタスクは該コマンドを第2のタスクのキューに接続することを特徴とする請求項1又は2に記載の制御装置。 - 複数の処理装置を備えた制御装置による制御方法において、
前記複数の処理装置が、
前記複数の処理装置がアクセス可能な割込みの通知先であるメモリに対して、通知元により書き込まれる割込みメッセージの有無をポーリング監視し、
前記割込みメッセージの検出に基づいて、前記複数の処理装置の中から割り当てられたいずれかの処理装置が、
前記割込みメッセージに含まれる割込み要因に対応する割込み処理を行う
ことを特徴とする制御方法。 - 複数のコンピュータを備えた制御装置で実行される制御プログラムにおいて、
前記複数のコンピュータに、
前記複数のコンピュータがアクセス可能な割込みの通知先であるメモリに対して、通知元により書き込まれる割込みメッセージの有無をポーリング監視する処理を実行させ、
前記割込みメッセージの検出に基づいて、前記複数のコンピュータの中から割り当てられたいずれかのコンピュータに、
前記割込みメッセージに含まれる割込み要因に対応する割込み処理を実行させることを特徴とする制御プログラム。 - 複数の処理装置を備えた制御装置において、
前記複数の処理装置が、
メモリへの書き込みにより通知された割込み要因をポーリング監視し、
ポーリング監視により前記割込み要因を検出した処理装置は、該割込み要因を処理する処理装置を決定し、
決定された処理装置が前記割込み要因に対応する割込み処理を行うことを特徴とする制御装置。 - 複数の処理装置を備えた制御装置において、
前記複数の処理装置が、
メモリへの書き込みにより通知された割込み要因をポーリング監視し、
前記割込みに要因に対応する割込み処理を行い、
各処理装置で実行されるタスクが、処理するコマンドを接続するキューを有し、
前記割込み処理は、各割込み要因に対応するコマンドを前記キューに接続し、
第1のタスクがコマンドの処理中に第2のタスクと通信する要件が発生すると、第1のタスクは該コマンドを第2のタスクのキューに接続することを特徴とする制御装置。 - 複数のコンピュータを備えた制御装置で実行される制御プログラムにおいて、
前記複数のコンピュータに、
メモリへの書き込みにより通知された割込み要因をポーリング監視する処理を実行させ、
ポーリング監視により前記割込み要因を検出したコンピュータに、
該割込み要因を処理するコンピュータを決定させる処理を実行させ、
決定されたコンピュータに、
前記割込み要因に対応する割込み処理を実行させることを特徴とする制御プログラム。 - 複数のコンピュータを備えた制御装置で実行される制御プログラムにおいて、
前記複数のコンピュータに、
メモリへの書き込みにより通知された割込み要因をポーリング監視し、
前記割込みに要因に対応する割込み処理を行う処理を実行させ、
各コンピュータで実行されるタスクが、処理するコマンドを接続するキューを有し、
前記割込み処理は、各割込み要因に対応するコマンドを前記キューに接続し、
第1のタスクがコマンドの処理中に第2のタスクと通信する要件が発生すると、第1のタスクは該コマンドを第2のタスクのキューに接続することを特徴とする制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013112314A JP6123487B2 (ja) | 2013-05-28 | 2013-05-28 | 制御装置、制御方法及び制御プログラム |
US14/267,982 US9710409B2 (en) | 2013-05-28 | 2014-05-02 | Interrupt control apparatus and interrupt control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013112314A JP6123487B2 (ja) | 2013-05-28 | 2013-05-28 | 制御装置、制御方法及び制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014232382A JP2014232382A (ja) | 2014-12-11 |
JP6123487B2 true JP6123487B2 (ja) | 2017-05-10 |
Family
ID=51986484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013112314A Active JP6123487B2 (ja) | 2013-05-28 | 2013-05-28 | 制御装置、制御方法及び制御プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9710409B2 (ja) |
JP (1) | JP6123487B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10089264B2 (en) * | 2016-05-13 | 2018-10-02 | Intel Corporation | Callback interrupt handling for multi-threaded applications in computing environments |
US10922253B1 (en) * | 2019-10-22 | 2021-02-16 | Vmware, Inc. | Implementing interrupt remapping via input/output memory management unit faults |
CN112632559A (zh) * | 2020-12-24 | 2021-04-09 | 北京天融信网络安全技术有限公司 | 漏洞自动验证方法、装置、设备及存储介质 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696923A (en) * | 1994-12-15 | 1997-12-09 | Texas Instruments Incorporated | Graphics processor writing to shadow register at predetermined address simultaneously with writing to control register |
US5812875A (en) * | 1995-05-02 | 1998-09-22 | Apple Computer, Inc. | Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations |
US5925115A (en) * | 1997-03-10 | 1999-07-20 | Vlsi Technology, Inc. | Method and system for extending interrupt sources and implementing hardware based and software based prioritization of interrupts for an embedded processor |
US6163829A (en) * | 1998-04-17 | 2000-12-19 | Intelect Systems Corporation | DSP interrupt control for handling multiple interrupts |
JPH11312138A (ja) * | 1998-04-28 | 1999-11-09 | Nec Eng Ltd | 割込み制御システム及びその制御方法 |
US6279046B1 (en) * | 1999-05-19 | 2001-08-21 | International Business Machines Corporation | Event-driven communications interface for logically-partitioned computer |
US6920516B2 (en) * | 2000-08-31 | 2005-07-19 | Hewlett-Packard Development Company, L.P. | Anti-starvation interrupt protocol |
JP4100256B2 (ja) | 2003-05-29 | 2008-06-11 | 株式会社日立製作所 | 通信方法および情報処理装置 |
KR100528476B1 (ko) * | 2003-07-22 | 2005-11-15 | 삼성전자주식회사 | 컴퓨터 시스템의 인터럽트 처리 장치 |
JP2006119802A (ja) * | 2004-10-20 | 2006-05-11 | Hitachi Ltd | マルチプロセッサシステム |
JP2006216042A (ja) | 2005-02-04 | 2006-08-17 | Sony Computer Entertainment Inc | 割り込み処理のためのシステムおよび方法 |
US7689747B2 (en) * | 2005-03-28 | 2010-03-30 | Microsoft Corporation | Systems and methods for an augmented interrupt controller and synthetic interrupt sources |
US7984454B2 (en) * | 2006-12-19 | 2011-07-19 | International Business Machines Corporation | Migration of single root stateless virtual functions |
JP5217929B2 (ja) | 2008-11-13 | 2013-06-19 | ソニー株式会社 | 割込検出装置および情報処理システム |
US9384154B2 (en) * | 2011-11-03 | 2016-07-05 | Intel Corporation | Method to emulate message signaled interrupts with multiple interrupt vectors |
WO2014158161A1 (en) * | 2013-03-28 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Error coordination message for a blade device having a logical processor in another system firmware domain |
-
2013
- 2013-05-28 JP JP2013112314A patent/JP6123487B2/ja active Active
-
2014
- 2014-05-02 US US14/267,982 patent/US9710409B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9710409B2 (en) | 2017-07-18 |
US20140359187A1 (en) | 2014-12-04 |
JP2014232382A (ja) | 2014-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7313381B2 (ja) | ハードウェアアクセラレーションのためのハードウェアリソースの埋込みスケジューリング | |
JP2009265963A (ja) | 情報処理システム及びタスクの実行制御方法 | |
US8918561B2 (en) | Hardware resource arbiter for logical partitions | |
JP7039631B2 (ja) | アクセスリクエストを管理するための方法、装置、デバイス、および記憶媒体 | |
US9575914B2 (en) | Information processing apparatus and bus control method | |
US10545890B2 (en) | Information processing device, information processing method, and program | |
US20190235902A1 (en) | Bully vm detection in a hyperconverged system | |
US10459771B2 (en) | Lightweight thread synchronization using shared memory state | |
JP2022033688A (ja) | メモリアクセスリクエストスケジューリング方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム | |
US20240143392A1 (en) | Task scheduling method, chip, and electronic device | |
US10719466B2 (en) | System and method for implementing a multi-threaded device driver in a computer system | |
JP6123487B2 (ja) | 制御装置、制御方法及び制御プログラム | |
CN115168256A (zh) | 中断控制方法、中断控制器、电子设备、介质和芯片 | |
US8346975B2 (en) | Serialized access to an I/O adapter through atomic operation | |
US8151028B2 (en) | Information processing apparatus and control method thereof | |
CN117093335A (zh) | 分布式存储系统的任务调度方法及装置 | |
US7930438B2 (en) | Interrogate processing for complex I/O link | |
JP2022142456A (ja) | 異常対処プログラム、異常対処システム、及び異常対処方法 | |
US10089265B2 (en) | Methods and systems for handling interrupt requests | |
US20110191638A1 (en) | Parallel computer system and method for controlling parallel computer system | |
US20230195664A1 (en) | Software management of direct memory access commands | |
US20120272045A1 (en) | Control method and system of multiprocessor | |
CN112204524B (zh) | 用于硬件加速的硬件资源的嵌入式调度 | |
GB2454996A (en) | Handling inbound initiatives for a multi-processor system by its input/output subsystem using data that defines which processor is to handle it. | |
CN110955507A (zh) | 基于vxWorks系统的多任务访问同意IIC总线的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6123487 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |