JP3008896B2 - 共有バス型マルチプロセッサシステムの割り込み負荷分散システム - Google Patents

共有バス型マルチプロセッサシステムの割り込み負荷分散システム

Info

Publication number
JP3008896B2
JP3008896B2 JP9176311A JP17631197A JP3008896B2 JP 3008896 B2 JP3008896 B2 JP 3008896B2 JP 9176311 A JP9176311 A JP 9176311A JP 17631197 A JP17631197 A JP 17631197A JP 3008896 B2 JP3008896 B2 JP 3008896B2
Authority
JP
Japan
Prior art keywords
interrupt
processor
information
schedule
information table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9176311A
Other languages
English (en)
Other versions
JPH117429A (ja
Inventor
敏和 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9176311A priority Critical patent/JP3008896B2/ja
Priority to US09/096,608 priority patent/US6237058B1/en
Publication of JPH117429A publication Critical patent/JPH117429A/ja
Application granted granted Critical
Publication of JP3008896B2 publication Critical patent/JP3008896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、共有バス型マルチ
プロセッサシステムにおいて、プロセッサ毎の負荷状況
を判断して、入出力装置/通信装置などから発生する割
り込みをスケジュールし、システムの負荷分散を実現す
る割り込み負荷分散機能に関するものである。
【0002】
【従来の技術】従来、マルチプロセッサシステムにおけ
る割り込みの負荷分散制御には基本的な制御方法として
以下のようなものが存在する。
【0003】すなわち、オペレーティングシステムが、
同期ポイントにてプロセッサが実行している処理毎にプ
ライオリティをハードウェアに通知し、最もプライオリ
ティの低い処理を実行しているプロセッサに割り込みを
与える方法、全プロセッサに割り込みを上げ、最も早く
割り込みに応答したプロセッサに割り込みを与える方
法、割り込みを受け取ったプロセッサが次の割り込み先
プロセッサを、ラウンドロビンなどのロジックで、ハー
ドウェアに通知し、順次割り込みを与える方法、、アイ
ドル状態のプロセッサが、自身に割り込みを向けるよう
ハードウェアに通知する方法、及び上述の方式を複数組
み合わせる方法等が存在する。
【0004】従来のシステムの負荷分散を実現する他の
方法としては、特開平8−329022号公報に開示さ
れる技術が存在する。この公報に開示される「マルチプ
ロセッサの入出力処理負荷分散制御方式」では、入出力
装置からの入出力処理の発生及び完了などの割り込み処
理を、システム全体の負荷バランスを考慮して複数のプ
ロセッサの中から最適なプロセッサに実行させる方式を
提案している。
【0005】
【発明が解決しようとする課題】上述した従来の共有バ
ス型マルチプロセッサシステムにおいては、時々刻々変
化するアプリケーションの動作状況やオペレーティング
システムの状態への対応よりも、割り込み処理回数など
の情報やハードウェアによるラウンドロビン方式によっ
て割り込みを分散させ或いはアイドル状態のプロセッサ
を検出して割り込みを分散させる点等に比重が置かれて
いるため、アプリケーションが実行するプロセッサバイ
ンドによるプロセッサ負荷と割り込み負荷とのバランス
が取れず、アプリケーションの実行速度低下を招く恐れ
があり、必ずしも効果的に割り込み負荷分散を行なって
いるとは言えなかった。
【0006】また、オペレーティングシステムに割り込
み負荷分散のスケジュール方針が固定的に組み込まれて
おり、ユーザシステム毎のアプリケーションの動作状況
やオペレーティングシステムの状態に合わせて、その既
定のスケジュール方針を柔軟、かつ簡易に変更すること
が困難であった。
【0007】さらに、特開平8−329022号公報に
開示される負荷分散制御方式では、負荷バランスを考慮
する情報として入出力処理の応答時間を基準としてお
り、アプリケーションの動作状況やオペレーティングシ
ステムの状態を考慮しておらず、アプリケーションのス
ループットやシステム性能の向上が必ずしも期待できな
いという問題点がある。
【0008】本発明の目的は、時々刻々と変化するアプ
リケーションの動作状況や、オペレーティングシステム
の状態に対して、割り込み負荷分散が適正になるように
再スケジュールし、これによりプロセッサ負荷が適正に
なるように割り込み負荷とのバランスを取って、アプリ
ケーションの実行速度低下を抑止し、システムスループ
ットの向上を実現する共有バス型マルチプロセッサシス
テムの割り込み負荷分散システムを提供することにあ
る。
【0009】また、本発明の他の目的は、ユーザシステ
ム毎のアプリケーションの動作状況やオペレーティング
システムの状態を考慮した上で、割り込みスケジュール
をカスタマイズし、割り込み負荷分散の最適化を行なっ
てシステム性能の向上を図ることができる共有バス型マ
ルチプロセッサシステムの割り込み負荷分散システムを
提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成する本発
明は、共有バス型マルチプロセッサシステムでのプロセ
ッサ毎の負荷状況を判断して、発生する割り込みをスケ
ジュールし、システムの負荷分散を行なう割り込み負荷
分散システムにおいて、オペレーティングシステムにお
けるプロセッサ使用率、プロセッサバインドして実行中
のプロセスのプロセッサ使用率、プロセッサ毎にバイン
ドを要求しているプロセス数からなるプロセッサ統計情
報を格納するプロセッサ統計情報テーブルと、適正な範
囲内で割り込みの負荷分散を行なうための基本ルールで
ある割り込みスケジュール情報を格納する割り込みスケ
ジュール情報テーブルと、システム負荷状況に影響され
ない常駐型のシステムプロセスからなり、一定時間毎に
前記プロセッサ統計情報テーブルと前記スケジュール情
報テーブルの情報を参照することで、割り込み負荷分散
が適正になるように再スケジュールする割り込みスケジ
ュール手段と、割り込み通知先に関する情報を格納する
割り込み通知先情報テーブルを有し、前記割り込み通知
先情報テーブルの情報に基づいて割り込みを指定プロセ
ッサに通知する割り込み通知手段とを備え、前記割り込
みスケジュール手段は、前記プロセッサ統計情報テーブ
ルのプロセッサ統計情報を参照し、プロセッサ毎のプロ
セッサ使用率、プロセッサバインドして実行中のプロセ
スのプロセッサ使用率、プロセッサ毎にバインドを要求
しているプロセス数のそれぞれについて予め定められた
割り込み負荷分散が適正であるかどうかを示す基準値を
越えているかどうかを判定し、前記プロセッサ毎のプロ
セッサ使用率とプロセッサバインドして実行中のプロセ
スのプロセッサ使用率とプロセッサ毎にバインドを要求
しているプロセス数の全てがそれぞれの基準値を越えて
いる場合、再スケジュールが必要と判定し、前記割り込
みスケジュール情報テーブルのスケジュール情報を参照
して、全プロセッサの中で越えている前記基準値の少な
いプロセッサを選択することにより、適正な範囲内で再
スケジュール処理を実行し、決定したスケジュールに従
って前記割り込み通知手段に対して割り込み通知情報を
通知し、前記割り込み通知手段は、前記割り込みスケジ
ュール手段からの通知によって前記割り込み通知情報を
前記割り込み通知先情報テーブルに登録し、前記割り込
み通知先に関する情報に基づいて割り込みを指定プロセ
ッサに通知し、前記プロセッサ統計情報テーブルは、オ
ペレーティングシステムのクロック割り込みあるいはオ
ペレーティングシステムのコード内の1以上のポイント
を実行した時に更新され、前記プロセッサ統計情報テー
ブル及び前記割り込みスケジュール情報テーブルは、特
権ユーザであるスーパバイザが発行するスーパバイザコ
ールによって前記プロセッサ統計情報及び割り込みスケ
ジュール情報の参照変更が可能であることを特徴と
【0011】請求項2の本発明の割り込み負荷分散シス
テムでは、前記割り込みスケジュール情報テーブルは、
割り込みレベルに対応したエントリを有し、前記割り込
みスケジュール情報として、割り込みリソース、既定の
割り込み通知先のプロセッサ番号、割り込みを受けた際
に従う基本ルールを指示する処理ロジックを格納し、前
記割り込み通知先情報テーブルは、割り込みレベルに対
応したエントリを有し、前記割り込み通知先に関する情
報として、割り込みリソース、割り込み通知先のプロセ
ッサ番号、前記割り込みスケジュール手段から通知され
た割り込み通知情報を格納することを特徴とする。
【0012】請求項3の本発明の割り込み負荷分散シス
テムでは、前記割り込み通知手段が、入出力の割り込み
通知先に関する情報を格納する割り込み通知先情報テー
ブルを有し、前記割り込み通知先情報テーブルの情報に
基づいて割り込みを指定プロセッサに通知するI/O制
御手段であることを特徴とする。
【0013】
【0014】
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1に本発明の実施
の形態による共有バス型マルチプロセッサシステムの全
体構成を示す。
【0016】本共有バス型マルチプロセッサシステム
は、主記憶装置10と、複数のプロセッサ(1)〜
(N)からなるプロセッサ群20と、I/O制御装置3
0及びシステムバス40とで構成されている。
【0017】主記憶装置10には、プロセッサ統計情報
テーブル12、割り込みスケジュール情報テーブル1
3、割り込みスケジューラ14が、システムの負荷状況
に影響されないよう常駐している。プロセッサ統計情報
テーブル12の統計情報は、オペレーティングシステム
のクロック割り込み或いはオペレーティングシステムの
コード内に埋め込まれた1つ以上のポイントを実行した
時に更新される。
【0018】プロセッサ統計情報テーブル12と割り込
みスケジュール情報テーブル13の情報は、システムデ
ータ操作が許可されている特権ユーザであるスーパバイ
ザが発行するスーパバイザコール(SVC)11によっ
て随時に参照或いは変更が可能である。
【0019】割り込みスケジューラ14は、クロック割
り込み或いはアラームタイマによる通知にて一定時間間
隔で起動され、プロセッサ統計情報テーブル12の統計
情報を参照し、予め設定されている判定基準値と比較照
合することで、割り込み負荷分散のための再スケジュー
ルが必要か不要かを判定する処理を実行する。
【0020】I/O制御装置30には、入出力(I/O
系、通信系など)の割り込みの通知先を指示する情報が
格納された割り込み通知先情報テーブル31が常駐して
おり、このテーブル情報は割り込みスケジューラ14の
リクエスト通知により追加登録或いは変更登録される。
【0021】次に、各情報テーブルについて詳しく説明
する。プロセッサ統計情報テーブル12は、図2に示す
ように、プロセッサ番号(例では、1〜N)に対応した
エントリを有しており、割り込みスケジューラ14が参
照する一定時間内における、オペレーティングシステム
における全プロセッサ(1)〜(N)のシステムモード
(System mode)とユーザモード(User
mode)でのプロセッサ使用率、プロセッサバイン
ド実行中のプロセスのプロセッサ使用率、プロセッサバ
インド要求中のプロセス数からな情報が格納されてい
る。
【0022】割り込みスケジュール情報テーブル13
は、図3に示すように、割り込みレベルに対応したエン
トリを有しており、割り込みリソース、既定での割り込
み通知先のプロセッサ番号、割り込みを受け付けた際に
従うべき基本ルールを指示する処理ロジック(ファンク
ションコール・アドレス)といった情報が格納されてい
る。
【0023】また、割り込み通知先情報テーブル31
は、図4に示すとおり、割り込みレベルに対応したエン
トリを有しており、割り込みリソース、割り込み通知先
のプロセッサ番号、割り込みスケジューラ14のリクエ
スト通知に添付された割り込み通知処理からなる情報が
格納されている。ここで、割り込みスケジューラ14の
リクエスト通知に添付された割り込み通知処理とは、ハ
ードウェア仕様にて予め決められた処理手順である。こ
の割り込み通知処理は、リクエスト処理番号としてI/
O制御装置30に渡され、この番号に従ってI/O制御
装置30は処理を割り出し、その処理を実行する。
【0024】次に、割り込みスケジューラ14の処理内
容について図5のフローチャートを参照して説明する。
【0025】割り込みスケジューラ14は、クロック割
り込み或いはアラームタイマによる通知にて、一定時間
間隔で起動され(ステップ501)、それまでの割り込
み負荷分散のスケジュール(システムの初期時には、割
り込みスケジュール情報テーブル13の情報でスケジュ
ールが決定されている)を検討するために、まずプロセ
ッサ統計情報テーブル12の参照処理が行なわれる(ス
テップ502)。ここで、プロセッサ統計情報テーブル
12から全プロセッサの統計情報を参照しその情報を取
り出すことにより、割り込み負荷分散の再スケジュール
が必要か或いは必要ないかを判定するための判定処理
(ステップ503)に渡す。
【0026】ステップ503における割り込み負荷分散
の再スケジュール要不要の判定処理の内容について図6
のフローチャートに示す。
【0027】まず、プロセッサ総計情報テーブル12の
参照処理によって取得されたオペレーティングシステム
におけるプロセッサ毎のシステムモード(System
mode)とユーザモード(User mode)の
プロセッサ使用率の合計X(%)、プロセッサバインド
実行中のプロセスのプロセッサ使用率Y(%)、プロセ
ッサバインド要求中のプロセス数P(個)と、システム
で設定済みのそれぞれの判定基準値(XS%、YS%、
PS個)とをプロセッサ毎に比較照合する(ステップ6
02,604,606)。
【0028】第1に、システムモード(System
mode)とユーザモード(User mode)のプ
ロセッサ使用率の合計Xと判定基準値XSを比較し(ス
テップ601)、プロセッサ使用率の合計Xが判定基準
値XSを越えていた場合にオーバカウントOCを加算す
る(ステップ602)。
【0029】次に、プロセッサバインド実行中のプロセ
スのプロセッサ使用率Yと判定基準値YSを比較し(ス
テップ603)、プロセッサ使用率Yが判定基準値YS
を越えていた場合にオーバカウントOCを加算する(ス
テップ604)。
【0030】さらに、プロセッサバインド要求中のプロ
セス数Pと判定基準値PSを比較し(ステップ60
5)、プロセッサバインド要求中のプロセス数Pが判定
基準値PSを越えていた場合にオーバカウントOCを加
算する(ステップ606)。
【0031】そして、オーバカウントOCの値によって
上記した全ての判定基準値を越えているかどうかを判定
し(ステップ607)、1つでも判定基準値を越えてい
ない場合には、割り込み負荷分散が適正であり再スケジ
ュール不要と判定して、割り込みスケジューラ14は再
びクロック割り込み或いはアラームタイマによる通知が
あるまで待機する(ステップ608)。
【0032】上記ステップ601からステップ608の
処理を全てのプロセッサについて実行する。
【0033】一方、全ての判定基準値を越えている場合
には、それまでの割り込み負荷分散が適正でないため再
スケジュール必要と判定して判定処理を終了し、割り込
みスケジューラ14は引き続いて割り込みスケジュール
情報テーブル13の参照/スケジュール処理を実行する
(ステップ504)。
【0034】割り込みスケジュール情報テーブル13の
参照/スケジュール処理では、全プロセッサの中で最も
判定基準値を越ていないプロセッサ、すなわち、判定基
準値オーバカウントOCの値が最も小さなプロセッサを
選択するのが適正であると考えて、そのプロセッサに割
り込み通知されるようスケジュールを行なう。
【0035】この時に、割り込みスケジュール情報テー
ブル13の情報である割り込みレベル、割り込みリソー
ス、既定での割り込み通知先のプロセッサ番号を、スケ
ジュールにより通知先に指定されるプロセッサ番号と照
合する。
【0036】ここで、プロセッサ番号が一致していない
場合には、割り込みを受け付けた際に従うべき基本ルー
ルを指示する処理ロジック(ファンクションコール・ア
ドレス)を実行することによって、不適正なプロセッサ
に通知したり、スケジュールによる割り込みの通知に過
度な片寄りが発生することのないように補正を実施し
て、適度な範囲内でスケジュールが行なわれるようにす
る。すなわち、基本ルールとなる割り込みスケジュール
情報テーブル13の情報に基づいてスケジュールを決定
することになる。
【0037】逆に、プロセッサ番号が一致した楊合に
は、スケジュールにより通知先に指定されたプロセッサ
を選択することになる。割り込みスケジューラ14は、
割り込み通知先情報テーブル31の登録処理(ステップ
505)を実行して、割り込みスケジュール情報テーブ
ル13の参照/スケジュール処理で決定したスケジュー
ルに従って、割り込みレベル、割り込みリソース、割り
込み通知先のプロセッサ番号、リクエスト通知番号(I
/O制御装置30は、この番号に従って実行すべき割り
込み通知処理を割り出し、割り込み通知先情報テーブル
31の該当するフィールドに登録する)の各情報をI/
O制御装置30にリクエスト通知する。
【0038】このリクエスト通知を受けたI/O制御装
置30は、割り込み通知先情報テーブル31の新規エン
トリとして追加登録するか、或いは割り込み通知先情報
テーブル31に割り込みレベル、割り込みリソース、割
り込み通知先のプロセッサ番号の情報が一致するエント
リがある場合には、元のエントリ情報をリクエスト通知
の情報に変更登録する。その後、I/O制御装置30は
その情報に基づいて割り込みを指定のプロセッサに通知
することで割り込み負荷分散を行なうことになる。
【0039】以上の処理内容により、割り込み負荷分散
の適正なスケジュール処理が実現されるものである。
【0040】なお、リセット/ダンプ割り込み、ソフト
ウェア割り込みなどのI/O制御装置30を経由しない
割り込みについては、オペレーティングシステムの割り
込み制御部が割り込み通知先情報テーブル31を参照
し、その情報に基づいて割り込み処理を指定のプロセッ
サに通知するものとする。
【0041】以上好ましい実施の形態をあげて本発明を
説明したが、本発明は必ずしも上記実施の形態の内容に
限定されるものではない。
【0042】
【発明の効果】以上説明したように本発明の共有バス型
マルチプロセッサシステムの割り込み負荷分散システム
によれば、割り込みスケジュール手段がオペレーティン
グシステムにおけるプロセッサ使用率、プロセッサバイ
ンドして実行中のプロセスのプロセッサ使用率、プロセ
ッサ毎にバインドを要求しているプロセス数からなるプ
ロセッサ統計情報を格納するプロセッサ統計情報テーブ
ルのプロセッサ統計情報と予め定められた基準値とを一
定時間毎に比較することにより、割り込み負荷分散の再
スケジュールの要不要を判定し、再スケジュールが必要
と判定した場合、割り込みスケジュール情報テーブルの
スケジュール情報に基づいて適正な範囲内でスケジュー
ルを決定し、決定したスケジュールに従って割り込み通
知手段に対して割り込み通知情報を通知することによ
り、時事刻々変化するアプリケーションの動作状況や、
オペレーティングシステムの状態に対して、適正な割り
込み負荷分散を再スケジュールすることが可能になり、
プロセッサ負荷と割り込み負荷分散とのバランスを取っ
て、アプリケーションの実行速度低下を抑止し、システ
ムスループットの向上が期待できる。
【0043】また、特権ユーザであるスーパバイザが、
ユーザシステム毎のアプリケーションの動作状況やオペ
レーティングシステムの状態を考慮した上で、プロセッ
サ統計情報や割り込みスケジュール情報を参照或いは変
更することを可能にすることにより、割り込み負荷分散
のスケジュール方針を柔軟に変更でき、力スタマイズに
よるシステム性能の向上が実現される。
【図面の簡単な説明】
【図1】 本発明を適用した実施の形態としての共有バ
ス型マルチプロセッサシステムの割り込み負荷分散シス
テムの構成を示すブロック図である。
【図2】 本発明の実施の形態に備えられるプロセッサ
統計情報テーブルの構成例を示す図である。
【図3】 本発明の実施の形態に備えられる割り込みス
ケジュール情報テーブルの構成例を示す図である。
【図4】 本発明の実施の形態に備えられる割り込み通
知先情報テーブルの構成例を示す図である。
【図5】 本発明の実施の形態における割り込みスケジ
ューラの処理内容を説明するフローチャートである。
【図6】 本発明の実施の形態における割り込みスケジ
ューラによる割り込み負荷分散の再スケジュール要不要
の判定処理の内容を説明するフローチャートである。
【符号の説明】
10 主記憶装置 11 スーパバイザコール(SVC) 12 プロセッサ統計情報テーブル 13:割り込みスケジュール情報テーブル 14 割り込みスケジューラ 20 プロセッサ群 30 I/O制御装置 31:割り込み通知先情報テーブル 40 システムバス

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 共有バス型マルチプロセッサシステムで
    のプロセッサ毎の負荷状況を判断して、発生する割り込
    みをスケジュールし、システムの負荷分散を行なう割り
    込み負荷分散システムにおいて、 オペレーティングシステムにおけるプロセッサ使用率、
    プロセッサバインドして実行中のプロセスのプロセッサ
    使用率、プロセッサ毎にバインドを要求しているプロセ
    ス数からなるプロセッサ統計情報を格納するプロセッサ
    統計情報テーブルと、 適正な範囲内で割り込みの負荷分散を行なうための基本
    ルールである割り込みスケジュール情報を格納する割り
    込みスケジュール情報テーブルと、 システム負荷状況に影響されない常駐型のシステムプロ
    セスからなり、一定時間毎に前記プロセッサ統計情報テ
    ーブルと前記スケジュール情報テーブルの情報を参照す
    ることで、割り込み負荷分散が適正になるように再スケ
    ジュールする割り込みスケジュール手段と、 割り込み通知先に関する情報を格納する割り込み通知先
    情報テーブルを有し、前記割り込み通知先情報テーブル
    の情報に基づいて割り込みを指定プロセッサに通知する
    割り込み通知手段とを備え、 前記割り込みスケジュール手段は、前記プロセッサ統計情報テーブルのプロセッサ統計情報
    を参照し、プロセッサ毎のプロセッサ使用率、プロセッ
    サバインドして実行中のプロセスのプロセッサ使用率、
    プロセッサ毎にバインドを要求しているプロセス数のそ
    れぞれについて予め定められた割り込み負荷分散が適正
    であるかどうかを示す基準値を越えているかどうかを判
    定し、前記プロセッサ毎のプロセッサ使用率とプロセッ
    サバインドして実行中のプロセスのプロセッサ使用率と
    プロセッサ毎にバインドを要求しているプロセス数の全
    てがそれぞれの基準値を越えている場合、再スケジュー
    ルが必要と判定し、前記割り込みスケジュール情報テー
    ブルのスケジュール情報を参照して、全プロセッサの中
    で越えている前記基準値の少ないプロセッサを選択する
    ことにより、適正な範囲内で再スケジュール処理を実行
    し、決定したスケジュールに従って前記割り込み通知手
    段に対して割り込み通知情報を通知し、 前記割り込み通知手段は、 前記割り込みスケジュール手段からの通知によって前記
    割り込み通知情報を前記割り込み通知先情報テーブルに
    登録し、前記割り込み通知先に関する情報に基づいて割
    り込みを指定プロセッサに通知し、前記プロセッサ統計情報テーブルは、オペレーティング
    システムのクロック割り込みあるいはオペレーティング
    システムのコード内の1以上のポイントを実行した時に
    更新され、 前記プロセッサ統計情報テーブル及び前記割り込みスケ
    ジュール情報テーブルは、特権ユーザであるスーパバイ
    ザが発行するスーパバイザコールによって前記プロセッ
    サ統計情報及び割り込みスケジュール情報の参照変更が
    可能である ことを特徴とする共有バス型マルチプロセッ
    サシステムの割り込み負荷分散システム。
  2. 【請求項2】 前記割り込みスケジュール情報テーブル
    は、割り込みレベルに対応したエントリを有し、前記割
    り込みスケジュール情報として、割り込みリソース、既
    定の割り込み通知先のプロセッサ番号、割り込みを受け
    た際に従う基本ルールを指示する処理ロジックを格納
    し、 前記割り込み通知先情報テーブルは、割り込みレベルに
    対応したエントリを有し、前記割り込み通知先に関する
    情報として、割り込みリソース、割り込み通知先のプロ
    セッサ番号、前記割り込みスケジュール手段から通知さ
    れた割り込み通知情報を格納することを特徴とする請求
    項1に記載の共有バス型マルチプロセッサシステムの割
    り込み負荷分散システム。
  3. 【請求項3】 前記割り込み通知手段が、入出力の割り
    込み通知先に関する情報を格納する割り込み通知先情報
    テーブルを有し、前記割り込み通知先情報テーブルの情
    報に基づいて割り込みを指定プロセッサに通知するI/
    O制御手段であることを特徴とする請求項1に記載の共
    有バス型マルチプロセッサシステムの割り込み負荷分散
    システム。
JP9176311A 1997-06-16 1997-06-16 共有バス型マルチプロセッサシステムの割り込み負荷分散システム Expired - Fee Related JP3008896B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9176311A JP3008896B2 (ja) 1997-06-16 1997-06-16 共有バス型マルチプロセッサシステムの割り込み負荷分散システム
US09/096,608 US6237058B1 (en) 1997-06-16 1998-06-12 Interrupt load distribution system for shared bus type multiprocessor system and interrupt load distribution method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9176311A JP3008896B2 (ja) 1997-06-16 1997-06-16 共有バス型マルチプロセッサシステムの割り込み負荷分散システム

Publications (2)

Publication Number Publication Date
JPH117429A JPH117429A (ja) 1999-01-12
JP3008896B2 true JP3008896B2 (ja) 2000-02-14

Family

ID=16011374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9176311A Expired - Fee Related JP3008896B2 (ja) 1997-06-16 1997-06-16 共有バス型マルチプロセッサシステムの割り込み負荷分散システム

Country Status (2)

Country Link
US (1) US6237058B1 (ja)
JP (1) JP3008896B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633940B1 (en) * 1999-10-11 2003-10-14 Ati International Srl Method and apparatus for processing interrupts in a computing system
JP2002342097A (ja) * 2001-05-17 2002-11-29 Matsushita Electric Ind Co Ltd タスク割当可能時間決定装置及びタスク割当可能時間決定方法
KR100456630B1 (ko) * 2001-12-11 2004-11-10 한국전자통신연구원 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법
US6877057B2 (en) * 2002-01-25 2005-04-05 Dell Products L.P. Information handling system with dynamic interrupt allocation apparatus and methodology
US7028302B2 (en) * 2002-04-24 2006-04-11 Hewlett-Packard Development Company, L.P. System and method for automatically tuning a multiprocessor computer system
US7086058B2 (en) * 2002-06-06 2006-08-01 International Business Machines Corporation Method and apparatus to eliminate processor core hot spots
KR100441742B1 (ko) * 2002-07-26 2004-07-23 (주)엔텔스 정보교환 버스를 이용한 프로세스간 통신 데이터 제어방법및 그 시스템
US7058743B2 (en) * 2002-07-29 2006-06-06 Sun Microsystems, Inc. Method and device for dynamic interrupt target selection
US20040055001A1 (en) * 2002-09-16 2004-03-18 Islam Farhad Fuad Method and apparatus for computational load sharing in a multiprocessor architecture
US7307977B1 (en) 2002-10-01 2007-12-11 Comsys Communication & Signal Processing Ltd. Information transfer and interrupt event scheduling scheme for a communications transceiver incorporating multiple processing elements
US20050080961A1 (en) * 2003-10-09 2005-04-14 Bedwell Ryan D. Communication steering for use in a multi-master shared resource system
US7721024B2 (en) * 2003-11-12 2010-05-18 Dell Products L.P. System and method for exiting from an interrupt mode in a multiple processor system
US20050102457A1 (en) * 2003-11-12 2005-05-12 Dell Products L.P. System and method for interrupt processing in a multiple processor system
US20050125582A1 (en) * 2003-12-08 2005-06-09 Tu Steven J. Methods and apparatus to dispatch interrupts in multi-processor systems
US7240137B2 (en) * 2004-08-26 2007-07-03 International Business Machines Corporation System and method for message delivery across a plurality of processors
JP2006119802A (ja) * 2004-10-20 2006-05-11 Hitachi Ltd マルチプロセッサシステム
US20060112208A1 (en) * 2004-11-22 2006-05-25 International Business Machines Corporation Interrupt thresholding for SMT and multi processor systems
US7536694B2 (en) * 2004-11-30 2009-05-19 International Business Machines Corporation Exception handling in a multiprocessor system
US7581052B1 (en) * 2005-08-22 2009-08-25 Sun Microsystems, Inc. Approach for distributing multiple interrupts among multiple processors
US8463971B2 (en) * 2005-08-22 2013-06-11 Oracle America Inc. Approach for distributing interrupts from high-interrupt load devices
US7610425B2 (en) * 2005-08-22 2009-10-27 Sun Microsystems, Inc. Approach for managing interrupt load distribution
WO2007077539A1 (en) * 2006-01-04 2007-07-12 Nxp B.V. Methods and system for interrupt distribution in a multiprocessor system
US9032127B2 (en) * 2006-09-14 2015-05-12 Hewlett-Packard Development Company, L.P. Method of balancing I/O device interrupt service loading in a computer system
US8255577B2 (en) * 2007-04-26 2012-08-28 Hewlett-Packard Development Company, L.P. I/O forwarding technique for multi-interrupt capable devices
EP2075696A3 (en) * 2007-05-10 2010-01-27 Texas Instruments Incorporated Interrupt- related circuits, systems and processes
EP2176773B1 (en) * 2007-07-09 2015-09-02 Hewlett-Packard Development Company, L. P. Data packet processing method for a multi core processor
CN101896887A (zh) * 2007-12-12 2010-11-24 Nxp股份有限公司 数据处理系统和中断处理方法
US7707344B2 (en) * 2008-01-29 2010-04-27 International Business Machines Corporation Interrupt mitigation on multiple network adapters
WO2009150815A1 (ja) * 2008-06-11 2009-12-17 パナソニック株式会社 マルチプロセッサシステム
US8024504B2 (en) * 2008-06-26 2011-09-20 Microsoft Corporation Processor interrupt determination
JP2010055296A (ja) * 2008-08-27 2010-03-11 Fujitsu Ltd 負荷分散プログラム及び負荷分散装置
JP5322567B2 (ja) * 2008-10-02 2013-10-23 ルネサスエレクトロニクス株式会社 データ処理システム及び半導体集積回路
GB2497966A (en) 2011-12-23 2013-07-03 Renesas Mobile Corp Interrupt event management
WO2013162523A1 (en) * 2012-04-24 2013-10-31 Intel Corporation Dynamic interrupt reconfiguration for effective power management
US9424212B2 (en) 2013-06-13 2016-08-23 Microsoft Technology Licensing, Llc Operating system-managed interrupt steering in multiprocessor systems
US9996145B2 (en) * 2013-11-18 2018-06-12 Nxp B.V. Shared interrupt multi-core architecture for low power applications
US10706065B2 (en) * 2016-04-05 2020-07-07 Sap Se Optimizing transformation of data
US10467162B2 (en) 2017-03-31 2019-11-05 Hewlett Packard Enterprise Development Lp Interrupt based on a last interrupt request indicator and a work acknowledgement
EP3805924A1 (en) 2019-10-11 2021-04-14 Unify Patente GmbH & Co. KG Method of scheduling an additional new processing task to be executed by a processor, scheduler, and central processing unit
US11847489B2 (en) * 2021-01-26 2023-12-19 Apple Inc. United states graphics processor techniques with split between workload distribution control data on shared control bus and corresponding graphics data on memory interfaces

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638065B2 (ja) 1988-05-11 1997-08-06 富士通株式会社 計算機システム
US5283897A (en) 1990-04-30 1994-02-01 International Business Machines Corporation Semi-dynamic load balancer for periodically reassigning new transactions of a transaction type from an overload processor to an under-utilized processor based on the predicted load thereof
US5495615A (en) * 1990-12-21 1996-02-27 Intel Corp Multiprocessor interrupt controller with remote reading of interrupt control registers
US5555420A (en) * 1990-12-21 1996-09-10 Intel Corporation Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management
US5410710A (en) * 1990-12-21 1995-04-25 Intel Corporation Multiprocessor programmable interrupt controller system adapted to functional redundancy checking processor systems
JPH04302353A (ja) 1991-03-29 1992-10-26 Toshiba Corp 対称形マルチプロセッサ計算機のタイマ割込み方式
US5564060A (en) * 1994-05-31 1996-10-08 Advanced Micro Devices Interrupt handling mechanism to prevent spurious interrupts in a symmetrical multiprocessing system
US5721931A (en) * 1995-03-21 1998-02-24 Advanced Micro Devices Multiprocessing system employing an adaptive interrupt mapping mechanism and method
JPH08329022A (ja) 1995-05-30 1996-12-13 Toshiba Corp マルチプロセッサシステムの入出力処理負荷分散制御方式
US5790871A (en) * 1996-05-17 1998-08-04 Advanced Micro Devices System and method for testing and debugging a multiprocessing interrupt controller

Also Published As

Publication number Publication date
US6237058B1 (en) 2001-05-22
JPH117429A (ja) 1999-01-12

Similar Documents

Publication Publication Date Title
JP3008896B2 (ja) 共有バス型マルチプロセッサシステムの割り込み負荷分散システム
US8387052B2 (en) Adaptive partitioning for operating system
US5469571A (en) Operating system architecture using multiple priority light weight kernel task based interrupt handling
US7979861B2 (en) Multi-processor system and program for causing computer to execute controlling method of multi-processor system
US7020879B1 (en) Interrupt and exception handling for multi-streaming digital processors
US7996593B2 (en) Interrupt handling using simultaneous multi-threading
JP2940450B2 (ja) クラスタ型コンピュータのジョブスケジュール方法及び装置
US5390329A (en) Responding to service requests using minimal system-side context in a multiprocessor environment
US8424007B1 (en) Prioritizing tasks from virtual machines
US9361156B2 (en) Adaptive partitioning for operating system
US20050015768A1 (en) System and method for providing hardware-assisted task scheduling
JP2007529079A (ja) 自己調節スレッド化モデルによるアプリケーションサーバのためのシステム及び方法
KR20070083460A (ko) 다중 커널을 동시에 실행하는 방법 및 시스템
US7366814B2 (en) Heterogeneous multiprocessor system and OS configuration method thereof
CN111488210B (zh) 基于云计算的任务调度方法、装置和计算机设备
JP2000056986A (ja) ソフトウエア割り込み機構
US20060184942A1 (en) System, method and medium for using and/or providing operating system information to acquire a hybrid user/operating system lock
US8141077B2 (en) System, method and medium for providing asynchronous input and output with less system calls to and from an operating system
WO2002023329A2 (en) Processor resource scheduler and method
CA2316643C (en) Fair assignment of processing resources to queued requests
WO2000070482A1 (en) Interrupt and exception handling for multi-streaming digital processors
JPH0512173A (ja) 情報処理装置
US20060048150A1 (en) Task management methods and related devices
CN115269139A (zh) 基于可信区域的双操作系统混合实时任务调度方法和系统
WO1992003783A1 (en) Method of implementing kernel functions

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees