JPH117429A - 共有バス型マルチプロセッサシステムの割り込み負荷分散システム - Google Patents

共有バス型マルチプロセッサシステムの割り込み負荷分散システム

Info

Publication number
JPH117429A
JPH117429A JP9176311A JP17631197A JPH117429A JP H117429 A JPH117429 A JP H117429A JP 9176311 A JP9176311 A JP 9176311A JP 17631197 A JP17631197 A JP 17631197A JP H117429 A JPH117429 A JP H117429A
Authority
JP
Japan
Prior art keywords
interrupt
processor
information
information table
schedule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9176311A
Other languages
English (en)
Other versions
JP3008896B2 (ja
Inventor
Toshikazu Nakagawa
敏和 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9176311A priority Critical patent/JP3008896B2/ja
Priority to US09/096,608 priority patent/US6237058B1/en
Publication of JPH117429A publication Critical patent/JPH117429A/ja
Application granted granted Critical
Publication of JP3008896B2 publication Critical patent/JP3008896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 アプリケーションの実行速度低下を抑止し、
システムスループットの向上を実現する。 【解決手段】 オペレーティングシステムにおけるプロ
セッサ使用率、プロセッサバインドして実行中のプロセ
スのプロセッサ使用率、プロセッサ毎にバインドを要求
しているプロセス数からなるプロセッサ統計情報を格納
するプロセッサ統計情報テーブル１２、適正な範囲内で
割り込みの負荷分散を行なうための基本ルールである割
り込みスケジュール情報を格納する割り込みスケジュー
ル情報テーブル１３、一定時間毎にプロセッサ統計情報
テーブルとスケジュール情報テーブルの情報を参照する
ことで、割り込み負荷分散が適正になるように再スケジ
ュールする割り込みスケジューラ１４、及び割り込み通
知先に関する情報を格納する割り込み通知先情報テーブ
ル３１を有し、割り込み通知先情報テーブルの情報に基
づいて割り込みを指定プロセッサに通知する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、共有バス型マルチ
プロセッサシステムにおいて、プロセッサ毎の負荷状況
を判断して、入出力装置／通信装置などから発生する割
り込みをスケジュールし、システムの負荷分散を実現す
る割り込み負荷分散機能に関するものである。
【０００２】
【従来の技術】従来、マルチプロセッサシステムにおけ
る割り込みの負荷分散制御には基本的な制御方法として
以下のようなものが存在する。
【０００３】すなわち、オペレーティングシステムが、
同期ポイントにてプロセッサが実行している処理毎にプ
ライオリティをハードウェアに通知し、最もプライオリ
ティの低い処理を実行しているプロセッサに割り込みを
与える方法、全プロセッサに割り込みを上げ、最も早く
割り込みに応答したプロセッサに割り込みを与える方
法、割り込みを受け取ったプロセッサが次の割り込み先
プロセッサを、ラウンドロビンなどのロジックで、ハー
ドウェアに通知し、順次割り込みを与える方法、、アイ
ドル状態のプロセッサが、自身に割り込みを向けるよう
ハードウェアに通知する方法、及び上述の方式を複数組
み合わせる方法等が存在する。
【０００４】従来のシステムの負荷分散を実現する他の
方法としては、特開平８−３２９０２２号公報に開示さ
れる技術が存在する。この公報に開示される「マルチプ
ロセッサの入出力処理負荷分散制御方式」では、入出力
装置からの入出力処理の発生及び完了などの割り込み処
理を、システム全体の負荷バランスを考慮して複数のプ
ロセッサの中から最適なプロセッサに実行させる方式を
提案している。
【０００５】
【発明が解決しようとする課題】上述した従来の共有バ
ス型マルチプロセッサシステムにおいては、時々刻々変
化するアプリケーションの動作状況やオペレーティング
システムの状態への対応よりも、割り込み処理回数など
の情報やハードウェアによるラウンドロビン方式によっ
て割り込みを分散させ或いはアイドル状態のプロセッサ
を検出して割り込みを分散させる点等に比重が置かれて
いるため、アプリケーションが実行するプロセッサバイ
ンドによるプロセッサ負荷と割り込み負荷とのバランス
が取れず、アプリケーションの実行速度低下を招く恐れ
があり、必ずしも効果的に割り込み負荷分散を行なって
いるとは言えなかった。
【０００６】また、オペレーティングシステムに割り込
み負荷分散のスケジュール方針が固定的に組み込まれて
おり、ユーザシステム毎のアプリケーションの動作状況
やオペレーティングシステムの状態に合わせて、その既
定のスケジュール方針を柔軟、かつ簡易に変更すること
が困難であった。
【０００７】さらに、特開平８−３２９０２２号公報に
開示される負荷分散制御方式では、負荷バランスを考慮
する情報として入出力処理の応答時間を基準としてお
り、アプリケーションの動作状況やオペレーティングシ
ステムの状態を考慮しておらず、アプリケーションのス
ループットやシステム性能の向上が必ずしも期待できな
いという問題点がある。
【０００８】本発明の目的は、時々刻々と変化するアプ
リケーションの動作状況や、オペレーティングシステム
の状態に対して、割り込み負荷分散が適正になるように
再スケジュールし、これによりプロセッサ負荷が適正に
なるように割り込み負荷とのバランスを取って、アプリ
ケーションの実行速度低下を抑止し、システムスループ
ットの向上を実現する共有バス型マルチプロセッサシス
テムの割り込み負荷分散システムを提供することにあ
る。
【０００９】また、本発明の他の目的は、ユーザシステ
ム毎のアプリケーションの動作状況やオペレーティング
システムの状態を考慮した上で、割り込みスケジュール
をカスタマイズし、割り込み負荷分散の最適化を行なっ
てシステム性能の向上を図ることができる共有バス型マ
ルチプロセッサシステムの割り込み負荷分散システムを
提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成する本発
明は、共有バス型マルチプロセッサシステムでのプロセ
ッサ毎の負荷状況を判断して、発生する割り込みをスケ
ジュールし、システムの負荷分散を行なう割り込み負荷
分散システムにおいて、オペレーティングシステムにお
けるプロセッサ使用率、プロセッサバインドして実行中
のプロセスのプロセッサ使用率、プロセッサ毎にバイン
ドを要求しているプロセス数からなるプロセッサ統計情
報を格納するプロセッサ統計情報テーブルと、適正な範
囲内で割り込みの負荷分散を行なうための基本ルールで
ある割り込みスケジュール情報を格納する割り込みスケ
ジュール情報テーブルと、システム負荷状況に影響され
ない常駐型のシステムプロセスからなり、一定時間毎に
前記プロセッサ統計情報テーブルと前記スケジュール情
報テーブルの情報を参照することで、割り込み負荷分散
が適正になるように再スケジュールする割り込みスケジ
ュール手段と、割り込み通知先に関する情報を格納する
割り込み通知先情報テーブルを有し、前記割り込み通知
先情報テーブルの情報に基づいて割り込みを指定プロセ
ッサに通知する割り込み通知手段とを備え、前記割り込
みスケジュール手段は、前記プロセッサ統計情報テーブ
ルのプロセッサ統計情報と予め定められた基準値とを比
較することにより、割り込み負荷分散の再スケジュール
の要不要を判定し、再スケジュールが必要と判定した場
合、前記割り込みスケジュール情報テーブルのスケジュ
ール情報に基づいて適正な範囲内でスケジュールを決定
し、決定したスケジュールに従って前記割り込み通知手
段に対して割り込み通知情報を通知し、前記割り込み通
知手段は、前記割り込みスケジュール手段からの通知に
よって前記割り込み通知情報を前記割り込み通知先情報
テーブルに登録し、前記割り込み通知先に関する情報に
基づいて割り込みを指定プロセッサに通知することを特
徴としている。
【００１１】請求項２の本発明の割り込み負荷分散シス
テムでは、前記プロセッサ統計情報テーブルは、オペレ
ーティングシステムのクロック割り込みあるいはオペレ
ーティングシステムのコード内の１以上のポイントを実
行した時に更新され、前記プロセッサ統計情報テーブル
及び前記割り込みスケジュール情報テーブルは、特権ユ
ーザであるスーパバイザが発行するスーパバイザコール
によって前記プロセッサ統計情報及び割り込みスケジュ
ール情報の参照変更が可能であることを特徴とする。
【００１２】請求項３の本発明の割り込み負荷分散シス
テムでは、前記割り込みスケジュール情報テーブルは、
割り込みレベルに対応したエントリを有し、前記割り込
みスケジュール情報として、割り込みリソース、既定の
割り込み通知先のプロセッサ番号、割り込みを受けた際
に従う基本ルールを指示する処理ロジックを格納し、前
記割り込み通知先情報テーブルは、割り込みレベルに対
応したエントリを有し、前記割り込み通知先に関する情
報として、割り込みリソース、割り込み通知先のプロセ
ッサ番号、前記割り込みスケジュール手段から通知され
た割り込み通知情報を格納することを特徴とする。
【００１３】請求項４の本発明の割り込み負荷分散シス
テムでは、前記割り込みスケジュール手段は、前記プロ
セッサ統計情報テーブルのプロセッサ統計情報を参照
し、プロセッサ毎のプロセッサ使用率、プロセッサバイ
ンドして実行中のプロセスのプロセッサ使用率、プロセ
ッサ毎にバインドを要求しているプロセス数のそれぞれ
について予め定められた割り込み負荷分散が適正である
かどうかを示す基準値を越えているかどうかを判定し、
全ての基準値を越えている場合、再スケジュールが必要
と判定し、全プロセッサの中で、越えている前記基準値
の少ないプロセッサを選択することにより、再スケジュ
ールを実行することを特徴とする。
【００１４】請求項５の本発明の割り込み負荷分散シス
テムでは、前記割り込み通知手段が、入出力の割り込み
通知先に関する情報を格納する割り込み通知先情報テー
ブルを有し、前記割り込み通知先情報テーブルの情報に
基づいて割り込みを指定プロセッサに通知するＩ／Ｏ制
御手段であることを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１に本発明の実施
の形態による共有バス型マルチプロセッサシステムの全
体構成を示す。
【００１６】本共有バス型マルチプロセッサシステム
は、主記憶装置１０と、複数のプロセッサ（１）〜
（Ｎ）からなるプロセッサ群２０と、Ｉ／Ｏ制御装置３
０及びシステムバス４０とで構成されている。
【００１７】主記憶装置１０には、プロセッサ統計情報
テーブル１２、割り込みスケジュール情報テーブル１
３、割り込みスケジューラ１４が、システムの負荷状況
に影響されないよう常駐している。プロセッサ統計情報
テーブル１２の統計情報は、オペレーティングシステム
のクロック割り込み或いはオペレーティングシステムの
コード内に埋め込まれた１つ以上のポイントを実行した
時に更新される。
【００１８】プロセッサ統計情報テーブル１２と割り込
みスケジュール情報テーブル１３の情報は、システムデ
ータ操作が許可されている特権ユーザであるスーパバイ
ザが発行するスーパバイザコール（ＳＶＣ）１１によっ
て随時に参照或いは変更が可能である。
【００１９】割り込みスケジューラ１４は、クロック割
り込み或いはアラームタイマによる通知にて一定時間間
隔で起動され、プロセッサ統計情報テーブル１２の統計
情報を参照し、予め設定されている判定基準値と比較照
合することで、割り込み負荷分散のための再スケジュー
ルが必要か不要かを判定する処理を実行する。
【００２０】Ｉ／Ｏ制御装置３０には、入出力（Ｉ／Ｏ
系、通信系など）の割り込みの通知先を指示する情報が
格納された割り込み通知先情報テーブル３１が常駐して
おり、このテーブル情報は割り込みスケジューラ１４の
リクエスト通知により追加登録或いは変更登録される。
【００２１】次に、各情報テーブルについて詳しく説明
する。プロセッサ統計情報テーブル１２は、図２に示す
ように、プロセッサ番号（例では、１〜Ｎ）に対応した
エントリを有しており、割り込みスケジューラ１４が参
照する一定時間内における、オペレーティングシステム
における全プロセッサ（１）〜（Ｎ）のシステムモード
（Ｓｙｓｔｅｍ ｍｏｄｅ）とユーザモード（Ｕｓｅｒ
ｍｏｄｅ）でのプロセッサ使用率、プロセッサバイン
ド実行中のプロセスのプロセッサ使用率、プロセッサバ
インド要求中のプロセス数からな情報が格納されてい
る。
【００２２】割り込みスケジュール情報テーブル１３
は、図３に示すように、割り込みレベルに対応したエン
トリを有しており、割り込みリソース、既定での割り込
み通知先のプロセッサ番号、割り込みを受け付けた際に
従うべき基本ルールを指示する処理ロジック（ファンク
ションコール・アドレス）といった情報が格納されてい
る。
【００２３】また、割り込み通知先情報テーブル３１
は、図４に示すとおり、割り込みレベルに対応したエン
トリを有しており、割り込みリソース、割り込み通知先
のプロセッサ番号、割り込みスケジューラ１４のリクエ
スト通知に添付された割り込み通知処理からなる情報が
格納されている。ここで、割り込みスケジューラ１４の
リクエスト通知に添付された割り込み通知処理とは、ハ
ードウェア仕様にて予め決められた処理手順である。こ
の割り込み通知処理は、リクエスト処理番号としてＩ／
Ｏ制御装置３０に渡され、この番号に従ってＩ／Ｏ制御
装置３０は処理を割り出し、その処理を実行する。
【００２４】次に、割り込みスケジューラ１４の処理内
容について図５のフローチャートを参照して説明する。
【００２５】割り込みスケジューラ１４は、クロック割
り込み或いはアラームタイマによる通知にて、一定時間
間隔で起動され（ステップ５０１）、それまでの割り込
み負荷分散のスケジュール（システムの初期時には、割
り込みスケジュール情報テーブル１３の情報でスケジュ
ールが決定されている）を検討するために、まずプロセ
ッサ統計情報テーブル１２の参照処理が行なわれる（ス
テップ５０２）。ここで、プロセッサ統計情報テーブル
１２から全プロセッサの統計情報を参照しその情報を取
り出すことにより、割り込み負荷分散の再スケジュール
が必要か或いは必要ないかを判定するための判定処理
（ステップ５０３）に渡す。
【００２６】ステップ５０３における割り込み負荷分散
の再スケジュール要不要の判定処理の内容について図６
のフローチャートに示す。
【００２７】まず、プロセッサ総計情報テーブル１２の
参照処理によって取得されたオペレーティングシステム
におけるプロセッサ毎のシステムモード（Ｓｙｓｔｅｍ
ｍｏｄｅ）とユーザモード（Ｕｓｅｒ ｍｏｄｅ）の
プロセッサ使用率の合計Ｘ（％）、プロセッサバインド
実行中のプロセスのプロセッサ使用率Ｙ（％）、プロセ
ッサバインド要求中のプロセス数Ｐ（個）と、システム
で設定済みのそれぞれの判定基準値（ＸＳ％、ＹＳ％、
ＰＳ個）とをプロセッサ毎に比較照合する（ステップ６
０２，６０４，６０６）。
【００２８】第１に、システムモード（Ｓｙｓｔｅｍ
ｍｏｄｅ）とユーザモード（Ｕｓｅｒ ｍｏｄｅ）のプ
ロセッサ使用率の合計Ｘと判定基準値ＸＳを比較し（ス
テップ６０１）、プロセッサ使用率の合計Ｘが判定基準
値ＸＳを越えていた場合にオーバカウントＯＣを加算す
る（ステップ６０２）。
【００２９】次に、プロセッサバインド実行中のプロセ
スのプロセッサ使用率Ｙと判定基準値ＹＳを比較し（ス
テップ６０３）、プロセッサ使用率Ｙが判定基準値ＹＳ
を越えていた場合にオーバカウントＯＣを加算する（ス
テップ６０４）。
【００３０】さらに、プロセッサバインド要求中のプロ
セス数Ｐと判定基準値ＰＳを比較し（ステップ６０
５）、プロセッサバインド要求中のプロセス数Ｐが判定
基準値ＰＳを越えていた場合にオーバカウントＯＣを加
算する（ステップ６０６）。
【００３１】そして、オーバカウントＯＣの値によって
上記した全ての判定基準値を越えているかどうかを判定
し（ステップ６０７）、１つでも判定基準値を越えてい
ない場合には、割り込み負荷分散が適正であり再スケジ
ュール不要と判定して、割り込みスケジューラ１４は再
びクロック割り込み或いはアラームタイマによる通知が
あるまで待機する（ステップ６０８）。
【００３２】上記ステップ６０１からステップ６０８の
処理を全てのプロセッサについて実行する。
【００３３】一方、全ての判定基準値を越えている場合
には、それまでの割り込み負荷分散が適正でないため再
スケジュール必要と判定して判定処理を終了し、割り込
みスケジューラ１４は引き続いて割り込みスケジュール
情報テーブル１３の参照／スケジュール処理を実行する
（ステップ５０４）。
【００３４】割り込みスケジュール情報テーブル１３の
参照／スケジュール処理では、全プロセッサの中で最も
判定基準値を越ていないプロセッサ、すなわち、判定基
準値オーバカウントＯＣの値が最も小さなプロセッサを
選択するのが適正であると考えて、そのプロセッサに割
り込み通知されるようスケジュールを行なう。
【００３５】この時に、割り込みスケジュール情報テー
ブル１３の情報である割り込みレベル、割り込みリソー
ス、既定での割り込み通知先のプロセッサ番号を、スケ
ジュールにより通知先に指定されるプロセッサ番号と照
合する。
【００３６】ここで、プロセッサ番号が一致していない
場合には、割り込みを受け付けた際に従うべき基本ルー
ルを指示する処理ロジック（ファンクションコール・ア
ドレス）を実行することによって、不適正なプロセッサ
に通知したり、スケジュールによる割り込みの通知に過
度な片寄りが発生することのないように補正を実施し
て、適度な範囲内でスケジュールが行なわれるようにす
る。すなわち、基本ルールとなる割り込みスケジュール
情報テーブル１３の情報に基づいてスケジュールを決定
することになる。
【００３７】逆に、プロセッサ番号が一致した楊合に
は、スケジュールにより通知先に指定されたプロセッサ
を選択することになる。割り込みスケジューラ１４は、
割り込み通知先情報テーブル３１の登録処理（ステップ
５０５）を実行して、割り込みスケジュール情報テーブ
ル１３の参照／スケジュール処理で決定したスケジュー
ルに従って、割り込みレベル、割り込みリソース、割り
込み通知先のプロセッサ番号、リクエスト通知番号（Ｉ
／Ｏ制御装置３０は、この番号に従って実行すべき割り
込み通知処理を割り出し、割り込み通知先情報テーブル
３１の該当するフィールドに登録する）の各情報をＩ／
Ｏ制御装置３０にリクエスト通知する。
【００３８】このリクエスト通知を受けたＩ／Ｏ制御装
置３０は、割り込み通知先情報テーブル３１の新規エン
トリとして追加登録するか、或いは割り込み通知先情報
テーブル３１に割り込みレベル、割り込みリソース、割
り込み通知先のプロセッサ番号の情報が一致するエント
リがある場合には、元のエントリ情報をリクエスト通知
の情報に変更登録する。その後、Ｉ／Ｏ制御装置３０は
その情報に基づいて割り込みを指定のプロセッサに通知
することで割り込み負荷分散を行なうことになる。
【００３９】以上の処理内容により、割り込み負荷分散
の適正なスケジュール処理が実現されるものである。
【００４０】なお、リセット／ダンプ割り込み、ソフト
ウェア割り込みなどのＩ／Ｏ制御装置３０を経由しない
割り込みについては、オペレーティングシステムの割り
込み制御部が割り込み通知先情報テーブル３１を参照
し、その情報に基づいて割り込み処理を指定のプロセッ
サに通知するものとする。
【００４１】以上好ましい実施の形態をあげて本発明を
説明したが、本発明は必ずしも上記実施の形態の内容に
限定されるものではない。
【００４２】
【発明の効果】以上説明したように本発明の共有バス型
マルチプロセッサシステムの割り込み負荷分散システム
によれば、割り込みスケジュール手段がオペレーティン
グシステムにおけるプロセッサ使用率、プロセッサバイ
ンドして実行中のプロセスのプロセッサ使用率、プロセ
ッサ毎にバインドを要求しているプロセス数からなるプ
ロセッサ統計情報を格納するプロセッサ統計情報テーブ
ルのプロセッサ統計情報と予め定められた基準値とを一
定時間毎に比較することにより、割り込み負荷分散の再
スケジュールの要不要を判定し、再スケジュールが必要
と判定した場合、割り込みスケジュール情報テーブルの
スケジュール情報に基づいて適正な範囲内でスケジュー
ルを決定し、決定したスケジュールに従って割り込み通
知手段に対して割り込み通知情報を通知することによ
り、時事刻々変化するアプリケーションの動作状況や、
オペレーティングシステムの状態に対して、適正な割り
込み負荷分散を再スケジュールすることが可能になり、
プロセッサ負荷と割り込み負荷分散とのバランスを取っ
て、アプリケーションの実行速度低下を抑止し、システ
ムスループットの向上が期待できる。
【００４３】また、特権ユーザであるスーパバイザが、
ユーザシステム毎のアプリケーションの動作状況やオペ
レーティングシステムの状態を考慮した上で、プロセッ
サ統計情報や割り込みスケジュール情報を参照或いは変
更することを可能にすることにより、割り込み負荷分散
のスケジュール方針を柔軟に変更でき、力スタマイズに
よるシステム性能の向上が実現される。
【図面の簡単な説明】
【図１】 本発明を適用した実施の形態としての共有バ
ス型マルチプロセッサシステムの割り込み負荷分散シス
テムの構成を示すブロック図である。
【図２】 本発明の実施の形態に備えられるプロセッサ
統計情報テーブルの構成例を示す図である。
【図３】 本発明の実施の形態に備えられる割り込みス
ケジュール情報テーブルの構成例を示す図である。
【図４】 本発明の実施の形態に備えられる割り込み通
知先情報テーブルの構成例を示す図である。
【図５】 本発明の実施の形態における割り込みスケジ
ューラの処理内容を説明するフローチャートである。
【図６】 本発明の実施の形態における割り込みスケジ
ューラによる割り込み負荷分散の再スケジュール要不要
の判定処理の内容を説明するフローチャートである。
【符号の説明】
１０ 主記憶装置 １１ スーパバイザコール（ＳＶＣ） １２ プロセッサ統計情報テーブル １３：割り込みスケジュール情報テーブル １４ 割り込みスケジューラ ２０ プロセッサ群 ３０ Ｉ／Ｏ制御装置 ３１：割り込み通知先情報テーブル ４０ システムバス

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 共有バス型マルチプロセッサシステムで
    のプロセッサ毎の負荷状況を判断して、発生する割り込
    みをスケジュールし、システムの負荷分散を行なう割り
    込み負荷分散システムにおいて、 オペレーティングシステムにおけるプロセッサ使用率、
    プロセッサバインドして実行中のプロセスのプロセッサ
    使用率、プロセッサ毎にバインドを要求しているプロセ
    ス数からなるプロセッサ統計情報を格納するプロセッサ
    統計情報テーブルと、 適正な範囲内で割り込みの負荷分散を行なうための基本
    ルールである割り込みスケジュール情報を格納する割り
    込みスケジュール情報テーブルと、 システム負荷状況に影響されない常駐型のシステムプロ
    セスからなり、一定時間毎に前記プロセッサ統計情報テ
    ーブルと前記スケジュール情報テーブルの情報を参照す
    ることで、割り込み負荷分散が適正になるように再スケ
    ジュールする割り込みスケジュール手段と、 割り込み通知先に関する情報を格納する割り込み通知先
    情報テーブルを有し、前記割り込み通知先情報テーブル
    の情報に基づいて割り込みを指定プロセッサに通知する
    割り込み通知手段とを備え、 前記割り込みスケジュール手段は、前記プロセッサ統計
    情報テーブルのプロセッサ統計情報と予め定められた基
    準値とを比較することにより、割り込み負荷分散の再ス
    ケジュールの要不要を判定し、再スケジュールが必要と
    判定した場合、前記割り込みスケジュール情報テーブル
    のスケジュール情報に基づいて適正な範囲内でスケジュ
    ールを決定し、決定したスケジュールに従って前記割り
    込み通知手段に対して割り込み通知情報を通知し、 前記割り込み通知手段は、前記割り込みスケジュール手
    段からの通知によって前記割り込み通知情報を前記割り
    込み通知先情報テーブルに登録し、前記割り込み通知先
    に関する情報に基づいて割り込みを指定プロセッサに通
    知することを特徴とする共有バス型マルチプロセッサシ
    ステムの割り込み負荷分散システム。
  2. 【請求項２】 前記プロセッサ統計情報テーブルは、オ
    ペレーティングシステムのクロック割り込みあるいはオ
    ペレーティングシステムのコード内の１以上のポイント
    を実行した時に更新され、 前記プロセッサ統計情報テーブル及び前記割り込みスケ
    ジュール情報テーブルは、特権ユーザであるスーパバイ
    ザが発行するスーパバイザコールによって前記プロセッ
    サ統計情報及び割り込みスケジュール情報の参照変更が
    可能であることを特徴とする請求項１に記載の共有バス
    型マルチプロセッサシステムの割り込み負荷分散システ
    ム。
  3. 【請求項３】 前記割り込みスケジュール情報テーブル
    は、割り込みレベルに対応したエントリを有し、前記割
    り込みスケジュール情報として、割り込みリソース、既
    定の割り込み通知先のプロセッサ番号、割り込みを受け
    た際に従う基本ルールを指示する処理ロジックを格納
    し、 前記割り込み通知先情報テーブルは、割り込みレベルに
    対応したエントリを有し、前記割り込み通知先に関する
    情報として、割り込みリソース、割り込み通知先のプロ
    セッサ番号、前記割り込みスケジュール手段から通知さ
    れた割り込み通知情報を格納することを特徴とする請求
    項１に記載の共有バス型マルチプロセッサシステムの割
    り込み負荷分散システム。
  4. 【請求項４】 前記割り込みスケジュール手段は、 前記プロセッサ統計情報テーブルのプロセッサ統計情報
    を参照し、プロセッサ毎のプロセッサ使用率、プロセッ
    サバインドして実行中のプロセスのプロセッサ使用率、
    プロセッサ毎にバインドを要求しているプロセス数のそ
    れぞれについて予め定められた割り込み負荷分散が適正
    であるかどうかを示す基準値を越えているかどうかを判
    定し、 全ての基準値を越えている場合、再スケジュールが必要
    と判定し、全プロセッサの中で、越えている前記基準値
    の少ないプロセッサを選択することにより、再スケジュ
    ールを実行することを特徴とする請求項１に記載の共有
    バス型マルチプロセッサシステムの割り込み負荷分散シ
    ステム。
  5. 【請求項５】 前記割り込み通知手段が、入出力の割り
    込み通知先に関する情報を格納する割り込み通知先情報
    テーブルを有し、前記割り込み通知先情報テーブルの情
    報に基づいて割り込みを指定プロセッサに通知するＩ／
    Ｏ制御手段であることを特徴とする請求項１に記載の共
    有バス型マルチプロセッサシステムの割り込み負荷分散
    システム。
JP9176311A 1997-06-16 1997-06-16 共有バス型マルチプロセッサシステムの割り込み負荷分散システム Expired - Fee Related JP3008896B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9176311A JP3008896B2 (ja) 1997-06-16 1997-06-16 共有バス型マルチプロセッサシステムの割り込み負荷分散システム
US09/096,608 US6237058B1 (en) 1997-06-16 1998-06-12 Interrupt load distribution system for shared bus type multiprocessor system and interrupt load distribution method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9176311A JP3008896B2 (ja) 1997-06-16 1997-06-16 共有バス型マルチプロセッサシステムの割り込み負荷分散システム

Publications (2)

Publication Number Publication Date
JPH117429A true JPH117429A (ja) 1999-01-12
JP3008896B2 JP3008896B2 (ja) 2000-02-14

Family

ID=16011374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9176311A Expired - Fee Related JP3008896B2 (ja) 1997-06-16 1997-06-16 共有バス型マルチプロセッサシステムの割り込み負荷分散システム

Country Status (2)

Country Link
US (1) US6237058B1 (ja)
JP (1) JP3008896B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441742B1 (ko) * 2002-07-26 2004-07-23 (주)엔텔스 정보교환 버스를 이용한 프로세스간 통신 데이터 제어방법및 그 시스템
KR100456630B1 (ko) * 2001-12-11 2004-11-10 한국전자통신연구원 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법
JP2007508620A (ja) * 2003-10-09 2007-04-05 フリースケール セミコンダクター インコーポレイテッド マルチマスタ共用資源システム中で使用するための通信ステアリング
WO2009150815A1 (ja) * 2008-06-11 2009-12-17 パナソニック株式会社 マルチプロセッサシステム

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633940B1 (en) * 1999-10-11 2003-10-14 Ati International Srl Method and apparatus for processing interrupts in a computing system
JP2002342097A (ja) * 2001-05-17 2002-11-29 Matsushita Electric Ind Co Ltd タスク割当可能時間決定装置及びタスク割当可能時間決定方法
US6877057B2 (en) * 2002-01-25 2005-04-05 Dell Products L.P. Information handling system with dynamic interrupt allocation apparatus and methodology
US7028302B2 (en) * 2002-04-24 2006-04-11 Hewlett-Packard Development Company, L.P. System and method for automatically tuning a multiprocessor computer system
US7086058B2 (en) * 2002-06-06 2006-08-01 International Business Machines Corporation Method and apparatus to eliminate processor core hot spots
US7058743B2 (en) * 2002-07-29 2006-06-06 Sun Microsystems, Inc. Method and device for dynamic interrupt target selection
US20040055001A1 (en) * 2002-09-16 2004-03-18 Islam Farhad Fuad Method and apparatus for computational load sharing in a multiprocessor architecture
US7307977B1 (en) 2002-10-01 2007-12-11 Comsys Communication & Signal Processing Ltd. Information transfer and interrupt event scheduling scheme for a communications transceiver incorporating multiple processing elements
US7721024B2 (en) * 2003-11-12 2010-05-18 Dell Products L.P. System and method for exiting from an interrupt mode in a multiple processor system
US20050102457A1 (en) * 2003-11-12 2005-05-12 Dell Products L.P. System and method for interrupt processing in a multiple processor system
US20050125582A1 (en) * 2003-12-08 2005-06-09 Tu Steven J. Methods and apparatus to dispatch interrupts in multi-processor systems
US7240137B2 (en) * 2004-08-26 2007-07-03 International Business Machines Corporation System and method for message delivery across a plurality of processors
JP2006119802A (ja) * 2004-10-20 2006-05-11 Hitachi Ltd マルチプロセッサシステム
US20060112208A1 (en) * 2004-11-22 2006-05-25 International Business Machines Corporation Interrupt thresholding for SMT and multi processor systems
US7536694B2 (en) * 2004-11-30 2009-05-19 International Business Machines Corporation Exception handling in a multiprocessor system
US8463971B2 (en) * 2005-08-22 2013-06-11 Oracle America Inc. Approach for distributing interrupts from high-interrupt load devices
US7581052B1 (en) * 2005-08-22 2009-08-25 Sun Microsystems, Inc. Approach for distributing multiple interrupts among multiple processors
US7610425B2 (en) * 2005-08-22 2009-10-27 Sun Microsystems, Inc. Approach for managing interrupt load distribution
EP1971924B1 (en) * 2006-01-04 2011-08-03 Nxp B.V. Methods and system for interrupt distribution in a multiprocessor system
US9032127B2 (en) * 2006-09-14 2015-05-12 Hewlett-Packard Development Company, L.P. Method of balancing I/O device interrupt service loading in a computer system
US8255577B2 (en) * 2007-04-26 2012-08-28 Hewlett-Packard Development Company, L.P. I/O forwarding technique for multi-interrupt capable devices
EP2075696A3 (en) * 2007-05-10 2010-01-27 Texas Instruments Incorporated Interrupt- related circuits, systems and processes
WO2009008007A2 (en) * 2007-07-09 2009-01-15 Hewlett-Packard Development Company L.P. Data packet processing method for a multi core processor
EP2235630A1 (en) * 2007-12-12 2010-10-06 Nxp B.V. Data processing system and method of interrupt handling
US7707344B2 (en) * 2008-01-29 2010-04-27 International Business Machines Corporation Interrupt mitigation on multiple network adapters
US8024504B2 (en) * 2008-06-26 2011-09-20 Microsoft Corporation Processor interrupt determination
JP2010055296A (ja) * 2008-08-27 2010-03-11 Fujitsu Ltd 負荷分散プログラム及び負荷分散装置
JP5322567B2 (ja) * 2008-10-02 2013-10-23 ルネサスエレクトロニクス株式会社 データ処理システム及び半導体集積回路
GB2497966A (en) 2011-12-23 2013-07-03 Renesas Mobile Corp Interrupt event management
CN104169879B (zh) * 2012-04-24 2019-01-04 英特尔公司 用于动态中断重新配置的方法和计算机系统
US9424212B2 (en) 2013-06-13 2016-08-23 Microsoft Technology Licensing, Llc Operating system-managed interrupt steering in multiprocessor systems
US9996145B2 (en) * 2013-11-18 2018-06-12 Nxp B.V. Shared interrupt multi-core architecture for low power applications
US10706065B2 (en) * 2016-04-05 2020-07-07 Sap Se Optimizing transformation of data
US10467162B2 (en) 2017-03-31 2019-11-05 Hewlett Packard Enterprise Development Lp Interrupt based on a last interrupt request indicator and a work acknowledgement
EP3805924A1 (en) 2019-10-11 2021-04-14 Unify Patente GmbH & Co. KG Method of scheduling an additional new processing task to be executed by a processor, scheduler, and central processing unit
US11847489B2 (en) * 2021-01-26 2023-12-19 Apple Inc. United states graphics processor techniques with split between workload distribution control data on shared control bus and corresponding graphics data on memory interfaces

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638065B2 (ja) 1988-05-11 1997-08-06 富士通株式会社 計算機システム
US5283897A (en) 1990-04-30 1994-02-01 International Business Machines Corporation Semi-dynamic load balancer for periodically reassigning new transactions of a transaction type from an overload processor to an under-utilized processor based on the predicted load thereof
US5555420A (en) * 1990-12-21 1996-09-10 Intel Corporation Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management
US5495615A (en) * 1990-12-21 1996-02-27 Intel Corp Multiprocessor interrupt controller with remote reading of interrupt control registers
US5410710A (en) * 1990-12-21 1995-04-25 Intel Corporation Multiprocessor programmable interrupt controller system adapted to functional redundancy checking processor systems
JPH04302353A (ja) 1991-03-29 1992-10-26 Toshiba Corp 対称形マルチプロセッサ計算機のタイマ割込み方式
US5564060A (en) * 1994-05-31 1996-10-08 Advanced Micro Devices Interrupt handling mechanism to prevent spurious interrupts in a symmetrical multiprocessing system
US5721931A (en) * 1995-03-21 1998-02-24 Advanced Micro Devices Multiprocessing system employing an adaptive interrupt mapping mechanism and method
JPH08329022A (ja) 1995-05-30 1996-12-13 Toshiba Corp マルチプロセッサシステムの入出力処理負荷分散制御方式
US5790871A (en) * 1996-05-17 1998-08-04 Advanced Micro Devices System and method for testing and debugging a multiprocessing interrupt controller

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456630B1 (ko) * 2001-12-11 2004-11-10 한국전자통신연구원 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법
KR100441742B1 (ko) * 2002-07-26 2004-07-23 (주)엔텔스 정보교환 버스를 이용한 프로세스간 통신 데이터 제어방법및 그 시스템
JP2007508620A (ja) * 2003-10-09 2007-04-05 フリースケール セミコンダクター インコーポレイテッド マルチマスタ共用資源システム中で使用するための通信ステアリング
WO2009150815A1 (ja) * 2008-06-11 2009-12-17 パナソニック株式会社 マルチプロセッサシステム

Also Published As

Publication number Publication date
JP3008896B2 (ja) 2000-02-14
US6237058B1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
JP3008896B2 (ja) 共有バス型マルチプロセッサシステムの割り込み負荷分散システム
US8387052B2 (en) Adaptive partitioning for operating system
EP2701074B1 (en) Method, device, and system for performing scheduling in multi-processor core system
JP2940450B2 (ja) クラスタ型コンピュータのジョブスケジュール方法及び装置
US7441240B2 (en) Process scheduling apparatus, process scheduling method, program for process scheduling, and storage medium recording a program for process scheduling
US6182120B1 (en) Method and system for scheduling queued messages based on queue delay and queue priority
USRE44686E1 (en) Dynamically modifying the resources of a virtual server
US7020879B1 (en) Interrupt and exception handling for multi-streaming digital processors
US9361156B2 (en) Adaptive partitioning for operating system
US20060010446A1 (en) Method and system for concurrent execution of multiple kernels
US20070169126A1 (en) Multi-processor system and program for causing computer to execute controlling method of multi-processor system
JPH0844576A (ja) 動的作業負荷平衡化
CN111782355B (zh) 一种基于混合负载的云计算任务调度方法及系统
JPH04215158A (ja) データ転送制御方法及びインタフェース・システム
JP2007529079A (ja) 自己調節スレッド化モデルによるアプリケーションサーバのためのシステム及び方法
JPH03147151A (ja) 共通ルーチンを用いた移植性の資源共用ファイルサーバ
CN108829519A (zh) 基于云平台的任务调度方法、云平台及计算机可读存储介质
JP2000056986A (ja) ソフトウエア割り込み機構
CN111240864A (zh) 异步任务处理方法、装置、设备及计算机可读存储介质
CN110838987B (zh) 队列限流方法、存储介质
EP1892625B1 (en) Finer grained operating system scheduling
WO2002023329A2 (en) Processor resource scheduler and method
US20030023660A1 (en) Real-time embedded resource management system
CA2316643C (en) Fair assignment of processing resources to queued requests
CN111427673A (zh) 一种负载均衡方法、装置及设备

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees