JPH052551A - Ｄｍａ転送制御方式 - Google Patents

Abstract

(57)【要約】 【構成】転送要求優先回路２は、交換制御装置の主メモ
リと複数の通信回線を介してダイレクトメモリアクセス
を行なう複数の通信制御装置から出されるダイレクトメ
モリアクセス転送要求から最優先するものを演算回路３
に送出する。演算回路３は、セグメントレジスタ群１の
含む複数のレシスタのレジスタ番号を演算し選択回路４
に出力する。セグメントレジスタ群１は、主メモリを通
信制御装置に対応させて分割したセグメントを指定する
値を登録し、選択回路４の出力により割込み、読出しが
行なわれる。バッファ５，６は、セグメントレジスタ群
１に対する書込み、読出し時のデータの制御を行ない、
かくして主メモリをセグメント化し、通信回線に対応さ
せたダイレクトメモリアクセスを可能とする。 【効果】ダイレクトメモリアクセスにおける主メモリ内
の転送を著しく抑圧し、送受信データ処理を著しく効率
化できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＤＭＡ転送制御方式に関
し、特に複数回線のそれぞれに配設した複数の通信制御
装置と交換制御装置の主メモリとの間で行なうＤＭＡ動
作を制御するＤＭＡ転送制御方式に関する。

【０００２】

【従来の技術】従来、この種の通信制御装置と交換制御
装置の主メモリとの間で行われるＤＭＡ転送は、主メモ
リに大容量のものが用いられるため、ＤＭＡ転送制御デ
バイスのもつアドレスビット幅で指定できる主メモリの
範囲でしかＤＭＡ転送を行うことができず、従ってＤＭ
Ａ転送に共通して用いられる主メモリの単一セグメント
内のメモリとしての一定範囲内のメモリにその都度デー
タをメモリ内転送した後のＤＭＡ転送となっていた。

【０００３】

【発明が解決しようとする課題】上述した従来のＤＭＡ
転送では、交換制御装置の主メモリの一定範囲内のメモ
リと各通信制御装置との間のＤＭＡ転送となっていたの
で、主メモリにおいてこの通信制御装置との間で転送さ
れる送受信データの組立てや展開などの操作をソフトウ
ェアで行う場合には、メモリ内において一定範囲内のメ
モリアドレスへのデータの転送，すなわちデータの主メ
モリ内転送が生じ、このメモリ内転送により送受信デー
タ処理能力が圧迫されるという欠点がある。

【０００４】本発明の目的は上述した欠点を除去し、交
換制御装置の主メモリ内の転送を最小限に抑え、各通信
制御装置に対応する主メモリ範囲で送受信データ処理を
効率よく行なうことができるＤＭＡ転送制御方式を提供
することにある。

【０００５】

【課題を解決するための手段】本発明の方式は、複数の
通信回線ごとに配設した各通信制御装置と交換制御装置
の主メモリとの間でダイレクトメモリアクセス動作を行
なうＤＭＡ転送制御方式において、前記主メモリを複数
の通信回線に対応した複数のセグメントに分割し、前記
セグメントを前記交換制御装置の制御プログラムの転送
制御要求に対応して前記通信制御装置ごとにその都度割
り当てるものとし、そのセグメント値を一時格納する複
数のゼクメントレジスタを含むセグメントレジスタ群を
設け、前記通信制御装置からの転送要求にもとづく前記
主メモリのアドレス情報の一部のビットに、転送要求に
応じたセグメント値を前記セグメントレジスタ群から読
み出して出力する手段を備えて構成される。

【０００６】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。

【０００８】図１に示す実施例の構成は、セグメントレ
ジスタ群１と、各通信回線の通信制御装置（図示せず）
から送出するＤＭＡ転送要求の中から最優先のＤＭＡ転
送要求を選択しつつ選択ＤＭＡ転送要求として出力する
転送要求優先回路２と、セグメントレジスタ群１のレジ
スタ番号を演算する演算回路３と、セグメントレジスタ
群１のレジスタ番号をセグメントレジスタ群１にセグメ
ント値を設定する場合と、ＤＭＡ転送時にセグメントレ
ジスタ群１からセグメント値を読み出す場合とに対応し
て選択する選択回路４と、セグメントレジスタ群１に対
するセグメント値の書込み設定および読出し時のデータ
の制御を行なうバッファ５，６と、バッファ５，６の動
作を制御するインバータ７とを備えて成る。

【０００９】次に、本実施例の動作について説明する。

【００１０】交換制御装置（図示せず）のプログラムの
制御にもとづいて、ＤＭＡ転送要求ＤＲＥＱ０〜ＤＲＥ
Ｑ１５に対応づけて設定されたセグメントアドレス００
００〜１１１１がシフトレジスタ群１に書き込まれる。
この書込みは、交換制御装置からの書込み命令および書
込みデータＤ０〜Ｄ３が、バッファ６がイネーブルとな
ってシフトレジスタ群１の後述する各レジスタ番号ＲＥ
Ｇ０〜ＲＥＧ１５で指定される各レジスタに一時格納さ
れる。

【００１１】図２は、図１のシフトレジスタ群１の構成
例を示す図である。

【００１２】図２において、セグメントレジスタ群１の
レジスタ番号ＲＥＧ０で指定されるレジスタには、ＤＭ
Ａ転送要求ＤＲＥＱ０に対応する交換制御装置の主メモ
リのセグメントアドレス００００を設定し、同様にして
レジスタ番号ＲＥＧ１〜ＲＥＧ１５にはＤＭＡ転送要求
ＤＲＥＱ〜ＤＲＥＱ１５に対応する主メモリのセグメン
トアドレス０００１〜１１１１を設定する。

【００１３】上述したセグメントアドレスの設定は一例
を示すものであり、図３に示すように、回線（０）１０
４のに備えた通信制御装置（０）１０２の受信データの
転送要求ＤＲＥＱ０による転送データ（受信データ）を
そのまま回線（１）１０５に備えた通信制御装置（１）
１０３の送信データの転送要求ＤＲＥＱ３による転送デ
ータ（送信データ）とするような場合には、それぞれの
転送要求をする場合に同一のセグメントアドレス０００
０をその都度設定することにり、交換制御装置１０１の
主メモリ１０６内でのデータ転送を行なはないでデータ
の送受信処理を行っている。

【００１４】再び図１に戻って実施例の動作の説明を続
行する。

【００１５】各通信回線の通信制御装置から不定期に発
生される送受信データのＤＭＡ転送要求ＤＲＥＱ０〜Ｄ
ＲＥＱ１５が、転送要求優先回路２に入力される。

【００１６】転送要求優先回路２は、これらＤＭＡ転送
要求ＤＲＥＱ０〜ＤＲＥＱ１５の中から最優先のＤＭＡ
転送要求を選択し、ＤＲＥＱ０が選択されたとすると、
選択されたＤＭＡ転送要求ＳＤＲＥＱ０が有効になって
ＤＭＡ転送制御デバイスと演算回路３とに出力される。

【００１７】演算回路３では、ＤＭＡ転送要求ＳＤＲＥ
Ｑ０が有効になっていることから、セグメントレジスタ
群１のレジスタ番号ＲＥＧ０に対応する００００を選択
回路４に出力する。

【００１８】このとき、セグメントレジスタ群１には、
交換制御装置からの読出し命令が入力されるので、選択
回路４からのＲＥＧ０に対応する００００で指定される
レジスタ（ＲＥＧ０）からセグメント値００００が読み
出されてセグメントアドレスＳＡ０〜ＳＡ３としてＤＭ
Ａ転送制御デバイスに出力される。

【００１９】これにより、ＤＭＡ転送要求ＤＲＥＱ０を
送出した通信制御装置は、セグメントアドレス００００
で指定されるセグメントの主メモリとの間のＤＭＡ転送
が可能になる。

【００２０】

【発明の効果】以上説明したように本発明は、ＤＭＡ転
送を行う交換制御装置の主メモリをセグメント化し、セ
グメントごとに割当てたセグメント値を各通信制御装置
からの転送要求に対応づけて設定して格納し、この転送
要求の入力に応じて、この転送要求のアドレス情報の一
部のビットを転送要求に対応づけて設定されたセグメン
ト値を出力することによって、主メモリ内の転送を最小
限にすることができ、送受信データ処理を効率よく行う
ことができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】図１のセグメントレジスタ１の構成例を示す図
である。

【図３】図１の実施例におけるデータ転送の流れの一例
を示す図である。

【符号の説明】

１ セグメントレジスタ群 ２ 転送要求優先回路 ３ 演算回路 ４ 選択回路 ５，６ バッファ ７ インバータ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 複数の通信回線ごとに配設した各通信制
   御装置と交換制御装置の主メモリとの間でダイレクトメ
   モリアクセス動作を行なうＤＭＡ転送制御方式におい
   て、前記主メモリを複数の通信回線に対応した複数のセ
   グメントに分割し、前記セグメントを前記交換制御装置
   の制御プログラムの転送制御要求に対応して前記通信制
   御装置ごとにその都度割り当てるものとし、そのセグメ
   ント値を一時格納する複数のセグメントレジスタを含む
   セグメントレジスタ群を設け、前記通信制御装置からの
   転送要求にもとづく前記主メモリのアドレス情報の一部
   のビットに、転送要求に応じたセグメント値を前記セグ
   メントレジスタ群から読み出して出力する手段を備えて
   成ることを特徴とするＤＭＡ転送制御方式。