JPH0329021A - プリンタサーバ - Google Patents
プリンタサーバInfo
- Publication number
- JPH0329021A JPH0329021A JP1165051A JP16505189A JPH0329021A JP H0329021 A JPH0329021 A JP H0329021A JP 1165051 A JP1165051 A JP 1165051A JP 16505189 A JP16505189 A JP 16505189A JP H0329021 A JPH0329021 A JP H0329021A
- Authority
- JP
- Japan
- Prior art keywords
- printer
- data
- write
- address
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012790 confirmation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
ＬＡＮ （ローカル・エリア・ネットウーク）に接続さ
れるプリンタサーバに間し、特に、複数台のプリンタを
同時動作できるプリンタサーバに関する． ［従来の技術］ 従来の、ＬＡＮに接続されるプリンタサーバの形式とし
ては、２種類あった．第一の形式は、ＬＡＮにプリンタ
が１台のみ接続されるものであり、従って、プリンタは
常に１台だけ動作していた．また、第二の形式は、ＬＡ
Ｎに複数台接続可能なものであったが、この場合でも、
複数台のプリンタを同時動作することはできなかった．
即ち、複数台のプリンタがあっても、動作しているプリ
ンタは１台だけであった． ［発明が解決しようとする課Ｕ］ 上述した従来の１リンタサーバは、接続されるプリンタ
が１台となっているか、または同時動作できるプリンタ
が１台であるため以下の欠点を有していた．即ち、前者
の場合は、ＬＡＮに接続されたコンピュータが１台のプ
リンタを共有することになり、印字結果の仕訳が大変で
あり、また、印字できるプリンタが１台のため印字能力
に制限があるという欠点があった．後者の場合は、ＬＡ
Ｎに接続されたコンピュータからの印字結果を複数台の
プリンタにふりわけることはできるが、同時動作できる
プリンタが１台であるため印字能力が制限されるという
欠点があった． 「課題を解決するための手段］ 本発明の目的は、上述した従来技術の課題を解決し、プ
リンタサーバに接続された複数台のプリンタを同時動作
して複数台のプリンタの印字能力をフルに使用すること
ができると共に出力結果の仕訳が簡単であるプリンタサ
ーバを提供することである． 本発明のプリンタサーバは、ＬＡＮに接続されると共に
複数台のプリンタが接続可能なプリンタサーバにおいて
、ＬＡＮに接続されたコンビュー夕からの命令により出
力すべきプリンタを指定する手段と、指定された複数の
プリンタへ受信データを分配するセレクタと、２ポート
メモリより構成される複数個の受信データを蓄えるバッ
ファメモリと、そして、バッファメモリと一対一に対応
する複数個の同時動作可能なプリンタへの出力部とを有
することを特徴とする． ［実施例］ 次に、本発明のプリンタサーバについて図面を参照して
説明する． 図面中、１は本発明のプリンタサーバであり、２はＬＡ
Ｎを構成するゲーブルであり、１４はプリンタである．
本実膝例では、本発明のプリンタサーバに３台のプリン
タが接続可能なように構或された例を示す． 本発明のプリンタサーバは、第１図に示すように、ケー
ブル２に接続されるＬＡＮインタフェース部３と、ＬＡ
Ｎインタフェース部３に接続されたアドレス設定部４と
、同じ＜ ＬＡＮインタフェース部３に接続された第一
の制御回路５と、同じ＜ＬＡＮインタフェース部３に接
続され且つ第一の制御回路５により制御されるセレクタ
６とを有している． 本発明のプリンタサーバは、さらに、セレクタ６にそれ
ぞれ接続された複数の書込データレジスタ７と、第一の
制御回Ｆ＃１５によりそれぞれ制御される複数の書込ア
ドレスレジスタ８と、各書込データレジスタフに接続さ
れ且つ対応する書込アドレスレジスタ８に従って所定の
データを記憶する２ポートメモリより構成されるバッフ
ァメモリ９と、バッファメモリ９に接続される続出デー
タレジスタ１０と、バッファメモリ９に接続され且つ第
一の制御回路５によりそれぞれ制御される複数の続出ア
ドレスレジスタ１１と、続出アドレスレジスタ１１及び
書込アドレスレジスタ８に接続され且つ第一の制御回Ｆ
＃Ｉ５によりそれぞれ制御される第二の複数の制御回Ｉ
Ｍ１３と、続出データレジスタ１０に接続され且つ第二
の制御回路１３によりそれぞれ制御される複数のプリン
タインタフェース部１２とを有している． 次に、動作につき説明する． ＬＡＮに接続されたコンピュータより、プリンタ１４の
番号を送信することにより出力するプリンタ１４を指定
する．プリンタサーバ１に接続されたプリンタ１４の番
号としては、プリンタサーバ１に接続可能なプリンタ１
４の台数が３であれば、’ＩＪ、「■Ｊ又はｒＴＩＢと
なる．プリンタサーバ１のアドレスは、プリンタサーバ
１内にあるアドレス設定部４で設定する．コンピュータ
より送信される信号は、ケーブル２につながるＬＡＮイ
ンタフェース部３で受信される．受信したアドレス信号
が、プリンタサーバ１のアドレスとー・致したならば、
確認の信号を送信してケーブル２上の信号の受信状態に
入る． コンピュータよりのアドレス信号のなかにはフ゛リンタ
サーバ１内のフ゛リンタ番号も含まれている．ＬＡＮイ
ンタフェース部３で受信されたプリンタ番号は第一のｉ
ｌＪａ１回路５へ送られる．第一の制御回路５は、マイ
クロプロセッサと、動作を制御するプログラムの入った
ＲＯＭとデータの読み書きを行うＲＡＭ等とにより構成
される．第一の制御回路５は、受取ったプリンタ番号に
よりＬＡＮインタフェース部３で受信したデータを指定
されたプリンタに対応するバッファメモリ９に書込むよ
うに、セレクタ６及び書込アドレスレジスタ８を制御す
る．即ち、ＬＡＮインタフヱース部３で受信されたデー
タは、指定されたプリンタ番号に対応する書込データレ
ジスタ７へセレクタ６を通してロードされる． 対応する書込アドレスレジスタ８に第一の制御回路５よ
りアドレスをロードする．この値はそれ以前の値にｒ＋
ＩＪＬたものである．この書込アドレスレジスタ８及び
書込データレジスタ７の値で２ポートメモリより構成さ
れるバッファメモリ９に書込む， この動作をＬＡＮ上で接続されたコンピュータとプリン
タサーバ１間で、コンピュータがらの印字出力用のデー
タ転送が終了するまで行なう。
れるプリンタサーバに間し、特に、複数台のプリンタを
同時動作できるプリンタサーバに関する． ［従来の技術］ 従来の、ＬＡＮに接続されるプリンタサーバの形式とし
ては、２種類あった．第一の形式は、ＬＡＮにプリンタ
が１台のみ接続されるものであり、従って、プリンタは
常に１台だけ動作していた．また、第二の形式は、ＬＡ
Ｎに複数台接続可能なものであったが、この場合でも、
複数台のプリンタを同時動作することはできなかった．
即ち、複数台のプリンタがあっても、動作しているプリ
ンタは１台だけであった． ［発明が解決しようとする課Ｕ］ 上述した従来の１リンタサーバは、接続されるプリンタ
が１台となっているか、または同時動作できるプリンタ
が１台であるため以下の欠点を有していた．即ち、前者
の場合は、ＬＡＮに接続されたコンピュータが１台のプ
リンタを共有することになり、印字結果の仕訳が大変で
あり、また、印字できるプリンタが１台のため印字能力
に制限があるという欠点があった．後者の場合は、ＬＡ
Ｎに接続されたコンピュータからの印字結果を複数台の
プリンタにふりわけることはできるが、同時動作できる
プリンタが１台であるため印字能力が制限されるという
欠点があった． 「課題を解決するための手段］ 本発明の目的は、上述した従来技術の課題を解決し、プ
リンタサーバに接続された複数台のプリンタを同時動作
して複数台のプリンタの印字能力をフルに使用すること
ができると共に出力結果の仕訳が簡単であるプリンタサ
ーバを提供することである． 本発明のプリンタサーバは、ＬＡＮに接続されると共に
複数台のプリンタが接続可能なプリンタサーバにおいて
、ＬＡＮに接続されたコンビュー夕からの命令により出
力すべきプリンタを指定する手段と、指定された複数の
プリンタへ受信データを分配するセレクタと、２ポート
メモリより構成される複数個の受信データを蓄えるバッ
ファメモリと、そして、バッファメモリと一対一に対応
する複数個の同時動作可能なプリンタへの出力部とを有
することを特徴とする． ［実施例］ 次に、本発明のプリンタサーバについて図面を参照して
説明する． 図面中、１は本発明のプリンタサーバであり、２はＬＡ
Ｎを構成するゲーブルであり、１４はプリンタである．
本実膝例では、本発明のプリンタサーバに３台のプリン
タが接続可能なように構或された例を示す． 本発明のプリンタサーバは、第１図に示すように、ケー
ブル２に接続されるＬＡＮインタフェース部３と、ＬＡ
Ｎインタフェース部３に接続されたアドレス設定部４と
、同じ＜ ＬＡＮインタフェース部３に接続された第一
の制御回路５と、同じ＜ＬＡＮインタフェース部３に接
続され且つ第一の制御回路５により制御されるセレクタ
６とを有している． 本発明のプリンタサーバは、さらに、セレクタ６にそれ
ぞれ接続された複数の書込データレジスタ７と、第一の
制御回Ｆ＃１５によりそれぞれ制御される複数の書込ア
ドレスレジスタ８と、各書込データレジスタフに接続さ
れ且つ対応する書込アドレスレジスタ８に従って所定の
データを記憶する２ポートメモリより構成されるバッフ
ァメモリ９と、バッファメモリ９に接続される続出デー
タレジスタ１０と、バッファメモリ９に接続され且つ第
一の制御回路５によりそれぞれ制御される複数の続出ア
ドレスレジスタ１１と、続出アドレスレジスタ１１及び
書込アドレスレジスタ８に接続され且つ第一の制御回Ｆ
＃Ｉ５によりそれぞれ制御される第二の複数の制御回Ｉ
Ｍ１３と、続出データレジスタ１０に接続され且つ第二
の制御回路１３によりそれぞれ制御される複数のプリン
タインタフェース部１２とを有している． 次に、動作につき説明する． ＬＡＮに接続されたコンピュータより、プリンタ１４の
番号を送信することにより出力するプリンタ１４を指定
する．プリンタサーバ１に接続されたプリンタ１４の番
号としては、プリンタサーバ１に接続可能なプリンタ１
４の台数が３であれば、’ＩＪ、「■Ｊ又はｒＴＩＢと
なる．プリンタサーバ１のアドレスは、プリンタサーバ
１内にあるアドレス設定部４で設定する．コンピュータ
より送信される信号は、ケーブル２につながるＬＡＮイ
ンタフェース部３で受信される．受信したアドレス信号
が、プリンタサーバ１のアドレスとー・致したならば、
確認の信号を送信してケーブル２上の信号の受信状態に
入る． コンピュータよりのアドレス信号のなかにはフ゛リンタ
サーバ１内のフ゛リンタ番号も含まれている．ＬＡＮイ
ンタフェース部３で受信されたプリンタ番号は第一のｉ
ｌＪａ１回路５へ送られる．第一の制御回路５は、マイ
クロプロセッサと、動作を制御するプログラムの入った
ＲＯＭとデータの読み書きを行うＲＡＭ等とにより構成
される．第一の制御回路５は、受取ったプリンタ番号に
よりＬＡＮインタフェース部３で受信したデータを指定
されたプリンタに対応するバッファメモリ９に書込むよ
うに、セレクタ６及び書込アドレスレジスタ８を制御す
る．即ち、ＬＡＮインタフヱース部３で受信されたデー
タは、指定されたプリンタ番号に対応する書込データレ
ジスタ７へセレクタ６を通してロードされる． 対応する書込アドレスレジスタ８に第一の制御回路５よ
りアドレスをロードする．この値はそれ以前の値にｒ＋
ＩＪＬたものである．この書込アドレスレジスタ８及び
書込データレジスタ７の値で２ポートメモリより構成さ
れるバッファメモリ９に書込む， この動作をＬＡＮ上で接続されたコンピュータとプリン
タサーバ１間で、コンピュータがらの印字出力用のデー
タ転送が終了するまで行なう。
バッファメモリ９への書込みが終了すると、第一の制御
回路５により書込まれたバッファメモリ９に対応する第
二の制御回路１３へ、バッファメ・モリ９に書込まれた
データに対する一番始めの書込アドレスと一番Ｒ後の書
込アドレスとが転送される．同時に、この番地内のデー
タを読出し，て、プリンタエ４ヘデータを送出するよう
に起動させられる．第二の制御回路１３は、マイクロプ
ロセッサと、動作を制御するプログラムの入ったＲＯＭ
と、そして、データの読み書きを行なうＲ Ａ Ｍ等に
より構成される． 次に、バッファメモリ９への書込動作及びバッファメモ
リ９からの読出し動作につき説明する．バッファメモリ
９に書き込むデータは書込データレジスタ７に蓄えられ
、一方、書込アドレスは書込アドレスレジスタ８に蓄え
られる．書込データレジスタ７には、ＬＡＮを構成する
ゲーブル２からしＡ． Ｎインタフェース部３に受信さ
れたデータが転送される． 書込アドレスレジスタ８には、第一の制御回路５よりデ
ータを１つ書込むごとに、「＋１」されたアドレスが転
送される．バ・ｙファメモリ９の最後の番地にデータが
書込まれると、次の書込アドレスはバッファメモリ９の
最初の番地へ戻る，ここで、バッファメモリ９に書込ま
れたデータは、全て読出されてプリンタへ転送されなけ
ればならず、また、バヅファメモリ９への書込み方法と
してバッファメモリ９の最後の番地へ書込んだ次は最初
の番地へ書込むため、まだ読出していないデータが存在
する番地へ新しいデータを書込むことがないようにしな
ければならない．さらに、読出しにおいては、データの
書込まれた番地のみを読出すようにしなければならない
．これらの条件を満たすために、以下のアルゴリズムに
基づき、書込み読出し動作を行なう． 初めに、書込み時のアルゴリズムは次のようになってい
る． 最初は書込後読出しが行われるため、常に書込アドレス
レジスタ８の値が、続出アドレスレジスタ１１より大き
くなっている．しがし、書込みがＲ後の番地に行なわれ
ると、次は最初の番地に戻るため、その後の書込みにお
いて、読出しを追越さないようにすればよい．そのため
、書込アドレスレシスタ８の値と続出アドレスレジスタ
１１の値を比較し、この値が異なる時は続けて書込可能
であり、書込アドレスレジスタ８の値と続出アドレスレ
ジスタ１１の値が一致した時は、その書込アドレスでの
書込動作を行なった後に次の書込動作は行なわないよう
にする． 勿論、続出アドレスレジスタ１１の値が変わった場合に
は、書込可能状態になる． 次に、続出し時のアルゴリズムは次のようになっている
． 最初は続出アドレスレジスタ１１の値は常に書込アドレ
スレジスタ８の値より小さい．但し、書込みが最後の番
地に行なわれると次に最初の番地に戻るため、アドレス
の大きさは逆転し、続出アドレスレジスタ１１の値は、
書込アドレスレジスタ８の値に追従する．つまり、続出
アドレスレジスタ１１の値が書込アドレスレジスタ８の
値を追越さないようにすればよい．そのため、続出アド
レスレジスタ１１の値と書込アドレスレジスタ８の値を
比較し、この値が異なる時は続けて続出可能であり、続
出アドレスレジスタ１１と書込アドレスレジスタ８の値
が一致する時は、その続出アドレスでの読出し動作を行
なった後、次の読出し動作は行なわないようにする． 書込アドレスレジスタ８の値が変わった場合には、続出
可能状態になる． 以上のアルゴリズムでバッファメモリ９への書込み読出
しを行なう． 第二の制御回路１３は、一旦読出し起動をかけられると
、以後独立にプリンタ１４へのデータ転送を行なうため
、本発明の１リンタサーバ１に接続された複数台のプリ
ンタ１４は同時動作することができる． ［発明の効果］ 以上説明したように本発明のプリンタサーバは、ＬＡＮ
に接続されたコンピュータからの命令により出力すべき
プリンタを指定する手段と、指定された複数のプリンタ
へ受信データを分配するセレクタと、２ポートメモリよ
り構成される複数個の受信データを蓄えるバッファメモ
リと、そして、バッファメモリと一対一に対応する複数
個の同時動作可能なプリンタへの出力部とを有するため
、プリンタサーバに接続された複数台のプリンタの印字
能力をフルに使用することができると共に複数台のプリ
ンタに分散して出力することにより出力結果の仕訳を簡
単にできる効果がある．
回路５により書込まれたバッファメモリ９に対応する第
二の制御回路１３へ、バッファメ・モリ９に書込まれた
データに対する一番始めの書込アドレスと一番Ｒ後の書
込アドレスとが転送される．同時に、この番地内のデー
タを読出し，て、プリンタエ４ヘデータを送出するよう
に起動させられる．第二の制御回路１３は、マイクロプ
ロセッサと、動作を制御するプログラムの入ったＲＯＭ
と、そして、データの読み書きを行なうＲ Ａ Ｍ等に
より構成される． 次に、バッファメモリ９への書込動作及びバッファメモ
リ９からの読出し動作につき説明する．バッファメモリ
９に書き込むデータは書込データレジスタ７に蓄えられ
、一方、書込アドレスは書込アドレスレジスタ８に蓄え
られる．書込データレジスタ７には、ＬＡＮを構成する
ゲーブル２からしＡ． Ｎインタフェース部３に受信さ
れたデータが転送される． 書込アドレスレジスタ８には、第一の制御回路５よりデ
ータを１つ書込むごとに、「＋１」されたアドレスが転
送される．バ・ｙファメモリ９の最後の番地にデータが
書込まれると、次の書込アドレスはバッファメモリ９の
最初の番地へ戻る，ここで、バッファメモリ９に書込ま
れたデータは、全て読出されてプリンタへ転送されなけ
ればならず、また、バヅファメモリ９への書込み方法と
してバッファメモリ９の最後の番地へ書込んだ次は最初
の番地へ書込むため、まだ読出していないデータが存在
する番地へ新しいデータを書込むことがないようにしな
ければならない．さらに、読出しにおいては、データの
書込まれた番地のみを読出すようにしなければならない
．これらの条件を満たすために、以下のアルゴリズムに
基づき、書込み読出し動作を行なう． 初めに、書込み時のアルゴリズムは次のようになってい
る． 最初は書込後読出しが行われるため、常に書込アドレス
レジスタ８の値が、続出アドレスレジスタ１１より大き
くなっている．しがし、書込みがＲ後の番地に行なわれ
ると、次は最初の番地に戻るため、その後の書込みにお
いて、読出しを追越さないようにすればよい．そのため
、書込アドレスレシスタ８の値と続出アドレスレジスタ
１１の値を比較し、この値が異なる時は続けて書込可能
であり、書込アドレスレジスタ８の値と続出アドレスレ
ジスタ１１の値が一致した時は、その書込アドレスでの
書込動作を行なった後に次の書込動作は行なわないよう
にする． 勿論、続出アドレスレジスタ１１の値が変わった場合に
は、書込可能状態になる． 次に、続出し時のアルゴリズムは次のようになっている
． 最初は続出アドレスレジスタ１１の値は常に書込アドレ
スレジスタ８の値より小さい．但し、書込みが最後の番
地に行なわれると次に最初の番地に戻るため、アドレス
の大きさは逆転し、続出アドレスレジスタ１１の値は、
書込アドレスレジスタ８の値に追従する．つまり、続出
アドレスレジスタ１１の値が書込アドレスレジスタ８の
値を追越さないようにすればよい．そのため、続出アド
レスレジスタ１１の値と書込アドレスレジスタ８の値を
比較し、この値が異なる時は続けて続出可能であり、続
出アドレスレジスタ１１と書込アドレスレジスタ８の値
が一致する時は、その続出アドレスでの読出し動作を行
なった後、次の読出し動作は行なわないようにする． 書込アドレスレジスタ８の値が変わった場合には、続出
可能状態になる． 以上のアルゴリズムでバッファメモリ９への書込み読出
しを行なう． 第二の制御回路１３は、一旦読出し起動をかけられると
、以後独立にプリンタ１４へのデータ転送を行なうため
、本発明の１リンタサーバ１に接続された複数台のプリ
ンタ１４は同時動作することができる． ［発明の効果］ 以上説明したように本発明のプリンタサーバは、ＬＡＮ
に接続されたコンピュータからの命令により出力すべき
プリンタを指定する手段と、指定された複数のプリンタ
へ受信データを分配するセレクタと、２ポートメモリよ
り構成される複数個の受信データを蓄えるバッファメモ
リと、そして、バッファメモリと一対一に対応する複数
個の同時動作可能なプリンタへの出力部とを有するため
、プリンタサーバに接続された複数台のプリンタの印字
能力をフルに使用することができると共に複数台のプリ
ンタに分散して出力することにより出力結果の仕訳を簡
単にできる効果がある．
第１図は、本発明のプリンタサーバの一実施例のブロッ
ク図である． Ｉ・・・プリンタサーバ ２・・・ケーブル ３・・・ＬＡＮインタフェース部 ４・・・アドレス設定部 ５・・・制御回路 ６・・・セレクタ ７・・・書込データレジスタ ８・・・書込アドレスレジスタ ９・・・バッファメモリ １０・・・続出データレジスタ １１・・・続出アドレスレジスタ １２・・・プリンタインタフェース部 １３・・・制御回路 １４・・・１リンタ
ク図である． Ｉ・・・プリンタサーバ ２・・・ケーブル ３・・・ＬＡＮインタフェース部 ４・・・アドレス設定部 ５・・・制御回路 ６・・・セレクタ ７・・・書込データレジスタ ８・・・書込アドレスレジスタ ９・・・バッファメモリ １０・・・続出データレジスタ １１・・・続出アドレスレジスタ １２・・・プリンタインタフェース部 １３・・・制御回路 １４・・・１リンタ
Claims (1)
- 【特許請求の範囲】 ＬＡＮに接続されると共に複数台のプリンタが接続可能
なプリンタサーバにおいて、 ＬＡＮに接続されたコンピュータからの命令により出力
すべきプリンタを指定する手段と、指定された複数のプ
リンタへ受信データを分配するセレクタと、 ２ポートメモリより構成される複数個の受信データを蓄
えるバッファメモリと、そして、バッファメモリと一対
一に対応する複数個の同時動作可能なプリンタへの出力
部と、 を有することを特徴とするプリンタサーバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165051A JP2800280B2 (ja) | 1989-06-27 | 1989-06-27 | プリンタサーバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165051A JP2800280B2 (ja) | 1989-06-27 | 1989-06-27 | プリンタサーバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0329021A true JPH0329021A (ja) | 1991-02-07 |
| JP2800280B2 JP2800280B2 (ja) | 1998-09-21 |
Family
ID=15804903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165051A Expired - Fee Related JP2800280B2 (ja) | 1989-06-27 | 1989-06-27 | プリンタサーバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2800280B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625757A (en) * | 1993-12-24 | 1997-04-29 | Hitachi, Ltd. | Printing system |
| US5774638A (en) * | 1991-08-06 | 1998-06-30 | Hitachi, Ltd. | Print controlling method and apparatus using a plurality of processors |
-
1989
- 1989-06-27 JP JP1165051A patent/JP2800280B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5774638A (en) * | 1991-08-06 | 1998-06-30 | Hitachi, Ltd. | Print controlling method and apparatus using a plurality of processors |
| US6025923A (en) * | 1991-08-06 | 2000-02-15 | Hitachi, Ltd. | Print controlling method and apparatus using a plurality of processors |
| US5625757A (en) * | 1993-12-24 | 1997-04-29 | Hitachi, Ltd. | Printing system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2800280B2 (ja) | 1998-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4156904A (en) | Computer systems having a common memory shared between a central processor and a CRT display | |
| EP0437160B1 (en) | Main storage memory cards having single bit set and reset functions | |
| JPS6113268B2 (ja) | ||
| JPH0329021A (ja) | プリンタサーバ | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JPS6367702B2 (ja) | ||
| JPH024021B2 (ja) | ||
| US4809218A (en) | Apparatus and method for increased system bus utilization in a data processing system | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPS62196729A (ja) | マイクロプログラムロ−ド方式 | |
| JPH04248652A (ja) | Ｄｍａコントローラ | |
| JPH02300843A (ja) | 情報処理システム | |
| JPS6336021B2 (ja) | ||
| JPH052551A (ja) | Ｄｍａ転送制御方式 | |
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPS60258638A (ja) | 磁気デイスク装置の制御方式 | |
| JPH05233028A (ja) | プログラマブルコントローラのデータ授受方法 | |
| JPS5882327A (ja) | バス制御装置 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| KR19980035929A (ko) | 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPH0652516B2 (ja) | バス・インターフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |