JPH0329021A - プリンタサーバ - Google Patents

プリンタサーバ

Info

Publication number
JPH0329021A
JPH0329021A JP1165051A JP16505189A JPH0329021A JP H0329021 A JPH0329021 A JP H0329021A JP 1165051 A JP1165051 A JP 1165051A JP 16505189 A JP16505189 A JP 16505189A JP H0329021 A JPH0329021 A JP H0329021A
Authority
JP
Japan
Prior art keywords
printer
data
write
address
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1165051A
Other languages
English (en)
Other versions
JP2800280B2 (ja
Inventor
Seiichi Ikegami
池上 誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1165051A priority Critical patent/JP2800280B2/ja
Publication of JPH0329021A publication Critical patent/JPH0329021A/ja
Application granted granted Critical
Publication of JP2800280B2 publication Critical patent/JP2800280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ LAN (ローカル・エリア・ネットウーク)に接続さ
れるプリンタサーバに間し、特に、複数台のプリンタを
同時動作できるプリンタサーバに関する. [従来の技術] 従来の、LANに接続されるプリンタサーバの形式とし
ては、2種類あった.第一の形式は、LANにプリンタ
が1台のみ接続されるものであり、従って、プリンタは
常に1台だけ動作していた.また、第二の形式は、LA
Nに複数台接続可能なものであったが、この場合でも、
複数台のプリンタを同時動作することはできなかった.
即ち、複数台のプリンタがあっても、動作しているプリ
ンタは1台だけであった. [発明が解決しようとする課U] 上述した従来の1リンタサーバは、接続されるプリンタ
が1台となっているか、または同時動作できるプリンタ
が1台であるため以下の欠点を有していた.即ち、前者
の場合は、LANに接続されたコンピュータが1台のプ
リンタを共有することになり、印字結果の仕訳が大変で
あり、また、印字できるプリンタが1台のため印字能力
に制限があるという欠点があった.後者の場合は、LA
Nに接続されたコンピュータからの印字結果を複数台の
プリンタにふりわけることはできるが、同時動作できる
プリンタが1台であるため印字能力が制限されるという
欠点があった. 「課題を解決するための手段] 本発明の目的は、上述した従来技術の課題を解決し、プ
リンタサーバに接続された複数台のプリンタを同時動作
して複数台のプリンタの印字能力をフルに使用すること
ができると共に出力結果の仕訳が簡単であるプリンタサ
ーバを提供することである. 本発明のプリンタサーバは、LANに接続されると共に
複数台のプリンタが接続可能なプリンタサーバにおいて
、LANに接続されたコンビュー夕からの命令により出
力すべきプリンタを指定する手段と、指定された複数の
プリンタへ受信データを分配するセレクタと、2ポート
メモリより構成される複数個の受信データを蓄えるバッ
ファメモリと、そして、バッファメモリと一対一に対応
する複数個の同時動作可能なプリンタへの出力部とを有
することを特徴とする. [実施例] 次に、本発明のプリンタサーバについて図面を参照して
説明する. 図面中、1は本発明のプリンタサーバであり、2はLA
Nを構成するゲーブルであり、14はプリンタである.
本実膝例では、本発明のプリンタサーバに3台のプリン
タが接続可能なように構或された例を示す. 本発明のプリンタサーバは、第1図に示すように、ケー
ブル2に接続されるLANインタフェース部3と、LA
Nインタフェース部3に接続されたアドレス設定部4と
、同じ< LANインタフェース部3に接続された第一
の制御回路5と、同じ<LANインタフェース部3に接
続され且つ第一の制御回路5により制御されるセレクタ
6とを有している. 本発明のプリンタサーバは、さらに、セレクタ6にそれ
ぞれ接続された複数の書込データレジスタ7と、第一の
制御回F#15によりそれぞれ制御される複数の書込ア
ドレスレジスタ8と、各書込データレジスタフに接続さ
れ且つ対応する書込アドレスレジスタ8に従って所定の
データを記憶する2ポートメモリより構成されるバッフ
ァメモリ9と、バッファメモリ9に接続される続出デー
タレジスタ10と、バッファメモリ9に接続され且つ第
一の制御回路5によりそれぞれ制御される複数の続出ア
ドレスレジスタ11と、続出アドレスレジスタ11及び
書込アドレスレジスタ8に接続され且つ第一の制御回F
#I5によりそれぞれ制御される第二の複数の制御回I
M13と、続出データレジスタ10に接続され且つ第二
の制御回路13によりそれぞれ制御される複数のプリン
タインタフェース部12とを有している. 次に、動作につき説明する. LANに接続されたコンピュータより、プリンタ14の
番号を送信することにより出力するプリンタ14を指定
する.プリンタサーバ1に接続されたプリンタ14の番
号としては、プリンタサーバ1に接続可能なプリンタ1
4の台数が3であれば、’IJ、「■J又はrTIBと
なる.プリンタサーバ1のアドレスは、プリンタサーバ
1内にあるアドレス設定部4で設定する.コンピュータ
より送信される信号は、ケーブル2につながるLANイ
ンタフェース部3で受信される.受信したアドレス信号
が、プリンタサーバ1のアドレスとー・致したならば、
確認の信号を送信してケーブル2上の信号の受信状態に
入る. コンピュータよりのアドレス信号のなかにはフ゛リンタ
サーバ1内のフ゛リンタ番号も含まれている.LANイ
ンタフェース部3で受信されたプリンタ番号は第一のi
lJa1回路5へ送られる.第一の制御回路5は、マイ
クロプロセッサと、動作を制御するプログラムの入った
ROMとデータの読み書きを行うRAM等とにより構成
される.第一の制御回路5は、受取ったプリンタ番号に
よりLANインタフェース部3で受信したデータを指定
されたプリンタに対応するバッファメモリ9に書込むよ
うに、セレクタ6及び書込アドレスレジスタ8を制御す
る.即ち、LANインタフヱース部3で受信されたデー
タは、指定されたプリンタ番号に対応する書込データレ
ジスタ7へセレクタ6を通してロードされる. 対応する書込アドレスレジスタ8に第一の制御回路5よ
りアドレスをロードする.この値はそれ以前の値にr+
IJLたものである.この書込アドレスレジスタ8及び
書込データレジスタ7の値で2ポートメモリより構成さ
れるバッファメモリ9に書込む, この動作をLAN上で接続されたコンピュータとプリン
タサーバ1間で、コンピュータがらの印字出力用のデー
タ転送が終了するまで行なう。
バッファメモリ9への書込みが終了すると、第一の制御
回路5により書込まれたバッファメモリ9に対応する第
二の制御回路13へ、バッファメ・モリ9に書込まれた
データに対する一番始めの書込アドレスと一番R後の書
込アドレスとが転送される.同時に、この番地内のデー
タを読出し,て、プリンタエ4ヘデータを送出するよう
に起動させられる.第二の制御回路13は、マイクロプ
ロセッサと、動作を制御するプログラムの入ったROM
と、そして、データの読み書きを行なうR A M等に
より構成される. 次に、バッファメモリ9への書込動作及びバッファメモ
リ9からの読出し動作につき説明する.バッファメモリ
9に書き込むデータは書込データレジスタ7に蓄えられ
、一方、書込アドレスは書込アドレスレジスタ8に蓄え
られる.書込データレジスタ7には、LANを構成する
ゲーブル2からしA. Nインタフェース部3に受信さ
れたデータが転送される. 書込アドレスレジスタ8には、第一の制御回路5よりデ
ータを1つ書込むごとに、「+1」されたアドレスが転
送される.バ・yファメモリ9の最後の番地にデータが
書込まれると、次の書込アドレスはバッファメモリ9の
最初の番地へ戻る,ここで、バッファメモリ9に書込ま
れたデータは、全て読出されてプリンタへ転送されなけ
ればならず、また、バヅファメモリ9への書込み方法と
してバッファメモリ9の最後の番地へ書込んだ次は最初
の番地へ書込むため、まだ読出していないデータが存在
する番地へ新しいデータを書込むことがないようにしな
ければならない.さらに、読出しにおいては、データの
書込まれた番地のみを読出すようにしなければならない
.これらの条件を満たすために、以下のアルゴリズムに
基づき、書込み読出し動作を行なう. 初めに、書込み時のアルゴリズムは次のようになってい
る. 最初は書込後読出しが行われるため、常に書込アドレス
レジスタ8の値が、続出アドレスレジスタ11より大き
くなっている.しがし、書込みがR後の番地に行なわれ
ると、次は最初の番地に戻るため、その後の書込みにお
いて、読出しを追越さないようにすればよい.そのため
、書込アドレスレシスタ8の値と続出アドレスレジスタ
11の値を比較し、この値が異なる時は続けて書込可能
であり、書込アドレスレジスタ8の値と続出アドレスレ
ジスタ11の値が一致した時は、その書込アドレスでの
書込動作を行なった後に次の書込動作は行なわないよう
にする. 勿論、続出アドレスレジスタ11の値が変わった場合に
は、書込可能状態になる. 次に、続出し時のアルゴリズムは次のようになっている
. 最初は続出アドレスレジスタ11の値は常に書込アドレ
スレジスタ8の値より小さい.但し、書込みが最後の番
地に行なわれると次に最初の番地に戻るため、アドレス
の大きさは逆転し、続出アドレスレジスタ11の値は、
書込アドレスレジスタ8の値に追従する.つまり、続出
アドレスレジスタ11の値が書込アドレスレジスタ8の
値を追越さないようにすればよい.そのため、続出アド
レスレジスタ11の値と書込アドレスレジスタ8の値を
比較し、この値が異なる時は続けて続出可能であり、続
出アドレスレジスタ11と書込アドレスレジスタ8の値
が一致する時は、その続出アドレスでの読出し動作を行
なった後、次の読出し動作は行なわないようにする. 書込アドレスレジスタ8の値が変わった場合には、続出
可能状態になる. 以上のアルゴリズムでバッファメモリ9への書込み読出
しを行なう. 第二の制御回路13は、一旦読出し起動をかけられると
、以後独立にプリンタ14へのデータ転送を行なうため
、本発明の1リンタサーバ1に接続された複数台のプリ
ンタ14は同時動作することができる. [発明の効果] 以上説明したように本発明のプリンタサーバは、LAN
に接続されたコンピュータからの命令により出力すべき
プリンタを指定する手段と、指定された複数のプリンタ
へ受信データを分配するセレクタと、2ポートメモリよ
り構成される複数個の受信データを蓄えるバッファメモ
リと、そして、バッファメモリと一対一に対応する複数
個の同時動作可能なプリンタへの出力部とを有するため
、プリンタサーバに接続された複数台のプリンタの印字
能力をフルに使用することができると共に複数台のプリ
ンタに分散して出力することにより出力結果の仕訳を簡
単にできる効果がある.
【図面の簡単な説明】
第1図は、本発明のプリンタサーバの一実施例のブロッ
ク図である. I・・・プリンタサーバ 2・・・ケーブル 3・・・LANインタフェース部 4・・・アドレス設定部 5・・・制御回路 6・・・セレクタ 7・・・書込データレジスタ 8・・・書込アドレスレジスタ 9・・・バッファメモリ 10・・・続出データレジスタ 11・・・続出アドレスレジスタ 12・・・プリンタインタフェース部 13・・・制御回路 14・・・1リンタ

Claims (1)

  1. 【特許請求の範囲】 LANに接続されると共に複数台のプリンタが接続可能
    なプリンタサーバにおいて、 LANに接続されたコンピュータからの命令により出力
    すべきプリンタを指定する手段と、指定された複数のプ
    リンタへ受信データを分配するセレクタと、 2ポートメモリより構成される複数個の受信データを蓄
    えるバッファメモリと、そして、バッファメモリと一対
    一に対応する複数個の同時動作可能なプリンタへの出力
    部と、 を有することを特徴とするプリンタサーバ。
JP1165051A 1989-06-27 1989-06-27 プリンタサーバ Expired - Fee Related JP2800280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1165051A JP2800280B2 (ja) 1989-06-27 1989-06-27 プリンタサーバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1165051A JP2800280B2 (ja) 1989-06-27 1989-06-27 プリンタサーバ

Publications (2)

Publication Number Publication Date
JPH0329021A true JPH0329021A (ja) 1991-02-07
JP2800280B2 JP2800280B2 (ja) 1998-09-21

Family

ID=15804903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1165051A Expired - Fee Related JP2800280B2 (ja) 1989-06-27 1989-06-27 プリンタサーバ

Country Status (1)

Country Link
JP (1) JP2800280B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625757A (en) * 1993-12-24 1997-04-29 Hitachi, Ltd. Printing system
US5774638A (en) * 1991-08-06 1998-06-30 Hitachi, Ltd. Print controlling method and apparatus using a plurality of processors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774638A (en) * 1991-08-06 1998-06-30 Hitachi, Ltd. Print controlling method and apparatus using a plurality of processors
US6025923A (en) * 1991-08-06 2000-02-15 Hitachi, Ltd. Print controlling method and apparatus using a plurality of processors
US5625757A (en) * 1993-12-24 1997-04-29 Hitachi, Ltd. Printing system

Also Published As

Publication number Publication date
JP2800280B2 (ja) 1998-09-21

Similar Documents

Publication Publication Date Title
US4156904A (en) Computer systems having a common memory shared between a central processor and a CRT display
EP0437160B1 (en) Main storage memory cards having single bit set and reset functions
JPS6113268B2 (ja)
JPH0329021A (ja) プリンタサーバ
JPS62173526A (ja) ペ−ジバツフア制御方式
JPS6367702B2 (ja)
JPH024021B2 (ja)
US4809218A (en) Apparatus and method for increased system bus utilization in a data processing system
JPH0754544B2 (ja) イメ−ジメモリのアクセス回路
JPS6143367A (ja) レジスタ制御方式
JPS62196729A (ja) マイクロプログラムロ−ド方式
JPH04248652A (ja) Dmaコントローラ
JPH05250332A (ja) 電子機器
JPH02300843A (ja) 情報処理システム
JPS6336021B2 (ja)
JPH052551A (ja) Dma転送制御方式
JPS63259746A (ja) バンクメモリ間のデ−タ転送方式
JPS6378257A (ja) 入出力制御装置
JPS60258638A (ja) 磁気デイスク装置の制御方式
JPH05233028A (ja) プログラマブルコントローラのデータ授受方法
JPS6037062A (ja) メモリ読出し方法
JPS5882327A (ja) バス制御装置
JPH02307149A (ja) 直接メモリアクセス制御方式
KR19980035929A (ko) 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치
JPH06161945A (ja) メモリデータ転送装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees