KR19980035929A - 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 - Google Patents
버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 Download PDFInfo
- Publication number
- KR19980035929A KR19980035929A KR1019960054387A KR19960054387A KR19980035929A KR 19980035929 A KR19980035929 A KR 19980035929A KR 1019960054387 A KR1019960054387 A KR 1019960054387A KR 19960054387 A KR19960054387 A KR 19960054387A KR 19980035929 A KR19980035929 A KR 19980035929A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- address
- board
- bmm
- burst mode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
본 발명은 데이터 전송방법 및 그 장치에 관한 것으로서, 백플레인버스(1)와 마스터보드(2), 다수의 슬레이브보드(31, 32, 33, …, 3n), 어드레스래치 및 카운터(11), 어드레스믹스(12), BMM 플래그(13), 제어신호 변환기(14), 데이터 버퍼(15), 메모지(16) 및 로컬 CPU(17)로 구성되어 고속의 데이터전송, 공유가 가능하도록 하여 대용량 플랜트제어기 및 기타 산업용 제어기기에서 다수의 프로세서 보드들 사이에 동일한 데이터를 공유하고자 할 때 보다 빠른 시간내 데이터를 전송하는 버스트모드 멀티플 모니터링(Burst Mode Multiple Monitoring) 방식의 데이터 전송방법 및 그 장치이다.
Description
본 발명은 데이터 전송방법 및 그 장치에 관한 것으로서, 특히 백플레인버스(Backplane Bus)를 사용하는 플랜트제어기(Plant Controller) 및 기타 산업용 제어기기에서 다수의 프로세서 보드(Processer Board)들 사이에 동일한 데이터를 공유하고자 할 때 중복된 데이터의 전송 효율을 높이기 위한 버스트모드 멀티플모니터링(BMM : Burst Mode Multiple Monitoring)방식의 데이터 전송방법 및 그 장치에 관한 것이다.
도 1에 도시한 바와같이 시스템을 구성하고 여러장의 슬레이브보드 및 마스터보드 사이에 동일한 데이터를 공유시키고자 할 때 종래의 기술은 다음과 같은 순서에 의해 데이터 전송이 이루어지게 된다. 첫번째로 여러장의 슬레이브보드(31, 32, 33, …, 3n)중 데이터의 근원(Source)이 되는 보드(예를들면, 31또는 32, 33, …, 3n번이 될 수 있다.)에서 마스터보드(2)로 데이터를 전송한다.
두번째로 상기 첫번째 데이터 전송이 완료된 후 동일한 데이터를 마스터보드(2)에서 슬레이브보드(32)로 전송한다. 그리고 세번째로 동일한 데이터를 마스터보드(2)에서 슬레이브보드(33)로 전송하며, 만일 데이터를 공유한 슬레이브보드가 n개 있다면 마스터보드(2)는 슬레이브보드(3n)에까지 데이터를 전송한다. 이때 마스터보드(2)와 각 슬레이브보드들간의 데이터 전송효율을 높이기 위해 보통 데이터전송(마스터보드가 1데이터 단위마다 어드레스(Address)를 출력하는 방법)과는 별도로 블럭전송(Block Transfer, 일명 Burst Mode)의 방법을 사용하고 있으며, 이러한 데이터 전송방법을 사용하기 위해서는 슬레이브보드상에 어드레스 카운터(Address Counter)를 내장하여 마스터보드에서 선두 어드레스를 받아들이고, 그 후에는 슬레이브보드상의 어드레스 카운터가 메모리의 어드레스를 울림차순으로 자동 지정하면서 제한된 데이터전송을 한다.
이와 같은 종래 기술의 데이터 전송방법은 여러장의 슬레이브보드(31, 32, 33, …, 3n) 및 마스터보드(2)사이에 동일한 데이터를 공유하고자 할 때 동일한 내용의 데이터가 백플레인버스(1)를 n번 지나가게 되므로 슬레이브보드의 장수가 늘어나면 데이터가 백플레인버스(1)를 지나가게 되는 횟수도 그에 따라 증가하게 되며, 또한 각 보드간 데이터를 공유를 위한 시간이 많이 소요되어 시스템의 동작에 커다른 제약을 주고 있다.
본 발명은 상기한 실정을 감안하여 종래 중복된 데이터 전송에서의 비효율성을 해결하고자 발명한 것으로서, 동시에 많은 동일한 데이터를 짧은 시간에 전송 공유할 수 있는 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치를 제공함에 그 목적이 있다.
도 1은 본 발명에 따른 백플레인버스에서 마스터보드 및 다수의 스레이브보드로 이루어진 시스템의 구성도.
도 2는 본 발명에 따른 버스트모드 멀티플 모니터링 회로의 상세 구성도이다.
*도면의 주요부분에 대한 부호의 설명*
1 : 백플레인버스 2 : 마스터보드
31, 32, 33, …, 3n: 슬레이브보드11 : 어드레스래치 및 카운터
12 : 어드레스먹스13 : BMM플래그
14 : 제어신호변환기15 : 데이터 버퍼
16 : 메모리17 : 로컬 CPU
상기한 목적을 달성하기 위한 본 발명 데이터 전송방법은 백플레인버스(1)와 마스터보드(2), 다수의 슬레이브보드(31, 32, 33, …, 3n), 어드레스래치 및 카운터(11), 어드레스먹스(12), BMM 플래그(13), 제어신호 변환기(14), 데이터 버퍼(15), 메모리(16) 및 로컬 CPU(17)를 구비하여 다수의 슬레이브보드(31, 32, 33, …, 3n) 및 마스터보드(2) 사이에 동일한 데이터를 공유하는 데이터 전송방법에 있어서, 마스터보드(2)가 각 슬레이브보드(31, 32, 33, …, 3n)의 어드레스래치 및 카운터(11)에 블럭전송(Block Transfer)을 시작할 어드레스를 기록하는 제1단계와, 마스터보드(2)가 각 슬레이브보드(31, 32, 33, …, 3n)의 BMM플래그를 인에이블(Enable)시키는 제2단계, 마스터보드(2)가 데이터의 근원(Source)이 되는 슬레이브보드에 대한 읽기 동작(Read Cycle)을 진행하여 필요한 공유 데이터의 전송을 시작하고 데이터의 근원이 되는 슬레이브보드를 제외한 각 슬레이브보드에서는 제어신호 변환기(14)에 의해 쓰기 동작(Write Cycle)이 진행되어 백플레인버스(1)상의 데이터버스의 내용을 메모리(16)로 받아 들이는 제3단계, 제3단계 과정이 끝나면 어드레스래치 및 카운터(11)가 슬레이브보드의 메모리에 가할 어드레스의 값을 자동으로 증가시키며 매 단위 동작(1 Cycle)이 끝날때 마다 값을 증가시켜 다음 전송준비를 하는 제4단계 및, 제3, 4단계의 과정을 필요한 수 만큼 매 단위 동작(1 Cycle)으로 반복 실행하는 것을 특징으로 한다.
그리고 상기 어드레스래치 및 카운터(11)의 값이 자동으로 증가하도록 하여 블럭전송을 하는 것을 특징으로 한다.
또한, 본 발명 데이터전송장치는 백플레인버스(1)에 접속되어 버스트모드 멀티플 모니터링(BMM)이 수행되는 동안 슬레이브보드의 메모리에 가할 어드레스를 저장 및 발생시키고 매 단위 동작(1 Cycle)이 끝날때 마다 자동으로 값을 증가시키는 어드레스래치 및 카운터(11)와, 슬레이브보드의 메모리에 가할 어드레스시 평상시에 백플레인버스(1)의 어드레스신호를 버스트모드 멀티플 모니터링(BMM)모드일 때 마스터보드(2)에 의해 백플레인버스(1)상에서 진행되고 있는 읽기 동작(Read Cycle)을 슬레이브보드 내부의 쓰기 동작(Write Cycle)으로 변환하여 메모리(16)를 제어하는 제어신호 변환기(14), 버스트모드 멀티플 모니터링(BMM)모드일 때 데이터가 지나가는 방향을 평상시의 방향과 반대 방향이 되도록 하는 데이터 버퍼(15), 상기 제어신호 변환기(14)에 연결되어 버스트모드 멀티플 모니터링(BMM)모드와 보통의 데이터 전송 모드를 구분하여 상기 어드레스래치 및 카운터(11)와 어드레스먹스(12)에 통보하는 BMM 플래그(13), 데이터를 저장할 메모리(16) 및 데이터를 연산하는 로컬 CPU(17)로 구성됨을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치의 작용을 상세하게 설명한다.
도 2는 본 발명에 따른 버스트모드 멀티플 모니터링(BMM)회로의 상세 구성도로서, 본 발명에 따른 버스트모드 멀티플 모니터링(BMM)데이터 전송방법은 버스트모드 멀티플 모니터링(BMM)회로에 의하여 첫번째로 데이터의 근원이 되는 보드(예컨데 3번 슬레이브 보드)에서 마스터보드(2)로 데이터를 전송하며, 이와 동시에 동일한 데이터를 필요로 하는 모든 다른 슬레이브보드들이 백플레인버스(1 ; 복수의 어드레스, 데이터, 제어신호 및 파워선을 가지고 있는 공통접속로)상의 데이터 버스에 올려진 데이터를 감시하여 받아 들이도록 한다(Multiple Monitoring). 두번재로 보다 더 데이타전송 효율을 높이기 위해 상기의 방법을 결합시킨 블럭전송의 방법을 사용한다(Burst Mode). 그러므로 다수의 슬레이브보드와 마스터보드간에 동일한 데이터를 공유할 필요가 있을 경우 데이터의 전송 횟수를 n분의 1로 줄여 고속으로 데이터의 전송, 공유가 이루어진다.
본 발명에서 제시하는 버스트모드 멀티플 모니터링(BMM)데이터 전송방법을 구현하기 위해서는 각 슬레이브보드들이 백플레인버스(1)에서 마스터보드(2)에 의해 읽기 동작(Read Cycle)이 진행되는 동안 데이터를 내어 놓는 것이 아니라 받아들이는 쓰기 동작(Write Cycle)을 진행할 수가 있어야 한다. 물론 데이터의 근원이 되는 보드(예컨데 31번 슬레이브보드)는 데이터를 백플레인버스(1)에 올려놓아야 한다.
또한 블럭전송(Block Transfer)을 가능하게 하기 위해서는 슬레이브보드의 메모리(16)어드레스 값을 자동으로 증가시켜야 한다.
도 2에 있어서 회로 각부의 역활은 다음과 같다. 첫번째로 어드레스래치 및 카운터(11)는 버스트모드 멀티플 모니터링(BMM)이 수행되는 동안 슬레이브보드의 메모리에 가할 어드레스를 저장 및 발생시키고 매 단위 동안(1 Cycle)이 끝날 때마다 자동으로 값을 증가시키며, 두번재로 어드레스먹스(12)는 슬레이브보드의 메모리에 가할 어드레스로서 평상시에는 백플레인버스 어드레스신호를 버스트모드 멀티플 모니터링(BMM)모드로 동작할 때에는 어드레스래체 및 카운터(11)의 값을 선택하는 기능을 한다. 세번째로 제어신호 변환기(14)는 버스트모드 멀티플 모니터링(BMM)모드일 때 마스터보드(2)에 의해 백플레인버스(1)상에서 진행되고 있는 읽기 동작(Read Cycle)을 슬레이브보드 내부의 쓰기 동작(Write Cycle)으로 변환하여 메모리(16)를 제어하며, 네번째로 버스트모드 멀티플 모니터링(BMM)모드일 때 데이터가 지나가는 방향을 평상시의 방향과 반대 방향이되도록 하는 데이터 버퍼(15), 그리고 다섯번째 제어신호 변환기(14)에 연결되어 버스트모드 멀티플 모니터링(BMM)모드와 보통의 데이터 전송모드를 구분하여 어드래스래치 및 카운터(11), 어드레스먹스(12)에 통보하는 BMM 플래그(13)가 있으며, 여섯번째로 슬레이브보드 내부의 데이터를 저장할 메모리(16)와 이 데이터플 연산하는 로컬 CPU(17)로 구성되어 있으며, 버스트모드 멀티플 모니터링(BMM) 데이터 전송은 다음과 같이 5단계로 수행된다.
제1단계
마스터보드(2)가 각 슬레이브보드(31, 32, 33, …, 3n)의 어드레스래치 및 카운터(11)에 블럭전송(Block Transfer)을 시작할 어드레스를 기록(Write)한다.
제2단계
마스터보드(2)가 각 슬레이브보드(31, 32, 33, …, 3n)의 BMM 플래그(13)를 인에이블(Enable)시킨다.
제3단계
마스터보드(2)는 데이터의 근원이 되는 슬레이브보드(예컨데 31또는 32, 33, …, 3n번이 될 수 있다.)에 대한 읽기 동작(Read Cycle)을 진행하여 필요한 공유 데이터의 전송동작을 시작한다. 이때 각 슬레이브보드(데이터의 근원(Source)이 되는 슬레이브보드 제외)내부에서는 제어신호 변환기(14)에 의해 쓰기 동작(Write Cycle)이 진행되어 백플레인버스(1)상의 데이터 버스의 내용을 메모리(16)로 받아들인다.
제4단계
상기 제3단계 과정이 끝나면 어드레스래치 및 카운터(11)는 슬레이브보드의 메모리에 가할 어드레스 값을 자동으로 증가시키며, 매 단위 동작(1 Cycle)이 끝날 때 마다 값을 증가시켜 다음 전송을 준비한다.
제5단계
상게 제3단계, 제4단계의 과정을 필요한 수만큼 매단위 동작(1 Cycle)으로 반복 실행한다.
상기한 바와 같은 본 발명 버스트모드 멀티플 모니터링(BMM)방식의 데이터 전송방법 및 그 장치는 다수의 슬레이브보드(n개)와 마스터보드간에 동일한 데이터를 공유할 필요가 있을 경우 전송 횟수를 n분의 1로 줄어줌으로써 고속의 데이터전송, 공유가 가능하도록 하여 대용량 플랜트재어기 및 기타 산업용 제어기기에서 다수의 프로세서 보드들 사이에 동일한 데이터를 공유하고자 할 때보다 빠른 시간내 수행할 수 있는 장점이 있다.
Claims (3)
- 백플레인버스(1)와 마스터보드(2), 다수의 슬레이브보드(31, 32, 33, …, 3n), 어드레스래치 및 카운터(11), 어드레스먹스(12), BMM 플래그(13), 제어신호 변환기(14), 데이터 버퍼(15), 메모리(16) 및 로컬 CPU(17)를 구비하여 다수의 슬레이브보드(31, 32, 33, …, 3n) 및 마스터보드(2) 사이에 동일한 데이터를 공유하는 데이터 전송방법에 있어서, 마스터보드(2)가 각 슬레이브보드(31, 32, 33, …, 3n)의 어드레스래치 및 카운터(11)에 블럭전송(Block Transfer)를 시작할 어드레스를 기록하는 제1단계와, 마스터보드(2)가 각 슬레이브보드(31, 32, 33, …, 3n)의 BMM 플래그를 인에이블(Enable)시키는 제2단계, 마스터보드(2)가 데이터의 근원(Source)이 되는 슬레이브보드에 대한 읽기 동작(Read Cycle)을 진행하여 필요한 공유 데이터의 전송을 시작하고 데이터의 근원이 되는 슬레이브보드를 제외한 각 슬레이브보드에서는 제어신호 변환기(14)에 의해 쓰기 동작(Write Cycle)이 진행되어 백플레인버스(1)상의 데이터 버스의 내용을 메모리(16)로 받아들이는 제3단계, 제3단계 과정이 끝나면 어드레스래치 및 카운터(11)가 슬레이브보드의 메모리에 가할 어드레스의 값을 자동으로 증가시키며 매 단위 동작(1 Cycle)이 끝날때 마다 값을 증가시켜 다음 전송준비를 하는 제4단계 및, 제3, 4단계의 과정을 필요한 수 만큼 매 단위 동작(1 Cycle)으로 반복 실행하는 것을 특징으로 하는 버스트모드 멀티플 모니터링(Burst Mode Multiple Monitoring)방식의 데이터 전송방법.
- 청구항 1에 있어서, 상기 어드레스래치 및 카운터(11)의 값이 자동으로 증가하도록 하여 블럭전송을 하는 것을 특징으로하는 버스트모드 멀티플 모니터링 방식의 데이터 전송방법.
- 백플레인버스(1)에 접속되어 버스트모드 멀티플 모니터링(BMM)이 수행되는 동안 슬레이브보드의 메모리에 가할 어드레스를 저장 및 발생시키고 매 단위 동작(1 Cycle)이 끝날때 마다 자동으로 값을 증가시키는 어드레스래치 및 카운터(11)와, 슬레이브보드의 메모리에 가할 어드레스로서 평상시에 백플레인버스(1)의 어드레스(1)신호를 버스트모드 멀티플 모니터링(BMM)모드로 동작할 때에는 어드레스래치 및 카운터(11)의 값을 선택하는 기능을 하는 어드레스먹스(12), 버스트모드 멀티플 모니터링(BMM)모드일 때 마스터보드(2)에 의해 백플레인버스(1)상에서 진행되고 있는 읽기 동작(Read Cycle)을 슬레이브보드 내부의 쓰기동작(Write Cycle)으로 변환하여 메모리(16)를 제어신호 변환기(14), 버스트모드 멀티플 모니터링(BMM)모드일때 데이터가 지나가는 방향을 평상시의 방향과 반대 방향이 되도록 하는 데이터 버퍼(15), 상기 제어신호 변환기(14)에 연결되어 버스트모드 멀티플 모니터링(BMM)모드와 보통의 데이터 전송 모드를 구분하여 상기 어드레스래치 및 카운터(11)와 어드레스먹스(12)에 통보하는 BMM 플래그(13), 데이터를 저장할 메모리(16) 및 데이터를 연산하는 로컬 CPU(17)로 구성됨을 특징으로 하는 버스트모드 멀티플 모니터링 방식의 데이터 전송 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054387A KR0174652B1 (ko) | 1996-11-15 | 1996-11-15 | 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054387A KR0174652B1 (ko) | 1996-11-15 | 1996-11-15 | 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980035929A true KR19980035929A (ko) | 1998-08-05 |
| KR0174652B1 KR0174652B1 (ko) | 1999-04-01 |
Family
ID=19482018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960054387A KR0174652B1 (ko) | 1996-11-15 | 1996-11-15 | 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0174652B1 (ko) |
-
1996
- 1996-11-15 KR KR1019960054387A patent/KR0174652B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0174652B1 (ko) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467447A (en) | Information transferring apparatus | |
| KR870004365A (ko) | 직렬 전송선을 갖춘 채널용 데이터 전송장치 및 그 전송방법 | |
| WO1999022307A1 (fr) | Interface de donnees et systeme de communication haute vitesse utilisant cette interface | |
| KR960004457B1 (ko) | 데이터 전송장치 | |
| JPH0776932B2 (ja) | デ−タ伝送方式 | |
| JPS6242306B2 (ko) | ||
| US5414866A (en) | One-chip microcomputer with parallel operating load and unload data buses | |
| KR19980035929A (ko) | 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 | |
| JPS60138664A (ja) | 所要デ−タバス幅の異なる装置群のためのデ−タバス方式 | |
| JPS61223964A (ja) | デ−タ転送装置 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPS61262870A (ja) | バス制御方式 | |
| JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
| KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
| JPS608949A (ja) | 汎用インタ−フエ−スバスアナライザ | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPH046482A (ja) | 半導体装置 | |
| JPS5622157A (en) | Process system multiplexing system | |
| JPH0576821B2 (ko) | ||
| JPS62232034A (ja) | フア−ムウエアロ−ド方式 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH0671247B2 (ja) | 分割デ−タの転送方式 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031105 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |