JP2800280B2 - プリンタサーバ - Google Patents

プリンタサーバ

Info

Publication number
JP2800280B2
JP2800280B2 JP1165051A JP16505189A JP2800280B2 JP 2800280 B2 JP2800280 B2 JP 2800280B2 JP 1165051 A JP1165051 A JP 1165051A JP 16505189 A JP16505189 A JP 16505189A JP 2800280 B2 JP2800280 B2 JP 2800280B2
Authority
JP
Japan
Prior art keywords
printer
address
data
buffer memory
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1165051A
Other languages
English (en)
Other versions
JPH0329021A (ja
Inventor
誠一 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1165051A priority Critical patent/JP2800280B2/ja
Publication of JPH0329021A publication Critical patent/JPH0329021A/ja
Application granted granted Critical
Publication of JP2800280B2 publication Critical patent/JP2800280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] LAN(ローカル・エリア・ネットワーク)に接続され
るプリンタサーバに関し、特に、複数台のプリンタを同
時動作できるプリンタサーバに関する。
[従来の技術] 従来の、LANに接続されるプリンタサーバの形式とし
ては、2種類あった。第一の形式は、LANにプリンタが
1台のみ接続されるものであり、従って、プリンタは常
に1台だけ動作していた。また、第二の形式は、LANに
複数台接続可能なものであったが、この場合でも、複数
台のプリンタを同時動作することはできなかった。即
ち、複数台のプリンタがあっても、動作しているプリン
タは1台だけであった。
[発明が解決しようとする課題] 上述した従来のプリンタサーバは、接続されるプリン
タが1台となっているが、または同時動作できるプリン
タが1台であるため以下の欠点を有していた。即ち、前
者の場合は、LANに接続されたコンピュータが1台のプ
リンタを共有することになり、印字結果の仕訳が大変で
あり、また、印字できるプリンタが1台のため印字能力
に制限があるという欠点があった。後者の場合は、LAN
に接続されたコンピュータからの印字結果を複数台のプ
リンタにふりわけることはできるが、同時動作できるプ
リンタが1台であるため印字能力が制限されるという欠
点があった。
[課題を解決するための手段] 本発明の目的は、上述した従来技術の課題を解決し、
プリンタサーバに接続された複数台のプリンタを同時動
作して複数台のプリンタの印字能力をフルに使用するこ
とができると共に出力結果の仕訳が簡単であるプリンタ
サーバを提供することである。
本発明のプリンタサーバは、LANに接続されると共に
複数台のプリンタが接続可能なプリンタサーバにおい
て、LANに接続されたコンピュータからの命令により出
力すべきプリンタを指定する手段と、指定された複数の
プリンタへ受信データを分配するセレクタと、2ポート
メモリより構成される複数個の受信データを畜えるバッ
ファメモリと、そして、バッファメモリと一対一に対応
する複数個の同時動作可能なプリンタへの出力部とを有
することを特徴とする。
[実施例] 次に、本発明のプリンタサーバについて図面を参照し
て説明する。
図面中、1は本発明のプリンタサーバであり、2はLA
Nを構成するケーブルであり、14はプリンタである。本
実施例では、本発明のプリンタサーバに3台のプリンタ
が接続可能なように構成された例を示す。
本発明のプリンタサーバは、第1図に示すように、ケ
ーブル2に接続されるLANインタフェース部3と、LANイ
ンタフェース部3に接続されたアドレス設定部4と、同
じくLANインタフェース部3に接続された第一の制御回
路5と、同じくLANインタフェース部3に接続され且つ
第一の制御回路5により制御されるセレクタ6とを有し
ている。
本発明のプリンタサーバは、さらに、セレクタ6にそ
れぞれ接続された複数の書込データレジスタ7と、第一
の制御回路5によりそれぞれ制御される複数の書込アド
レスレジスタ8と、各書込データレジスタ7に接続され
且つ対応する書込アドレスレジスタ8に従って所定のデ
ータを記憶する2ポートメモリより構成されるバッファ
メモリ9と、バッファメモリ9に接続される読出データ
レジスタ10と、バッファメモリ9に接続され且つ第一の
制御回路5によりそれぞれ制御される複数の読出アドレ
スレジスタ11と、読出アドレスレジスタ11及び書込アド
レスレジスタ8に接続され且つ第一の制御回路5により
それぞれ制御される第二の複数の制御回路13と、読出デ
ータレジスタ10に接続され且つ第二の制御回路13により
それぞれ制御される複数のプリンタインタフェース部12
とを有している。
次に、動作につき説明する。
LANに接続されたコンピュータより、プリンタ14の番
号を送信することにより出力するプリンタ14を指定す
る。プリンタサーバ1に接続されたプリンタ14の番号と
しては、プンリンタサーバ1に接続可能なプリンタ14の
台数が3であれば、「I」、「II」又は「III」とな
る。プリンタサーバ1のアドレスは、プリンタサーバ1
内にあるアドレス設定部4で設定する。コンピュータよ
り送信される信号は、ケーブル2につながるLANインタ
フェース部3で受信される。受信したアドレス信号が、
プリンタサーバ1のアドレスと一致したならば、確認の
信号を送信してケーブル2上の信号の受信状態に入る。
コンピュータよりのアドレス信号のなかにはプリンタ
サーバ1内のプリンタ番号も含まれている。LANインタ
フェース部3で受信されたプリンタ番号は第一の制御回
路5へ送られる。
第一の制御回路5は、マイクロプロセッサと、動作を
制御するプログラムの入ったROMとデータの読み書きを
行うRAM等とにより構成される。第一の制御回路5は、
受取ったプリンタ番号によりLANインタフェース部3で
受信したデータを指定されたプリンタに対応するバッフ
ァメモリ9に書込むように、セレクタ6及び書込アドレ
スレジスタ8を制御する。即ち、LANインタフェース部
3で受信されたデータは、指定されたプンリンタ番号に
対応する書込データレジスタ7へセレクタ6を通してロ
ードされる。
対応する書込アドレスレジスタ8に第一の制御回路5
よりアドレスをロードする。この値はそれ以前の値に
「+1」にしたものである。この書込アドレスレジスタ
8及び書込データレジスタ7の値で2ポートメモリより
構成されるバッファメモリ9に書込む。
この動作をLAN上で接続されたコンピュータとプリン
タサーバ1間で、コンピュータからの印字出力用のデー
タ転送が終了するまで行なう。
バッファメモリ9への書込みが終了すると、第一の制
御回路5により書込まれたバッファメモリ9に対応する
第二の制御回路13へ、バッファメモリ9に書込まれたデ
ータに対する一番始めの書込アドレスと一番最後の書込
アドレスとが転送される。同時に、この番地内のデータ
を読出して、プリンタ14へデータを送出するように起動
させられる。第二の制御回路13は、マイクロプロセッサ
と、動作を制御するプログラムの入ったROMと、そし
て、データの読み書きを行なうRAM等により構成され
る。
次に、バッファメモリ9への書込動作及びバッファメ
モリ9からの読出し動作につき説明する。
バッファメモリ9に書き込むデータは書込データレジ
スタ7に畜えられ、一方、書込アドレスは書込アドレス
レジスタ8に畜えられる。書込データレジスタ7には、
LANを構成するケーブル2からLANインタフェース部3に
受信されたデータが転送される。
書込アドレスレジスタ8には、第一の制御回路5より
データを1つ書込むごとに、「+1」されたアドレスが
転送される。バッファメモリ9の最後の番地にデータが
書込まれると、次の書込アドレスはバッファメモリ9の
最初の番地へ戻る。
ここで、バッファメモリ9に書込まれたデータは、全
て読出されてプリンタへ転送されなければならず、ま
た、バッファメモリ9への書込み方法としてバッファメ
モリ9の最後の番地へ書込んだ次は最初の番地へ書込む
ため、まだ読出していないデータが存在する番地へ新し
いデータを書込むことがないようにしなければならな
い。さらに、読出しにおいては、データの書込まれた番
地のみを読出すようにしなければならない。これら条件
を満たすために、以下のアルゴリズムに基づき、書込み
読出し動作を行なう。
初めに、書込み時のアルコリズムは次のようになって
いる。
最初は書込後読出しが行われるため、常に書込アドレ
スレジスタ8の値が、読出アドレスレジスタ11より大き
くなっている。しかし、書込みが最後の番地に行われる
と、次は最初の番地に戻るため、その後の書込みにおい
て、読出しを追越さないようにすればよい。そのため、
書込アドレスレジスタ8の値と読出アドレスレジスタ11
の値を比較し、この値が異なる時は続けて書込可能であ
り、書込アドレスレジスタ8の値と読出アドレスレジス
タ11の値が一致した時は、その書込アドレスでの書込動
作を行なった後に次の書込動作は行なわないようにす
る。
勿論、読出アドレスレジスタ11の値が変わった場合に
は、書込可能状態になる。
次に、読出し時のアルゴリズムは次のようになってい
る。
最初は読出アドレスレジスタ11の値は常に書込アドレ
スレジスタ8の値より小さい。但し、書込みが最後の番
地に行なわれると次に最初の番地に戻るため、アドレス
の大きさは逆転、読出アドレスレジスタ11の値は、書込
アドレスレジスタ8の値に追従する。つまり、読出アド
レシレジスタ11の値が書込アドレスレジスタ8の値を追
越さないようにすればよい。そのため、読出アドレスレ
ジスタ11の値と書込アドレスレジスタ8の値を比較し、
この値が異なる時は続けて読出可能であり、読出アドレ
スレジスタ11と書込アドレスレジスタ8の値が一致する
時は、その読出アドレスでの読出し動作を行なった後、
次の読出し動作は行なわないようにする。
書込アドレシレジスタ8の値が変わった場合には、読
出可能状態になる。
以上のアルゴリズムでバッファメモリ9への書込み読
出しを行なう。
第二の制御回路13は、一旦読出し起動をかけられる
と、以後独立にプリンタ14へのデータ転送を行なうた
め、本発明のプリンタサーボ1に接続された複数台のプ
リンタ14は同時動作することができる。
[発明の効果] 以上説明したように本発明のプリンタサーバは、LAN
に接続されたコンピュータからの命令により出力すべき
プリンタを指定する手段と、指定された複数のプリンタ
へ受信データを分配するセレクタと、2ポートメモリよ
り構成される複数個の受信データを畜えるバッファメモ
リと、そして、バッファメモリと一対一に対応する複数
個の同時動作可能なプリンタへの出力部とを有するた
め、プリンタサーバに接続された複数台のプリンタの印
字能力をフルに使用することができると共に複数台のプ
リンタに分散して出力することにより出力結果の仕訳を
簡単にできる効果がある。
【図面の簡単な説明】
第1図は、本発明のプリンタサーバの一実施例のブロッ
ク図である。 1……プリンタサーバ 2……ケーブル 3……LANインタフェース部 4……アドレス設定部 5……制御回路 6……セレクタ 7……書込データレジスタ 8……書込アドレスレジスタ 9……バッファメモリ 10……読出データレジスタ 11……読出アドレスレジスタ 12……プリンタインタフェース部 13……制御回路 14……プリンタ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】LANに接続されると共に複数台のプリンタ
    が接続可能なプリンタサーバにおいて、 LANに接続されたコンピュータからの命令により出力す
    べきプリンタを指定する手段と、 指定された複数のプリンタへ受信データを分配するセレ
    クタと、 2ポートメモリより構成される複数個の受信データを畜
    えるバッファメモリと、そして、 バッファメモリと一対一に対応する複数個の同時動作可
    能なプリンタへの出力部と、 を有することを特徴とするプリンタサーバ。
JP1165051A 1989-06-27 1989-06-27 プリンタサーバ Expired - Fee Related JP2800280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1165051A JP2800280B2 (ja) 1989-06-27 1989-06-27 プリンタサーバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1165051A JP2800280B2 (ja) 1989-06-27 1989-06-27 プリンタサーバ

Publications (2)

Publication Number Publication Date
JPH0329021A JPH0329021A (ja) 1991-02-07
JP2800280B2 true JP2800280B2 (ja) 1998-09-21

Family

ID=15804903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1165051A Expired - Fee Related JP2800280B2 (ja) 1989-06-27 1989-06-27 プリンタサーバ

Country Status (1)

Country Link
JP (1) JP2800280B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4226052C2 (de) * 1991-08-06 1996-12-05 Hitachi Ltd Drucksteuerungsverfahren und -gerät, die eine Vielzahl von Prozessoren verwenden
US5625757A (en) * 1993-12-24 1997-04-29 Hitachi, Ltd. Printing system

Also Published As

Publication number Publication date
JPH0329021A (ja) 1991-02-07

Similar Documents

Publication Publication Date Title
DE60215997T2 (de) Vorrichtung zur Ausgabe von Befehlen an einer seriellen Hochgeschwindigkeitschnittstelle
JP2800280B2 (ja) プリンタサーバ
JPS62173526A (ja) ペ−ジバツフア制御方式
JP2505298B2 (ja) スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式
JPS6349809B2 (ja)
JP2617252B2 (ja) プリンタ
JPH0115900B2 (ja)
JP3320227B2 (ja) 出力装置及びその方法
JPH0754544B2 (ja) イメ−ジメモリのアクセス回路
JPH03100751A (ja) 入出力処理装置
JPH06149735A (ja) データ受信制御装置
JP2841432B2 (ja) データ転送装置
JP2793411B2 (ja) 入出力処理装置
JPS62196729A (ja) マイクロプログラムロ−ド方式
JPH0615924A (ja) 印刷装置
JPH0427571B2 (ja)
JPH0736153B2 (ja) データ伝送システム
JPH0252298B2 (ja)
JPH0245208B2 (ja) Basuketsugoshisutemunodeetatensoseigyohoshiki
JPS6378260A (ja) 入出力装置制御方式
JPH052551A (ja) Dma転送制御方式
JP2000112681A (ja) 画像発生装置
JPH04271449A (ja) 高速データ転送方法
JPS63259746A (ja) バンクメモリ間のデ−タ転送方式
JPH0736644A (ja) プリンタインターフェース

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees