JPH05233028A - プログラマブルコントローラのデータ授受方法 - Google Patents

Abstract

(57)【要約】 【目的】 入出力装置に割当てたアドレス空間よりも多
量のデータの授受を行う。 【構成】 プログラマブルコントローラ１からデータバ
ス４３を介してデータレジスタ１０の書き込み／読出し
の範囲を示す範囲情報を送出し、この後、書き込み／読
出し対象のデータを順次にデータバス４３を介して転送
する。入出力装置では範囲情報に基づき、アドレスカウ
ンタ５が指定された範囲の書き込み／読出し用アドレス
信号をデータレジスタ１０に供給し、データバス４３上
のデータを読み／書きする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルコント
ローラ本体と制御対象機器の間で入出力装置を介してデ
ータ信号の授受を行うためのプログラマブルコントロー
ラのデータ授受方法に関する。

【０００２】

【従来の技術】プログラマブルコントローラは電子機器
を自動制御する機器としてよく知られている。プログラ
マブルコントローラは制御対象の電子機器の動作状態を
示すデータ信号を受け取り、このデータ信号に基づき、
シーケンス演算により動作指示内容を示すデータ信号を
作成する。このデータ信号を制御対象の電子機器に送信
することで、電子機器の動作制御を行う。

【０００３】プログラマブルコントローラ側はデータ信
号を制御信号レベルでデジタル処理し、制御対象の電子
機器側はオン／オフのアナログ信号レベルで処理する。
このために通常プログラマブルコントローラと制御対象
の電子機器との間に入出力装置を設け、入出力装置によ
りデータ信号の変換を行っている。

【０００４】プログラマブルコントローラと入出力装置
の接続例を図７に示す。

【０００５】図７において、プログラマブルコントロー
ラ１と複数の入出力装置２は、マザーボード上に設けら
れた並列バス３１により結合されている。並列バス３１
はアドレス（ＡＤＲ）バス、データ（ＤＡＴＡ）バス、
入出力装置選択信号線（ＳＥＬ）およびその他制御信号
線から構成されている。

【０００６】Ｎｏ．１〜ｎの入出力装置で取扱うデータ
信号にはそれぞれ識別用のアドレスが割当てられてお
り、アドレスバス上にこのアドレスを示すビット信号を
乗せることでデータバス上のデータを識別している。各
入出力装置で取扱うデータのアドレスは連続であり、図
８に示すようなデータ空間を構成している。

【０００７】プログラマブルコントローラ１側ではデー
タを送信すべき入出力装置をアドレスおよび選択信号に
より指示する。

【０００８】

【発明が解決しようとする課題】しかしながら、入出力
装置全体が取扱うことができるデータ量は、入出力装置
全体に割当てられたアドレス空間に規制され、限界があ
る。また、このアドレス空間を拡張してしまうと、プロ
グラマブルコントローラのハード構成をも変更しなけれ
ばならず、他のプログラマブルコントローラと入出力装
置を接続した場合誤動作が生じてしまう。

【０００９】そこで、本発明の目的は、プログラマブル
コントローラ側のハード構成を変更することなく入出力
装置のデータ取扱い量を増加させることのできるプログ
ラマブルコントローラのデータ授受方法を提供すること
にある。

【００１０】

【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は入出力装置とプログラマブ
ルコントローラとの間で複数のデータおよび当該複数の
データの識別アドレスを授受するためのプログラマブル
コントローラのデータ授受方法において、前記プログラ
マブルコントローラから前記識別アドレスの範囲を示す
範囲情報を転送した後、当該識別アドレスに対応するデ
ータを前記入出力装置との間で順次に授受し、前記入出
力装置では前記範囲情報を受信した後、該範囲情報に基
づき、内部一時記憶回路に対する読み／書き用アドレス
信号を発生し、前記順次に授受するデータを前記内部一
時記憶回路に対して読み／書きすることを特徴とする。

【００１１】請求項２の発明はプログラマブルコントロ
ーラと入力装置の間がデータバスおよびアドレスバスで
接続され、前記プログラマブルコントローラ側で前記入
出力装置に割当てたアドレス信号を発生することにより
前記データバスを介してデータの授受を行うプログラマ
ブルコントローラのデータ授受方法において、前記プロ
グラマブルコントローラ側で前記データを送信する場合
には、前記プログラマブルコントローラは前記データお
よび該データの識別アドレスを交互に前記データバス上
に送出し、前記データまたは前記識別アドレスに同期し
て、前記データバス上の現在の転送データの種類を示す
種類情報を前記アドレス信号としてアドレスバス上に送
出し、前記入出力装置側では前記種類情報に基づき、前
記データバス上のデータおよび識別アドレスを分離し、
前記プログラマブルコントローラ側で前記データを受信
する場合には、前記プログラマブルコントローラは受信
対象のデータに対応の識別アドレスについての送信およ
び該データについての受信を交互に行う共に、前記種類
情報をアドレスバス上に送出し、前記入出力装置側では
前記アドレスバス上の種類情報に基づき前記データバス
上の識別アドレスを受信し、当該識別アドレスに対応の
データを当該データバス上に送出することを特徴とす
る。

【００１２】

【作用】請求項１の発明は、プログラマブルコントロー
ラでは転送するデータの識別アドレスが連続であること
に着目し、識別アドレスの範囲を入出力装置に転送した
後、データを送信する。入出力装置では識別アドレスの
範囲を受信した後、この範囲に基づきデータの一時記憶
用アドレス信号を発生することができ、従来のようにア
ドレスバスにより一時記憶用アドレス信号を転送する必
要がない。

【００１３】請求項２では、従来アドレスバスを介して
転送していた識別アドレスをデータとみなしてデータバ
スにより本来のデータと交互に転送し、アドレスバスに
はデータバス上の転送情報を分離するための種類情報を
転送する。このため、入出力装置側に割当てるアドレス
空間は、従来のデータ個数ではなく、種類情報の個数だ
けとなる。

【００１４】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１５】＜第１実施例＞図１は第１実施例の回路構
成を示す。

【００１６】本実施例では、プログラマブルコントロー
ラ１が送信データのアドレス範囲を指示した後、同一ア
ドレスの指示で送信データを順次送信し、入出力装置
２′側では指示されたアドレス範囲に基づき、読み／書
き（アクセスと総称する）用のアドレスを発生し、送信
データを内部レジスタ（又はメモリ）にアクセスするこ
とに特徴がある。

【００１７】図１において、セレクタ３は自己の入出力
装置に対する選択信号ＳＥＬが発生している間、プログ
ラマブルコントローラ１側で発生されたアドレス信号を
受信し、アドレス信号の示す値に対応させて４種のチッ
プセレクト信号ＣＳ０〜ＣＳ３を発生する。本実施例で
は１つの入出力装置に対して例えばアドレス“１”〜
“４”までのアドレス範囲を割当て、このアドレス値を
用いて例えば１００個以上の大量のデータを転送するこ
とができる。

【００１８】チップセレクト信号ＣＳ０はプログラマブ
ルコントローラ１側のアドレス信号が“４”となったと
きに発生される。チップセレクト信号ＣＳ１はプログラ
マブルコントローラ１側のアドレス信号が“３”となっ
たときに発生される。

【００１９】チップセレクト信号ＣＳ２はプログラマブ
ルコントローラ１側のアドレス信号が“２”となったと
きに発生される。チップセレクト信号ＣＳ３はプログラ
マブルコントローラ１側のアドレス信号が“１”となっ
たときに発生される。

【００２０】ゲート回路４−ａ〜４−ｃは上記各チップ
セレクト信号が発生しているときにプログラマブルコン
トローラ１の読み／書き指示信号ＣＮＴをそれぞれアド
レスカウンタ５、アドレス終了値レジスタ６、計数方向
レジスタ７に供給する。ゲート回路１１はプログラマブ
ルコントローラ１側の入出力装置セレクト信号ＳＥＬ、
チップセレクト信号ＣＳ０が発生しているときにゲート
が開きプログラマブルコントローラ１側の読み／書き指
示信号ＣＮＴをデータレジスタ１０に供給する。

【００２１】アドレスカウンタ５はデータレジスタ１０
のアクセス用のアドレス信号を発生する。アドレスカウ
ンタ５は開始アドレスをプログラマブルコントローラ１
から入力する。このために、プログラマブルコントロー
ラ１と入出力装置２′を結ぶ共通バス上のデータバス４
３からアドレスカウンタ５は開始アドレスを入力する。

【００２２】また、アドレスカウンタ５の計数方向を示
すビット信号を計数方向レジスタ７からゲート４−ｄま
たは４−ｅを介して入力する。

【００２３】アドレス終了値レジスタ６はデータバス４
３からデータレジスタ１０のアクセス最終アドレス値を
入力する。

【００２４】計数方向レジスタ７はデータバス４３から
アドレスカウンタ５の計数方向（アップ方向／ダウン方
向）を示すビット情報を入力する。

【００２５】比較器８はアクセス最終値を入力し、アド
レスカウンタ５の計数値がアクセス最終値に到達したと
きにアクセス終了信号９をプログラマブルコントローラ
１に送信する。

【００２６】データレジスタ１０は複数のデータ保持領
域を有し、アドレスカウンタ５の発生したアドレスにア
クセスする。

【００２７】ゲート回路１１を介して入力した信号が読
出しを指示している場合はデータレジスタ１０は指示ア
ドレスのデータをデータバス４３に送信し、書き込みを
指示している場合はデータレジスタ１０はデータバス４
３上のデータを指示アドレスに格納する。

【００２８】データレジスタ１０の各アドレスに保持さ
れたデータは信号変換され、制御対象機器との間で授受
されるがこのための回路は本発明とは関係ないので図示
していない。

【００２９】以下、図１の回路動作を説明する。

【００３０】ａ）プログラマブルコントローラ１側から
のデータ送信 プログラマブルコントローラ１側は入出力装置２′にデ
ータ送信を行う間選択信号ＳＥＬを発生し、この間、図
２に示すアドレス信号をアドレスバス上に送出し、アド
レス信号に対応させた図２に示すデータ信号をデータバ
ス上に送出する。また書き込み指示の信号ＣＮＴを発生
する。すなわち、最初にアドレス値“１”がアドレスバ
ス４０上にデータ終了のアドレス値、例えば“１００”
がデータバス上に送出される。

【００３１】このアドレス値はデータレジスタ１０のア
クセスに用いるアドレスの終了値を示す。

【００３２】入出力装置２′のセレクタ３はこのとき、
チップセレクト信号ＣＳ３が発生するので、データバス
４３上のデータ終了のアドレス値はアドレス終了値レジ
スタ６に保持される。次のアドレス値“２”の発生でデ
ータバス４３上でカウンタ計数方向を示すビット情報が
転送される。セレクタ３はアドレス値“２”の入力に応
じて、チップセレクト信号ＣＳ２を発生するので、計数
方向レジスタ７に上記ビット情報が保持される。

【００３３】アドレス値“３”の発生でセレクタ３から
はチップセレクト信号ＣＳ１が発生され、データバス４
３上の送信データ開始アドレス値Ａ０として例えば
“１”がアドレスカウンタ５に取り込まれる。

【００３４】このようにしてプログラマブルコントロー
ラ１から入出力装置２′に、これから送信するデータの
データレジスタ１０におけるアクセス用アドレスの範囲
が伝送される。以後、プログラマブルコントローラ１側
はアドレスバス４０上にアドレス値“４”を送出し、こ
のアドレス値を固定したまま、順次にデータバス４３上
に送信すべき１００個のデータを順次に送出する。なお
この間、選択信号ＳＥＬ、書き込み指示信号ＣＮＴが発
生されることは言うまでもない。

【００３５】入出力装置２′側のセレクタ３はアドレス
バス４０上のアドレス値“４”を検出するとチップセレ
クト信号ＣＳ０を発生する。この結果、ゲート回路１１
を介して上記書込指示信号がデータレジスタ１０に入力
されるので、データレジスタ１０はデータバス４３上の
送信データを格納可能な状態となる。

【００３６】また、チップセレクト信号ＣＳ０の発生に
より、計数方向レジスタ７により保持されているビット
情報、例えばオン情報の場合、ゲート回路４−ｄを介し
てアドレスカウンタのｕｐ端子に入力される。このた
め、アドレスカウンタ５は初期設定されたデータ開始ア
ドレス“１”をデータレジスタ１０に供給する。このた
めデータバス４３上の最初の送信データがデータレジス
タ１０におけるアドレス“１”に格納される。

【００３７】プログラマブルコントローラ１ではマシン
クロックに同期して送信データを送出する毎に書き込み
指示信号ＣＮＴをも発生するので、アドレスカウンタ５
のｕｐ端子に入力される信号もクロック形状となり、プ
ログラマブルコントローラ１の送信データの送出タイミ
ングに同期して、計数値を更新していく。この結果、最
初の送信データ１はアドレス“１”、送信データ２はア
ドレス“２”というようにデータレジスタ１０に送信デ
ータの書き込みが行われる。

【００３８】プログラマブルコントローラ１側が最終の
送信データを送出した段階でアドレスカウンタ５の計数
値はデータ終了アドレスの値と一致するので、比較器８
からアクセス終了信号９がプログラマブルコントローラ
１に出力される。

【００３９】プログラマブルコントローラ１ではアクセ
ス終了信号９の入力に応じ、データ送信処理を終了す
る。

【００４０】ｂ）プログラマブルコントローラ１側のデ
ータ受信 データレジスタ１０に記憶されたデータを読出す場合、
プログラマブルコントローラ１は選択信号ＳＥＬ、アド
レス信号“１”読出し指示信号ＣＮＴを発生し、書き込
み処理と同様、データバス４３を介してデータ終了アド
レスをアドレス終了レジスタ６に書き込む。以下、プロ
グラマブルコントローラ１はアドレス信号の内容を変え
て、カウンタ計数方向情報を計数方向レジスタ７に、デ
ータ開始アドレスをアドレスカウンタ５に設定する。

【００４１】この後、プログラマブルコントローラ１は
アドレス信号を“４”に固定したまま、データレジスタ
１０から順に読出されるデータをデータバス４３を介し
て受信する。

【００４２】＜第２実施例＞第１実施例は４つのアドレ
ス信号を用いる例であったが、２つのアドレス信号でデ
ータ授受を行うようにした第２実施例を次に説明する。

【００４３】図３に第２実施例の回路構成を示す。図１
の第１実施例と同様の箇所には同一の符号を付してお
り、詳細な説明を省略する。

【００４４】セレクタ３′はアドレスバス４０上のアド
レス信号の示す値“１”を検知したとき、チップセレク
ト信号ＣＳ１を発生し、計数方向レジスタ７にデータバ
ス４３上のカウンタ計数方向情報を保持（ラッチ）させ
る。

【００４５】セレクタ３′はアドレスバス４０上のアド
レス信号の示す値“２”を検知したときにチップセレク
ト信号ＣＳ０を発生し、データレジスタ１０、シフトレ
ジスタ１３を能動状態にさせる。

【００４６】シフトレジスタ１３はプログラマブルコン
トローラ１が最初にアドレス値“２”を発生した時点の
データバス４３上のデータ数情報（図４参照）を、計数
開始値としてカウンタ１２にラッチさせるためのタイミ
ング信号ＣＯ０を発生する。またプログラマブルコント
ローラ１が２番目にアドレス値“２”を発生した時点の
データバス４３上のデータ開始アドレス情報を計数開始
値としてアドレスカウンタ１４にラッチさせるためのタ
イミング信号ＣＯ１を発生する。また、シフトレジスタ
１３はアドレスカウンタ１４への初期設定の後、次のク
ロック（ゲート１１の出力信号）でタイミング信号ＣＯ
２を発生し、Ｊ−Ｋフリップフロップ１５に保持された
信号により動作停止状態となる。

【００４７】アドレスカウンタ１４はデータレジスタ１
０に対する読出／書き込み用アドレス信号を発生する。
アドレスカウンタ１４の計数方向は計数方向レジスタ７
により指示される。

【００４８】このような構成により、プログラマブルコ
ントローラ１側ではカウンタ計数方向、データ数、デー
タ開始アドレスを入出力装置２′側に指示した後、デー
タレジスタ１０とデータの授受を行う。データレジスタ
１０に書き込みを行う場合はデータを順次にデータバス
４３上へ送出する。

【００４９】入出力装置側のアドレスカウンタ１４がデ
ータレジスタ１０用の読み／書き用アドレスを発生する
ことは第１実施例と同様である。第２実施例ではカウン
タ１２が初期設定されたデータ数のアクセスを計数した
ときにカウントアップ信号ＣＮＴ ＵＰをプログラマブ
ルコントローラ１に出力するようにしている。

【００５０】＜第３実施例＞第３実施例の回路構成を図
５に示す。

【００５１】第３実施例はデータバス４３を介してプロ
グラマブルコントローラ１側からデータレジスタ１０用
のアドレス信号を供給するようにした例である。

【００５２】このために、データレジスタ１０用のアド
レス情報を送信する旨を示すアドレス信号“１”とデー
タレジスタ１０のアクセスデータの転送を示すアドレス
信号“２”をプログラマブルコントローラ１が交互に発
生する（図６参照）セレクタ３″はアドレス信号“１”
を検知したときにチップセレクト信号ＣＳ０を発生す
る。このチップセレクト信号ＣＳ０によりレジスタ１６
はデータバス４３上のアドレス値を保持し、データレジ
スタ１０にアドレスを供給する。また、セレクタ３″は
アドレス信号“２”を検知したときにチップセレクト信
号ＣＳ０を発生し、データレジスタ１０を能動状態にさ
せる。このため、書き込みの場合は、データレジスタ１
０はデータバス４３上のデータを、レジスタ１６の指示
するアドレスに記憶し、読出しの場合は、データレジス
タ１０は指示されたアドレスの記憶データをデータバス
４３上に送出する。

【００５３】

【発明の効果】以上、説明したように請求項１の発明に
よれば、プログラマブルコントローラ側では入出力装置
に対してデータ個別毎にその読み／書き用アドレス信号
を送信する必要がない。このため、入出力装置側に割当
てるアドレス空間は範囲情報およびデータの識別用に２
つアドレスがあればよい。またデータの個数分のアドレ
ス範囲を要した従来に比べると割当てアドレスを減少さ
せることができ、この割当てアドレスの容量に関係な
く、大量のデータの授受を行うことができる。

【００５４】請求項２の発明では、入出力側に割当てる
アドレス空間は種類情報の個数分だけでよく、やはり割
当てアドレス容量に関係なく、大量のデータの授受を行
うことができる。

【図面の簡単な説明】

【図１】第１実施例の回路構成を示すブロック図であ
る。

【図２】第１実施例のデータ転送内容を示す説明図であ
る。

【図３】第２実施例の回路構成を示すブロック図であ
る。

【図４】第２実施例のデータ転送内容を示す説明図であ
る。

【図５】第３実施例の回路構成を示すブロック図であ
る。

【図６】第３実施例のデータ転送内容を示す説明図であ
る。

【図７】プログラマブルコントローラのシステム構成を
示すブロック図である。

【図８】入出力装置に割当てる従来のデータ空間を示す
説明図である。

【符号の説明】

１ プログラマブルコントローラ ２，２′ 入出力装置 ３，３′，３″ セレクタ ４−ａ〜４−ｅ ゲート回路 ５，１４ アドレスカウンタ ６，７，１６ レジスタ ８ 比較器 １０ データレジスタ １２ カウンタ １５ Ｊ−Ｋフリップフロップ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入出力装置とプログラマブルコントロー
   ラとの間で複数のデータおよび当該複数のデータの識別
   アドレスを授受するためのプログラマブルコントローラ
   のデータ授受方法において、 前記プログラマブルコントローラから前記識別アドレス
   の範囲を示す範囲情報を転送した後、当該識別アドレス
   に対応するデータを前記入出力装置との間で順次に授受
   し、 前記入出力装置では前記範囲情報を受信した後、該範囲
   情報に基づき、内部一時記憶回路に対する読み／書き用
   アドレス信号を発生し、前記順次に授受するデータを前
   記内部一時記憶回路に対して読み／書きすることを特徴
   とするプログラマブルコントローラのデータ授受方法。
2. 【請求項２】 プログラマブルコントローラと入力装置
   の間がデータバスおよびアドレスバスで接続され、前記
   プログラマブルコントローラ側で前記入出力装置に割当
   てたアドレス信号を発生することにより前記データバス
   を介してデータの授受を行うプログラマブルコントロー
   ラのデータ授受方法において、 前記プログラマブルコントローラ側で前記データを送信
   する場合には、前記プログラマブルコントローラは前記
   データおよび該データの識別アドレスを交互に前記デー
   タバス上に送出し、前記データまたは前記識別アドレス
   に同期して、前記データバス上の現在の転送データの種
   類を示す種類情報を前記アドレス信号としてアドレスバ
   ス上に送出し、前記入出力装置側では前記種類情報に基
   づき、前記データバス上のデータおよび識別アドレスを
   分離し、 前記プログラマブルコントローラ側で前記データを受信
   する場合には、前記プログラマブルコントローラは受信
   対象のデータに対応の識別アドレスについての送信およ
   び該データについての受信を交互に行う共に、前記種類
   情報をアドレスバス上に送出し、前記入出力装置側では
   前記アドレスバス上の種類情報に基づき前記データバス
   上の識別アドレスを受信し、当該識別アドレスに対応の
   データを当該データバス上に送出することを特徴とする
   プログラマブルコントローラのデータ授受方法。