JPH10173618A

JPH10173618A - バススイッチ装置およびその転送順序変換方法

Info

Publication number: JPH10173618A
Application number: JP8332007A
Authority: JP
Inventors: Daisuke Yoshida; 大輔吉田; Masahiro Ashi; 賢浩芦; Takeshi Kano; 剛狩野; Kenji Kuwabara; 健司桑原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-12-12
Filing date: 1996-12-12
Publication date: 1998-06-26

Abstract

(57)【要約】【課題】装置内の双方向信号バスでの伝送効率を向上
させ、より大容量の通信に対応可能なバススイッチ装置
を提供する。【解決手段】本バススイッチ装置は、収容するデジタ
ル伝送路１１の各系統毎に配置した各インタフェース部
１に、タイムスロット信号の転送順序の変更を行うタイ
ムスロット変換部３を設けている。各インタフェース部
１は、デジタル伝送路１１からのタイムスロット信号は
転送順序の変更を行わずに双方向信号バス１２に送出す
る。そして、双方向信号バス１２から取り込んだタイム
スロット信号についてはタイムスロット変換部３で転送
順序を変更した後にデジタル伝送路１１へ送出する。本
装置では、各タイムスロット信号を双方向信号バス１２
上で各１回伝送すればよいため、タイムスロット変換部
を別途、双方向信号バスに接続する装置に比べ伝送効率
が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号伝送装置にお
いてタイムスロット信号の転送順序を変換する装置に関
するものであり、特に、全てのタイムスロット信号を共
通の双方向信号バスで転送する装置に関するものであ
る。

【０００２】

【従来の技術】信号伝送装置においてタイムスロット信
号の転送順序を変換する装置としては、タイムスロット
信号の転送に双方向信号バスを利用するバススイッチ装
置が知られている。図６に、従来のバススイッチ装置の
構成例を示す。図のバススイッチ装置は、信号伝送装置
が収容するデジタル回線毎に設けられたインタフェース
部１０１と、タイムスロット信号の転送順序を変換する
変換部１１４と、インタフェース部およびタイムスロッ
ト変換部を共通に接続しタイムスロット信号を伝送する
双方向信号バス１１２を備えている。このバススイッチ
装置において各インタフェース部１０１でデジタル回線
より受信されたタイムスロット信号は、双方向信号バス
１１２に送出され、一旦タイムスロット変換部１１４に
取り込まれる。そして、タイムスロット変換部１１４で
転送順序を変換された後に再び双方向信号バス１１２に
送出されて、他のインタフェース部１０１に取り込まれ
る。

【０００３】

【発明が解決しようとする課題】上記従来の技術では、
各タイムスロット信号が双方向信号バス上で２回伝送さ
れることになる。このため、接続するデジタル回線およ
びインタフェース部の数が多い信号伝送装置に適用した
場合には、双方向信号バスでの通信量の増加により伝送
遅延が生じ、通信効率が低下するおそれがある。

【０００４】そこで、本発明は、装置内の双方向信号バ
スでの伝送効率を向上させ、より大容量の通信に対応可
能なバススイッチ装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数系統のデジタル伝送路を収容し、当
該デジタル伝送路間で転送されるタイムスロット信号の
転送順序の変換を行うバススイッチ装置であって、前記
デジタル伝送路に個別に接続された複数のインタフェー
ス部と、前記複数のインタフェース部を共通に接続する
双方向信号バスを有し、前記各インタフェース部は、前
記デジタル伝送路より受信したタイムスロット信号を記
憶する第１のメモリと、前記双方向信号バス上の通信で
自インタフェース部に割り当てられた通信期間におい
て、前記第１のメモリの記憶するタイムスロット信号
を、当該タイムスロット信号を記憶した順序で前記双方
向信号バス上に送出する手段と、前記双方向信号バスよ
り受信したタイムスロット信号を記憶する第２のメモリ
と、前記第２のメモリの記憶するタイムスロット信号
を、自インタフェース部に対し予め定められた転送順序
で前記デジタル伝送路に送出する手段とを有することを
特徴とするバススイッチ装置を提供する。

【０００６】

【発明の実施の形態】以下で、本発明の実施の形態を、
図面を用いて説明する。

【０００７】図１に、本発明の実施の形態に係るバスス
イッチ装置の全体構成を示す。図１において、本バスス
イッチ装置は、複数系統の外部インタフェース伝送路
（デジタル伝送路）１１を収容し、各系統毎に１つのイ
ンタフェース部１を備えている。バススイッチ装置内部
で各インタフェース部１は、対応する伝送路１１と接続
される他、共通の双方向信号バス１２により他のインタ
フェース部１と接続されている。さらに、各インタフェ
ース部１は、制御バス１３により制御部１０とも接続さ
れている。

【０００８】各インタフェース部１は、インタフェース
回路２と、タイムスロット変換部３と、バス制御部４
と、入出力バッファ５により構成されている。インタフ
ェース回路２は、伝送路１１を介して装置外部から送ら
れたタイムスロット信号を取り込みタイムスロット変換
部３へ転送し、タイムスロット変換部３から送られたタ
イムスロット信号は伝送路１１を介して装置外部に出力
する。タイムスロット変換部３は、インタフェース回路
２からのタイムスロット信号は順序変換を行わずに双方
向信号バス１２へ出力し、双方向信号バス１２から取り
込まれたタイムスロット信号については転送順序の変換
を行った後にインタフェース回路２へ出力する。バス制
御部４は、制御バス１３を介して制御部１０と通信し、
制御部１０から送られた回線制御情報を基にタイムスロ
ット変換部３の制御を行うとともに、回線状態や警報の
通知情報を制御部１０へ報告する。入出力バッファ５
は、タイムスロット変換部３と双方向信号バス１２の間
でタイムスロット信号の受け渡しを行う。

【０００９】図２に、タイムスロット変換部３の詳細な
構成を示す。

【００１０】図２において、タイムスロット変換部３
は、主信号多重／分離部３１と、転送するタイムスロッ
ト信号が一時的に格納されるデュアルポートメモリ３２
と、デュアルポートメモリ３２のアクセス制御を行うタ
イムスロット順書き込み制御部３３、タイムスロット順
読み出し制御部３４、タイムスロット変換書き込み制御
部３５、タイムスロット変換読み出し制御部３６と、こ
れら制御部のアクセス制御に利用される制御カウンタ部
３７，３８、制御メモリ３９により構成されている。制
御メモリ３９は、先頭タイムスロットレジスタ４０、タ
イムスロット数レジスタ４１、バスイネーブルレジスタ
４２、タイムスロット変換読み出しアドレス用メモリ部
４３によって構成される。これら制御メモリ３９上に形
成された各記憶領域には、制御部１０から送られた回線
制御情報に含まれる情報が格納される。

【００１１】上記構成において、外部インタフェース伝
送路１１から双方向信号バス１２へ転送するタイムスロ
ット信号は、タイムスロット順書き込み制御部３３とタ
イムスロット順読み出し制御部３４がデュアルポートメ
モリ３２上でそれぞれ書き込み／読み出しを行う。逆
に、双方向信号バス１２から外部インタフェース伝送路
１１へ転送するタイムスロット信号については、タイム
スロット変換書き込み制御部３５とタイムスロット変換
読み出し制御部３６がデュアルポートメモリ３２上でそ
れぞれ書き込み／読み出しを行う。デュアルポートメモ
リ３００の記憶領域は、インタフェース回路側伝送路１
５からのタイムスロット信号が格納される領域と、双方
向信号バス１２からのタイムスロット信号が格納される
領域とに分割されている。なお、これらの各領域は個別
のメモリにより実現してもよい。

【００１２】制御カウンタ部３７は外部インタフェース
伝送路１１で送受信するタイムスロット信号のデュアル
ポートメモリ３００でのアドレスの決定に利用され、制
御カウンタ部３８は双方向信号バス１２で送受信するタ
イムスロット信号のアドレスの決定に利用される。各イ
ンタフェース部１の制御カウンタ部３８は、同期して、
１つのタイムスロット信号が転送される期間ｔ（ここ
で、Ｔ＝ｎｔ）毎にカウントアップを行い、「０」値か
らＮ−１までカウントする。ここで、Ｎは双方向信号バ
ス１２上で１周期に通信されるタイムスロット信号の総
数である。各インタフェース部１には、各双方向信号バ
ス１２上で送信を行える周期的な期間Ｔが予め割り振ら
れている。つまり、双方向信号バス１２上の通信では、
送信を行うインタフェース部１が順次切り替わり、１周
期で全てのインタフェース部１の送信が一旦完了する。
インタフェース部１は、割り当てられた期間Ｔにおいて
ｎ個タイムスロット信号をバースト的に送出する。ここ
で、ｎはタイムスロット数レジスタ４１の格納値を示
す。

【００１３】タイムスロット変換部３の処理を、図３と
図４を用いて説明する。

【００１４】図３に、インタフェース回路側伝送路１５
から双方向信号バス１２側に送るタイムスロット信号に
対する処理の具体例を示す。図３において、タイムスロ
ット順書き込み制御部３３は、制御カウンタ部３７のカ
ウント値を基にアドレス情報を決定し、そのアドレス情
報を指定して、インタフェース回路側伝送路１５より受
信したタイムスロット信号を順次にデュアルポートメモ
リ３２に書き込む。タイムスロット順読み出し制御部３
４は、制御カウンタ部３８のカウント値が、制御メモリ
２００内の先頭タイムスロットレジスタ４０の設定値
（例えば「２４１」）と一致した時点で、出力バッファ
５にイネーブル信号を送信して、デュアルポートメモリ
３００に格納されている未送出のタイムスロット信号
を、格納された順序で出力バッファ５に転送する。これ
により、双方向信号バス１２には、制御カウンタ部の値
の更新に伴いタイムスロット信号が順次送出される。そ
して、タイムスロット順読み出し制御部３４は、制御カ
ウンタ部３８の値が、上記の先頭タイムスロットレジス
タ４０の設定値にタイムスロット数レジスタ４１の設定
値（例えば「７２」）を加えた値に達した時点で出力バ
ッファ５にディスエーブル信号を送り、双方向信号バス
１２へのタイムスロット信号の送出を中断する。なお、
バスイネーブルレジスタ４２には通常、イネーブル状態
を指定する値が設定されているが、制御部１０からの指
示によりディスエーブル状態を指定する値が設定された
場合には、双方向信号バス１２への出力は強制的に終了
させる。

【００１５】図４に、双方向信号バス１２からインタフ
ェース回路側伝送路１４に送るタイムスロット信号に対
する処理の具体例を示す。図４において、タイムスロッ
ト変換書き込み制御部３５は、制御カウンタ部３８のカ
ウント値を基にアドレス情報を決定し、そのアドレス情
報を指定して、双方向信号バス１２より受信したタイム
スロット信号を順次デュアルポートメモリ３２に書き込
んで行く。ここで、指定するアドレスは、例えば
「０」，「１」，・・・と順次インクリメントしてい
く。タイムスロット変換読み出し制御部３６は、制御カ
ウンタ部３７のカウント値に従い、制御メモリ３９内の
タイムスロット変換読み出しアドレス用メモリ部４３に
設定されているタイムスロット変換情報（アドレス情
報）を先頭から順次読み出し、読み出したアドレス情報
を指定してデュアルポートメモリ３００からタイムスロ
ット信号を読み出す。これにより読み出されたタイムス
ロット信号は、インタフェース回路側伝送路１４へ送出
される。図４の例では、例えば、インタフェース回路側
のタイムスロット＃５８にデータを出力する場合、タイ
ムスロット変換読み出し制御部３６は、まず、タイムス
ロット変換読み出しアドレス用メモリ部４３に格納され
ている５８番目のタイムスロット変換情報を読み出す。
この変換情報が「２４３」だとすると、タイムスロット
変換読み出し制御部１０２は、デュアルポートメモリ３
００のアドレス情報「２４３」に格納されているタイム
スロット信号を読み出す。これにより、インタフェース
回路側のタイムスロット＃５８には、双方向信号バス１
２のタイムスロット＃２４３で伝送されたタイムスロッ
ト信号（Ｃ）が送出されることになる。

【００１６】バス制御部４は、制御部１０から回線制御
情報を受信し、受信した回線制御情報に含まれる情報を
制御メモリ２００に格納する。これにより、タイムスロ
ット変換読み出しアドレス用メモリ４３、先頭タイムス
ロットレジスタ４０、タイムスロット数レジスタ４１、
バスイネーブルレジスタ４２の各設定情報が登録・更新
される。制御部１０では、外部インタフェース伝送路１
１における各インタフェース部１の通信のチャネル数等
に応じて回線制御情報を生成し、バス制御部４へ送信す
る。

【００１７】次に、本バススイッチ装置でのタイムスロ
ット信号の転送順序の変換の具体例を、図５を用いて説
明する。

【００１８】図５には、インタフェース部１（ＩＦ１，
ＩＦ３）から双方向信号バス１２に送出されたタイムス
ロット信号がインタフェース部１（ＩＦ２）で取り込ま
れ転送順序を変換される例を示している。図５では、イ
ンタフェース部ＩＦ１が外部インタフェース伝送路１１
から１２０タイムスロット分の信号を受信し、インタフ
ェース部ＩＦ３は外部インタフェース伝送路１１から７
２タイムスロット分の信号を受信する。各インタフェー
ス部ＩＦ１，ＩＦ３は、外部インタフェースから受信し
たタイムスロット信号を転送順序の変換を行わずに双方
向信号バス１２へ送出する。このとき、インタフェース
部ＩＦ１は双方向信号バス１２上で割り当てられている
タイムスロット＃１から＃１２０に、インタフェース部
ＩＦ３はタイムスロット＃２４１から＃３１３にそれぞ
れタイムスロット信号を送出する。インタフェース部Ｉ
Ｆ２は双方向信号バス上のタイムスロット信号を取り込
み、タイムスロット変換部３によりタイムスロット信号
の転送順序の変換を行った後、外部インタフェース伝送
路１１へ送出する。

【００１９】以上のように、本実施形態のバススイッチ
装置では、転送する各タイムスロット信号を双方向信号
バス１２上で１回だけ伝送すればよいため、転送順序の
変換が必要な各タイムスロット信号を双方向信号バス上
で２回伝送する従来のバススイッチ装置に対し、双方向
信号バス上の通信量を低減でき、より大容量の通信に対
応することができる。

【００２０】さらに、拡張を容易とするためには１つの
インタフェース部を１枚の基盤で実現するのが望まし
い。この場合、従来のバススイッチ装置ではインタフェ
ース部の他にタイムスロット変換部用の基盤を設ける必
要があるが、本実施形態のバススイッチ装置は、タイム
スロット変換部用の基盤がいらないため、より小型かつ
安価に実現することが可能である。

【００２１】

【発明の効果】本発明によれば、装置内の双方向信号バ
スでの伝送効率を向上させ、より大容量の通信に対応可
能なバススイッチ装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施形態に係るバススイッチ装置の
構成図。

【図２】タイムスロット変換部のブロック図。

【図３】双方向信号バス側に送るタイムスロット信号
に行う処理の説明図。

【図４】双方向信号バス側から受けたタイムスロット
信号の処理の説明図。

【図５】タイムスロット信号の転送順序の変換例を示
す図。

【図６】従来のバススイッチ装置の構成例を示す図。

【符号の説明】

１・・・インタフェース部２・・・インタフェース回路３・・・タイムスロット変換部４・・・バス制御部５・・・入出力バッファ１０・・・制御部１１・・・外部インタフェース伝送路１２・・・双方向信号バス１３・・・制御バス１４，１５・・・インタフェース回路側伝送路３１・・・主信号多重／分離部３２・・・デュアルポートメモリ３３・・・タイムスロット順書き込み制御部３４・・・タイムスロット順読み出し制御部３５・・・タイムスロット変換書き込み制御部３６・・・タイムスロット変換読み出し制御部３７，３８・・・制御カウンタ部３９・・・制御メモリ４０・・・先頭タイムスロットレジスタ４１・・・タイムスロット数レジスタ４２・・・バスイネーブルレジスタ４３・・・タイムスロット変換読み出しアドレス用
メモリ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者桑原健司神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内

Claims

【特許請求の範囲】

【請求項１】複数系統のデジタル伝送路を収容し、当該
デジタル伝送路間で転送されるタイムスロット信号の転
送順序の変換を行うバススイッチ装置であって、前記デジタル伝送路に個別に接続された複数のインタフ
ェース部と、前記複数のインタフェース部を共通に接続
する双方向信号バスを有し、前記各インタフェース部は、前記デジタル伝送路より受
信したタイムスロット信号を記憶する第１のメモリと、
前記双方向信号バス上の通信で自インタフェース部に割
り当てられた通信期間において、前記第１のメモリの記
憶するタイムスロット信号を、当該タイムスロット信号
を記憶した順序で前記双方向信号バス上に送出する手段
と、前記双方向信号バスより受信したタイムスロット信
号を記憶する第２のメモリと、前記第２のメモリの記憶
するタイムスロット信号を、自インタフェース部に対し
予め定められた転送順序で前記デジタル伝送路に送出す
る手段とを有することを特徴とするバススイッチ装置。
【請求項２】請求項１記載のバススイッチ装置であっ
て、前記複数のインタフェース部に管理用情報を通知する制
御部を有し、前記タイムスロット信号をデジタル伝送路に送出する通
信期間は、通知された管理用情報により定まることを特
徴とするバススイッチ装置。
【請求項３】請求項１記載のバススイッチ装置であっ
て、前記双方向信号バスより受信したタイムスロット信号の
格納位置を示す前記第２のメモリのアドレス情報が、当
該タイムスロット信号が前記デジタル伝送路に送出され
る順に格納される第３のメモリを有し、前記タイムスロット信号をデジタル伝送路に送出する手
段は、前記第３のメモリに格納されているアドレス情報
を順に読み出し、読み出したアドレス情報により定まる
前記第２のメモリの格納位置に格納されているタイムス
ロット信号を送出することを特徴とするバススイッチ装
置。
【請求項４】複数系統のデジタル伝送路を収容し、前記
デジタル伝送路に個別に接続された複数のインタフェー
ス部と、前記複数のインタフェース部を共通に接続する
双方向信号バスを有するバススイッチ装置において、前
記デジタル伝送路間で転送されるタイムスロット信号の
転送順序の変換を行う方法であって、前記各インタフェース部で、前記デジタル伝送路より送
られたタイムスロット信号を順序を変えずに所定のタイ
ミングで前記双方向信号バス上に送出し、前記双方向信
号バスより受信したタイムスロット信号は所定の順序で
並び替えて前記デジタル回線に送出することを特徴とす
る転送順序変換方法。