JP3138597B2 - バースト信号送出管理用メモリを用いたダイナミックポーリング方式 - Google Patents
バースト信号送出管理用メモリを用いたダイナミックポーリング方式Info
- Publication number
- JP3138597B2 JP3138597B2 JP06235404A JP23540494A JP3138597B2 JP 3138597 B2 JP3138597 B2 JP 3138597B2 JP 06235404 A JP06235404 A JP 06235404A JP 23540494 A JP23540494 A JP 23540494A JP 3138597 B2 JP3138597 B2 JP 3138597B2
- Authority
- JP
- Japan
- Prior art keywords
- polling
- memory
- signal
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送路に配設されたス
ターカプラを介して局内装置と複数の加入者装置とがバ
ースト信号の双方向通信を行うパッシブダブルスター
（以下、ＰＤＳ）伝送方式に関し、特にバースト信号送
出管理用メモリを用いて各加入者装置から送信されるバ
ースト信号を衝突させずに制御するダイナミックポーリ
ング方式に関する。
ターカプラを介して局内装置と複数の加入者装置とがバ
ースト信号の双方向通信を行うパッシブダブルスター
（以下、ＰＤＳ）伝送方式に関し、特にバースト信号送
出管理用メモリを用いて各加入者装置から送信されるバ
ースト信号を衝突させずに制御するダイナミックポーリ
ング方式に関する。
【０００２】
【従来の技術】局内装置と複数の加入者装置との間でバ
ースト信号を衝突させずに制御する方式として、従来
は、例えば特開昭６１−２４３３８号公報に開示されて
いる方式がある。この方式は、予め各加入者装置に対し
て送信バースト信号の帯域（タイムスロット）を割り当
てておき、加入者装置において情報の送信を必要とする
時以外の時点では、局内装置からの制御により加入者装
置からの送信を停止して他の加入者装置の利用時間帯を
増大させる多方向多重通信方式（ＴＤＭＡ；Ｔｉｍｅ
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）
である。
ースト信号を衝突させずに制御する方式として、従来
は、例えば特開昭６１−２４３３８号公報に開示されて
いる方式がある。この方式は、予め各加入者装置に対し
て送信バースト信号の帯域（タイムスロット）を割り当
てておき、加入者装置において情報の送信を必要とする
時以外の時点では、局内装置からの制御により加入者装
置からの送信を停止して他の加入者装置の利用時間帯を
増大させる多方向多重通信方式（ＴＤＭＡ；Ｔｉｍｅ
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）
である。
【０００３】
【発明が解決しようとする課題】このような多方向多重
通信方式では、加入者装置側で情報の送信を必要とする
時以外の時点では、加入者装置からの送信を停止してい
るため、運用中に局内装置からの制御で各加入者装置か
ら送信されるバースト信号の帯域をダイナミックに増減
できないという問題があった。
通信方式では、加入者装置側で情報の送信を必要とする
時以外の時点では、加入者装置からの送信を停止してい
るため、運用中に局内装置からの制御で各加入者装置か
ら送信されるバースト信号の帯域をダイナミックに増減
できないという問題があった。
【０００４】したがって本発明は、運用中に各加入者装
置から送信されるバースト信号の帯域をダイナミックに
増減可能とすることを目的とする。
置から送信されるバースト信号の帯域をダイナミックに
増減可能とすることを目的とする。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、局内装置に接続されている加入者装
置の数を認識すると共に伝送路上における局内装置の各
加入者装置に対するポーリング間隔を設定するポーリン
グ制御回路と、各加入者装置に対応して設けられポーリ
ング制御回路からの加入者装置番号情報をポーリング位
置に対応したアドレスに記憶する複数の第１のメモリ
と、ポーリング制御回路からの動作開始信号の入力に基
づき第１のメモリの出力を示すポーリング位置に対応す
るアドレス及び加入者装置番号データを読み込むと共
に、複数の第１のメモリ間で同一アドレスにデータが重
複した場合は調停を行う共通メモリ回路と、ポーリング
制御回路からの初期値設定信号を入力してデータ読出タ
イミング信号を生成するカウンタと、二重化された第２
のメモリと、動作開始信号及びデータ読出タイミング信
号に基づいて共通メモリ回路からデータを読み出すと共
に、読み出したデータを二重化された第２のメモリのう
ちポーリング制御回路からのメモリアドレス指定信号に
応じたメモリに書き込むデータ読出回路と、二重化され
た第２のメモリのうちポーリング制御回路からのメモリ
選択信号に応じたメモリを選択してデータを読み出しポ
ーリング要求信号として加入者装置へ出力する切替回路
とを局内装置に設けたものである。また、ポーリング制
御回路からの加入者装置数情報を入力し切替回路へ監視
及び制御用のポーリング要求を出力する監視・制御情報
送出部を局内装置に設け、切替回路はポーリング制御回
路からの切替対象指定信号を入力して第２のメモリ及び
監視・制御情報送出部の何れか一方の出力をポーリング
要求として出力するするようにしたものである。
るために本発明は、局内装置に接続されている加入者装
置の数を認識すると共に伝送路上における局内装置の各
加入者装置に対するポーリング間隔を設定するポーリン
グ制御回路と、各加入者装置に対応して設けられポーリ
ング制御回路からの加入者装置番号情報をポーリング位
置に対応したアドレスに記憶する複数の第１のメモリ
と、ポーリング制御回路からの動作開始信号の入力に基
づき第１のメモリの出力を示すポーリング位置に対応す
るアドレス及び加入者装置番号データを読み込むと共
に、複数の第１のメモリ間で同一アドレスにデータが重
複した場合は調停を行う共通メモリ回路と、ポーリング
制御回路からの初期値設定信号を入力してデータ読出タ
イミング信号を生成するカウンタと、二重化された第２
のメモリと、動作開始信号及びデータ読出タイミング信
号に基づいて共通メモリ回路からデータを読み出すと共
に、読み出したデータを二重化された第２のメモリのう
ちポーリング制御回路からのメモリアドレス指定信号に
応じたメモリに書き込むデータ読出回路と、二重化され
た第２のメモリのうちポーリング制御回路からのメモリ
選択信号に応じたメモリを選択してデータを読み出しポ
ーリング要求信号として加入者装置へ出力する切替回路
とを局内装置に設けたものである。また、ポーリング制
御回路からの加入者装置数情報を入力し切替回路へ監視
及び制御用のポーリング要求を出力する監視・制御情報
送出部を局内装置に設け、切替回路はポーリング制御回
路からの切替対象指定信号を入力して第２のメモリ及び
監視・制御情報送出部の何れか一方の出力をポーリング
要求として出力するするようにしたものである。
【０００６】
【作用】ポーリング制御回路から加入者装置番号情報が
第１のメモリのポーリング位置に対応したアドレスに記
憶されると、共通メモリ回路は動作開始信号の入力に基
づき第１のメモリから加入者装置番号情報を示すデータ
を読み出し、データ読み出しの際に複数の第１のメモリ
間で同一アドレスにデータが重複した場合は調停を行う
と共に、データ読出回路は動作開始信号及びデータ読出
タイミング信号に基づき共通メモリ回路からデータを読
み出し、読み出したデータを二重化された第２のメモリ
のうちメモリアドレス指定信号に応じたメモリに書き込
む一方、切替回路は第２のメモリのうちメモリ選択信号
に応じたメモリを選択してデータを読み出しポーリング
要求信号として加入者装置へ出力する。この結果、局内
装置側で各加入者装置からのバースト信号の送出タイミ
ングを一元管理でき、かつ主信号用のポーリング要求を
格納するメモリが二重化されているため、複数の加入者
装置から局内装置へ送出されるバースト信号を衝突させ
ることなくこのバースト信号の帯域を運用中にダイナミ
ックに増減できる。また、切替回路はポーリング制御回
路からの切替対象指定信号を入力して第２のメモリ及び
監視・制御情報送出部の何れか一方の出力をポーリング
要求として出力する。この結果、システムの運用中に監
視及び制御用のポーリング要求を加入者装置側へ出力で
きる。
第１のメモリのポーリング位置に対応したアドレスに記
憶されると、共通メモリ回路は動作開始信号の入力に基
づき第１のメモリから加入者装置番号情報を示すデータ
を読み出し、データ読み出しの際に複数の第１のメモリ
間で同一アドレスにデータが重複した場合は調停を行う
と共に、データ読出回路は動作開始信号及びデータ読出
タイミング信号に基づき共通メモリ回路からデータを読
み出し、読み出したデータを二重化された第２のメモリ
のうちメモリアドレス指定信号に応じたメモリに書き込
む一方、切替回路は第２のメモリのうちメモリ選択信号
に応じたメモリを選択してデータを読み出しポーリング
要求信号として加入者装置へ出力する。この結果、局内
装置側で各加入者装置からのバースト信号の送出タイミ
ングを一元管理でき、かつ主信号用のポーリング要求を
格納するメモリが二重化されているため、複数の加入者
装置から局内装置へ送出されるバースト信号を衝突させ
ることなくこのバースト信号の帯域を運用中にダイナミ
ックに増減できる。また、切替回路はポーリング制御回
路からの切替対象指定信号を入力して第２のメモリ及び
監視・制御情報送出部の何れか一方の出力をポーリング
要求として出力する。この結果、システムの運用中に監
視及び制御用のポーリング要求を加入者装置側へ出力で
きる。
【０００７】
【実施例】以下、本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示すブロック図であ
る。この実施例装置は局内装置に配設され、局内装置と
複数の加入者装置との間で加入者装置から送信されるバ
ースト信号を衝突させないように制御する装置であり、
かつバースト信号送出管理用メモリを用い、運用中に各
加入者装置から送信されるバースト信号の帯域をダイナ
ミックに増減可能とするものである。
る。図１は、本発明の一実施例を示すブロック図であ
る。この実施例装置は局内装置に配設され、局内装置と
複数の加入者装置との間で加入者装置から送信されるバ
ースト信号を衝突させないように制御する装置であり、
かつバースト信号送出管理用メモリを用い、運用中に各
加入者装置から送信されるバースト信号の帯域をダイナ
ミックに増減可能とするものである。
【０００８】図１において、１はポーリング制御回路で
あり、ポーリング制御回路１は、加入者装置をｎ（ｎは
自然数）台接続可能な局内装置に対して接続されている
加入者装置の台数を認識し伝送路上での加入者装置毎の
ポーリング間隔を設定するものである。また、２1 〜２
n は第１のメモリであり、第１のメモリ２1 〜２n は、
各加入者装置に対応して設けられポーリング制御回路１
の第１の出力である加入者装置番号情報Ａをポーリング
位置に対応するアドレスに記憶するものである。
あり、ポーリング制御回路１は、加入者装置をｎ（ｎは
自然数）台接続可能な局内装置に対して接続されている
加入者装置の台数を認識し伝送路上での加入者装置毎の
ポーリング間隔を設定するものである。また、２1 〜２
n は第１のメモリであり、第１のメモリ２1 〜２n は、
各加入者装置に対応して設けられポーリング制御回路１
の第１の出力である加入者装置番号情報Ａをポーリング
位置に対応するアドレスに記憶するものである。
【０００９】また、３は共通メモリ回路であり、共通メ
モリ回路３は、ポーリング制御回路１の第２の出力であ
る動作開始信号Ｂを制御信号として入力し第１のメモリ
２1〜２n の出力を示すポーリング位置に対応するアド
レスと加入者装置番号に対応するデータを読み込むと共
に、各第１のメモリの中で同一アドレスにデータが重複
した場合に調停を行うものである。また、カウンタ４
は、ポーリング制御回路１の第３の出力であるカウンタ
初期値設定信号Ｃを入力してカウント動作を行い、共通
メモリ回路３からのデータ読出タイミング信号Ｄを生成
するものである。
モリ回路３は、ポーリング制御回路１の第２の出力であ
る動作開始信号Ｂを制御信号として入力し第１のメモリ
２1〜２n の出力を示すポーリング位置に対応するアド
レスと加入者装置番号に対応するデータを読み込むと共
に、各第１のメモリの中で同一アドレスにデータが重複
した場合に調停を行うものである。また、カウンタ４
は、ポーリング制御回路１の第３の出力であるカウンタ
初期値設定信号Ｃを入力してカウント動作を行い、共通
メモリ回路３からのデータ読出タイミング信号Ｄを生成
するものである。
【００１０】データ読出回路５は、ポーリング制御回路
１からの動作開始信号Ｂ及びカウンタ４からのデータ読
出タイミング信号Ｄを制御信号として入力すると共に、
ポーリング制御回路１の第４の出力である第２のメモリ
アドレス指定信号Ｅを入力してデータの出力先を選択す
るものである。６1 ，６2 は第２のメモリであり、第２
のメモリ６1 ，６2 は、データ読出回路５の出力データ
を入力して記憶するもので、二重化されている。
１からの動作開始信号Ｂ及びカウンタ４からのデータ読
出タイミング信号Ｄを制御信号として入力すると共に、
ポーリング制御回路１の第４の出力である第２のメモリ
アドレス指定信号Ｅを入力してデータの出力先を選択す
るものである。６1 ，６2 は第２のメモリであり、第２
のメモリ６1 ，６2 は、データ読出回路５の出力データ
を入力して記憶するもので、二重化されている。
【００１１】また、７は監視・制御情報送出部であり、
監視・制御情報送出部７は、ポーリング制御回路１の第
５の出力である加入者装置数情報Ｆを入力する。なお、
切替回路８は、ポーリング制御回路１の第６及び第７の
出力である第２のメモリ選択信号Ｇ及び切替対象指定信
号Ｈを制御信号として入力し、監視・制御情報送出部７
の出力と第２のメモリ６1 ，６2 の各出力を切り替える
ものである。
監視・制御情報送出部７は、ポーリング制御回路１の第
５の出力である加入者装置数情報Ｆを入力する。なお、
切替回路８は、ポーリング制御回路１の第６及び第７の
出力である第２のメモリ選択信号Ｇ及び切替対象指定信
号Ｈを制御信号として入力し、監視・制御情報送出部７
の出力と第２のメモリ６1 ，６2 の各出力を切り替える
ものである。
【００１２】次に以上のように構成された本実施例装置
の要部動作について説明する。ポーリング制御回路１
は、局内装置と接続されている加入者装置の台数ｎを認
識し、伝送路上での加入者装置毎のポーリング間隔を設
定するために、まず動作開始信号Ｂを用いて共通メモリ
回路３とデータ読出回路５とを動作可能状態に設定す
る。次に各加入者装置に対応して設けられた第１のメモ
リ２1 〜２n の伝送路上のタイムスロットに対応するア
ドレスに加入者装置番号情報Ａを書き込む。
の要部動作について説明する。ポーリング制御回路１
は、局内装置と接続されている加入者装置の台数ｎを認
識し、伝送路上での加入者装置毎のポーリング間隔を設
定するために、まず動作開始信号Ｂを用いて共通メモリ
回路３とデータ読出回路５とを動作可能状態に設定す
る。次に各加入者装置に対応して設けられた第１のメモ
リ２1 〜２n の伝送路上のタイムスロットに対応するア
ドレスに加入者装置番号情報Ａを書き込む。
【００１３】すると共通メモリ回路３は、ｎ組の第１の
メモリ２1 〜２n の同一アドレスからデータ（加入者装
置番号）を読み出す。ここで、同一アドレスから複数の
加入者装置番号が読み出された場合は、共通メモリ回路
３は、例えばｎの数値が小さい方の第１メモリから順に
データを読み出し、自身の先頭アドレスから順に書き込
むという調停を行う。こうして共通メモリ回路３のｎ番
目のアドレスまでデータが書き込まれると、ｎ＋１番目
のアドレスにはｎ組の第１のメモリの１つ増加したアド
レスからデータを読み出して書き込むという、上述の調
停と同一の動作を行う。以降、第１のメモリ２1 〜２n
のアドレスの終了ポインタまで上記調停動作を繰り返
す。
メモリ２1 〜２n の同一アドレスからデータ（加入者装
置番号）を読み出す。ここで、同一アドレスから複数の
加入者装置番号が読み出された場合は、共通メモリ回路
３は、例えばｎの数値が小さい方の第１メモリから順に
データを読み出し、自身の先頭アドレスから順に書き込
むという調停を行う。こうして共通メモリ回路３のｎ番
目のアドレスまでデータが書き込まれると、ｎ＋１番目
のアドレスにはｎ組の第１のメモリの１つ増加したアド
レスからデータを読み出して書き込むという、上述の調
停と同一の動作を行う。以降、第１のメモリ２1 〜２n
のアドレスの終了ポインタまで上記調停動作を繰り返
す。
【００１４】一方、データ読出回路５は、カウンタ４か
らのデータ読出タイミング信号Ｄに基づき共通メモリ回
路３から読み出したデータを主信号用のポーリング要求
としてポーリング制御回路１からの第２のメモリアドレ
ス指定信号Ｅで指定される第２のメモリ６に格納する。
また、監視・制御情報送出部７は、ポーリング制御回路
１からの加入者装置数情報Ｆを入力して監視・制御用の
ポーリング要求を切替回路８に出力する。
らのデータ読出タイミング信号Ｄに基づき共通メモリ回
路３から読み出したデータを主信号用のポーリング要求
としてポーリング制御回路１からの第２のメモリアドレ
ス指定信号Ｅで指定される第２のメモリ６に格納する。
また、監視・制御情報送出部７は、ポーリング制御回路
１からの加入者装置数情報Ｆを入力して監視・制御用の
ポーリング要求を切替回路８に出力する。
【００１５】この場合、切替回路８ではポーリング制御
回路１からの第２のメモリ選択信号Ｇを入力して二重化
された第２のメモリ６の何れか一方を選択する。また、
切替回路８はポーリング制御回路１からの切替対象指定
信号Ｈを入力して監視・制御情報送出部７からの出力と
選択された第２のメモリの出力とを切り替えながら、監
視・制御用のポーリング要求及び主信号用のポーリング
要求をポーリング要求信号Ｉとして加入者装置側へ出力
する。
回路１からの第２のメモリ選択信号Ｇを入力して二重化
された第２のメモリ６の何れか一方を選択する。また、
切替回路８はポーリング制御回路１からの切替対象指定
信号Ｈを入力して監視・制御情報送出部７からの出力と
選択された第２のメモリの出力とを切り替えながら、監
視・制御用のポーリング要求及び主信号用のポーリング
要求をポーリング要求信号Ｉとして加入者装置側へ出力
する。
【００１６】ところで、システムが運用中に伝送路に割
り当てる帯域を変更する場合は、ポーリング制御回路１
は、動作開始信号Ｂを用いて共通メモリ回路３及びデー
タ読出回路５を動作可能状態とし、変更を行う第１のメ
モリ２1 〜２n の情報を書き換える。この場合、共通メ
モリ回路３では、上述の調停動作が行われる。次に、ポ
ーリング制御回路１は、共通メモリ回路３で調停を行っ
た情報を、第２のメモリアドレス指定信号Ｅを用いて帯
域変更前と異なる他の第２のメモリに書き込む指示をデ
ータ読出回路５に対して行う。すると、データ読出回路
５は、共通メモリ回路３により調停された情報を読み出
して第２のメモリ６1 ，６2 のうち指定信号Ｅにより指
定された第２のメモリへ書き込む。
り当てる帯域を変更する場合は、ポーリング制御回路１
は、動作開始信号Ｂを用いて共通メモリ回路３及びデー
タ読出回路５を動作可能状態とし、変更を行う第１のメ
モリ２1 〜２n の情報を書き換える。この場合、共通メ
モリ回路３では、上述の調停動作が行われる。次に、ポ
ーリング制御回路１は、共通メモリ回路３で調停を行っ
た情報を、第２のメモリアドレス指定信号Ｅを用いて帯
域変更前と異なる他の第２のメモリに書き込む指示をデ
ータ読出回路５に対して行う。すると、データ読出回路
５は、共通メモリ回路３により調停された情報を読み出
して第２のメモリ６1 ，６2 のうち指定信号Ｅにより指
定された第２のメモリへ書き込む。
【００１７】そして、データ読出回路５の第２のメモリ
に対する書き込みが完了し次のポーリング制御を開始す
る時点で、ポーリング制御回路１は、第２のメモリ選択
信号Ｇを用い第２のメモリの選択を行う指示を切替回路
８に対して行う。切替回路８は、この第２のメモリ選択
信号Ｇにより選択された第２のメモリに記憶されている
共通メモリ回路３による調停情報を読み出してポーリン
グ要求信号Ｉとして出力する。このようにして運用中に
伝送路に割り当てる帯域を変更することができる。
に対する書き込みが完了し次のポーリング制御を開始す
る時点で、ポーリング制御回路１は、第２のメモリ選択
信号Ｇを用い第２のメモリの選択を行う指示を切替回路
８に対して行う。切替回路８は、この第２のメモリ選択
信号Ｇにより選択された第２のメモリに記憶されている
共通メモリ回路３による調停情報を読み出してポーリン
グ要求信号Ｉとして出力する。このようにして運用中に
伝送路に割り当てる帯域を変更することができる。
【００１８】また、システムが運用中に伝送路に割り当
てる帯域の設定並びに変更を行わない場合は、ポーリン
グ制御回路１は、動作開始信号Ｂを用いて共通メモリ回
路３及びデータ読出回路５を動作禁止状態とし、切替回
路８に対して第２のメモリ選択信号Ｇを用いて選択する
第２のメモリを指定すると共に、切替対象指定情報Ｈを
用いて、常時選択された第２のメモリ及び監視・制御情
報送出部７の各出力を切り替えながらポーリング要求信
号Ｉを出力するための指示を行う。
てる帯域の設定並びに変更を行わない場合は、ポーリン
グ制御回路１は、動作開始信号Ｂを用いて共通メモリ回
路３及びデータ読出回路５を動作禁止状態とし、切替回
路８に対して第２のメモリ選択信号Ｇを用いて選択する
第２のメモリを指定すると共に、切替対象指定情報Ｈを
用いて、常時選択された第２のメモリ及び監視・制御情
報送出部７の各出力を切り替えながらポーリング要求信
号Ｉを出力するための指示を行う。
【００１９】このように、局内装置側で、各加入者装置
から送出されるバースト信号の送出タイミングを一元管
理すると共に、主信号用のポーリング要求を格納するメ
モリを二重化しているため、ＰＤＳ伝送システムにおい
て、複数の加入者装置から局内装置へ送出されるバース
ト信号を衝突させることなく、かつこのバースト信号の
帯域を運用中にダイナミックに増減できる。
から送出されるバースト信号の送出タイミングを一元管
理すると共に、主信号用のポーリング要求を格納するメ
モリを二重化しているため、ＰＤＳ伝送システムにおい
て、複数の加入者装置から局内装置へ送出されるバース
ト信号を衝突させることなく、かつこのバースト信号の
帯域を運用中にダイナミックに増減できる。
【００２０】
【発明の効果】以上説明したように本発明によれば、ポ
ーリング制御回路から加入者装置番号情報が第１のメモ
リのポーリング位置に対応したアドレスに記憶される
と、共通メモリ回路は動作開始信号の入力に基づき第１
のメモリから加入者装置番号情報を示すデータを読み出
し、データ読み出しの際に複数の第１のメモリ間で同一
アドレスにデータが重複した場合は調停を行うと共に、
データ読出回路は動作開始信号及びデータ読出タイミン
グ信号に基づき共通メモリ回路からデータを読み出し、
読み出したデータを二重化された第２のメモリのうちメ
モリアドレス指定信号に応じたメモリに書き込む一方、
切替回路は第２のメモリのうちメモリ選択信号に応じた
メモリを選択してデータを読み出しポーリング要求信号
として加入者装置へ出力するようにしたので、局内装置
側で各加入者装置からのバースト信号の送出タイミング
を一元管理でき、かつ主信号用のポーリング要求を格納
するメモリが二重化されているため、複数の加入者装置
から局内装置へ送出されるバースト信号を衝突させるこ
となくこのバースト信号の帯域を運用中にダイナミック
に増減することができる。また、切替回路はポーリング
制御回路からの切替対象指定信号を入力して第２のメモ
リ及び監視・制御情報送出部の何れか一方の出力をポー
リング要求として出力するようにしたので、システムの
運用中に監視及び制御用のポーリング要求を加入者装置
側へ出力することができる。
ーリング制御回路から加入者装置番号情報が第１のメモ
リのポーリング位置に対応したアドレスに記憶される
と、共通メモリ回路は動作開始信号の入力に基づき第１
のメモリから加入者装置番号情報を示すデータを読み出
し、データ読み出しの際に複数の第１のメモリ間で同一
アドレスにデータが重複した場合は調停を行うと共に、
データ読出回路は動作開始信号及びデータ読出タイミン
グ信号に基づき共通メモリ回路からデータを読み出し、
読み出したデータを二重化された第２のメモリのうちメ
モリアドレス指定信号に応じたメモリに書き込む一方、
切替回路は第２のメモリのうちメモリ選択信号に応じた
メモリを選択してデータを読み出しポーリング要求信号
として加入者装置へ出力するようにしたので、局内装置
側で各加入者装置からのバースト信号の送出タイミング
を一元管理でき、かつ主信号用のポーリング要求を格納
するメモリが二重化されているため、複数の加入者装置
から局内装置へ送出されるバースト信号を衝突させるこ
となくこのバースト信号の帯域を運用中にダイナミック
に増減することができる。また、切替回路はポーリング
制御回路からの切替対象指定信号を入力して第２のメモ
リ及び監視・制御情報送出部の何れか一方の出力をポー
リング要求として出力するようにしたので、システムの
運用中に監視及び制御用のポーリング要求を加入者装置
側へ出力することができる。
【図１】 本発明の一実施例を示すブロック図である。
１…ポーリング制御回路、２1 〜２n …第１のメモリ、
３…共通メモリ回路、４…カウンタ、５…データ読出回
路、６1 ，６2 …第２のメモリ、７…監視・制御情報送
出部、８…切替回路、Ａ…加入者装置番号情報、Ｂ…動
作開始信号、Ｃ…カウンタ初期値設定信号、Ｄ…データ
読出タイミング信号、Ｅ…第２のメモリアドレス指定信
号、Ｆ…加入者装置数情報、Ｇ…第２のメモリ選択信
号、Ｈ…切替対象指定信号。
３…共通メモリ回路、４…カウンタ、５…データ読出回
路、６1 ，６2 …第２のメモリ、７…監視・制御情報送
出部、８…切替回路、Ａ…加入者装置番号情報、Ｂ…動
作開始信号、Ｃ…カウンタ初期値設定信号、Ｄ…データ
読出タイミング信号、Ｅ…第２のメモリアドレス指定信
号、Ｆ…加入者装置数情報、Ｇ…第２のメモリ選択信
号、Ｈ…切替対象指定信号。
Claims (2)
- 【請求項１】 伝送路に配設されたスターカプラを介し
局内装置と複数の加入者装置とがバースト信号の双方向
通信を行うパッシブダブルスター伝送システムにおい
て、 局内装置に接続されている加入者装置の数を認識すると
共に伝送路上における局内装置の各加入者装置に対する
ポーリング間隔を設定するポーリング制御回路と、各加
入者装置に対応して設けられポーリング制御回路からの
加入者装置番号情報をポーリング位置に対応したアドレ
スに記憶する複数の第１のメモリと、ポーリング制御回
路からの動作開始信号の入力に基づき第１のメモリの出
力を示すポーリング位置に対応するアドレス及び加入者
装置番号情報を示すデータを読み込むと共に、複数の第
１のメモリ間で同一アドレスにデータが重複した場合は
調停を行う共通メモリ回路と、ポーリング制御回路から
の初期値設定信号を入力してデータ読出タイミング信号
を生成するカウンタと、二重化された第２のメモリと、
前記動作開始信号及びデータ読出タイミング信号に基づ
いて共通メモリ回路からデータを読み出すと共に、読み
出したデータを前記二重化された第２のメモリのうちポ
ーリング制御回路からのメモリアドレス指定信号に応じ
たメモリに書き込むデータ読出回路と、前記二重化され
た第２のメモリのうちポーリング制御回路からのメモリ
選択信号に応じたメモリを選択してデータを読み出しポ
ーリング要求信号として加入者装置へ出力する切替回路
とを局内装置に備え、システム運用中に各加入者装置か
ら送信されるバースト信号の帯域を増減可能とすること
を特徴とするバースト信号送出管理用メモリを用いたダ
イナミックポーリング方式。 - 【請求項２】 請求項１記載のバースト信号送出管理用
メモリを用いたダイナミックポーリング方式において、 ポーリング制御回路からの加入者装置数情報を入力して
切替回路へ監視及び制御用のポーリング要求を出力する
監視・制御情報送出部を局内装置に備え、切替回路はポ
ーリング制御回路からの切替対象指定信号を入力して第
２のメモリ及び監視・制御情報送出部の何れか一方の出
力を前記ポーリング要求信号として出力することを特徴
とするバースト信号送出管理用メモリを用いたダイナミ
ックポーリング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06235404A JP3138597B2 (ja) | 1994-09-29 | 1994-09-29 | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06235404A JP3138597B2 (ja) | 1994-09-29 | 1994-09-29 | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897842A JPH0897842A (ja) | 1996-04-12 |
| JP3138597B2 true JP3138597B2 (ja) | 2001-02-26 |
Family
ID=16985598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06235404A Expired - Fee Related JP3138597B2 (ja) | 1994-09-29 | 1994-09-29 | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138597B2 (ja) |
-
1994
- 1994-09-29 JP JP06235404A patent/JP3138597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897842A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8484390B2 (en) | Message handler and method for controlling access to data of a message memory of a communications module | |
| JPH1083372A (ja) | 遠隔メモリ間でデータを移動する回路、およびそのような回路を含む計算機 | |
| JP3138597B2 (ja) | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 | |
| JP4430053B2 (ja) | 半導体メモリシステムおよび半導体メモリチップ | |
| JP3302845B2 (ja) | 固定周期のカウンタ及びメモリを用いたダイナミックポーリング方式 | |
| JPS61217858A (ja) | デ−タ伝送装置 | |
| JP3178474B2 (ja) | 通信制御装置 | |
| KR100819968B1 (ko) | 반도체 메모리 시스템 및 반도체 메모리 칩 | |
| JP3225589B2 (ja) | 多チャンネル多重通信コントローラー | |
| JP3233470B2 (ja) | コンピュータシステム | |
| JPS60258638A (ja) | 磁気デイスク装置の制御方式 | |
| JPH10173618A (ja) | バススイッチ装置およびその転送順序変換方法 | |
| JP2590695B2 (ja) | 時分割スイッチ回路 | |
| JP3299060B2 (ja) | ダイナミックポーリング制御装置 | |
| JP2754692B2 (ja) | データ処理装置 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPH07107577A (ja) | 時分割タイムスロット入替回路 | |
| JPH0652101A (ja) | データバッファ用マルチポートメモリ | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPS644385B2 (ja) | ||
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH0884356A (ja) | サービススイッチングポイント | |
| JPH01183757A (ja) | コンピュータシステムのバス拡張装置 | |
| JPH0160864B2 (ja) | ||
| JPH052551A (ja) | Ｄｍａ転送制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |