JPH01183757A - コンピュータシステムのバス拡張装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野］ 本発明は、中央処理装置に階層的に接続された複数の入
出力装置との間で情報の送受信を行うコンピュータシス
テムのバス拡張装置に関するものである。

［従来の技術］ コンピュータシステムにおいては、一般に、中央処理装
置（ＣＰＵ）と複数の入出力装置（以下Ｉ１０装置とい
う）とを各種のバス及び制御線を介して結び、それらの
間で情報の送受信を行なっている。

従来技術による非拡張（固定的）システムにおいては、
第５図に示すようにマイクロプロセッサからなるＣＰＵ
　１が共通アドレスバスＡＢ及び共通データバスＤＢを
介して記憶部２．システム制御部３．コンソール４．そ
れに多数の１１０装置５’ｌ、５′２．〜５′１に接続
され、ｃｐｕｉとＩ１０装’１１５　’　１をはじめと
する上記付属装置との間で通信が行なわれている。ただ
し、同図では制御線は省略しである。

このようなシステムにおいて、既存のＩ１０装置の外に
さらに多数のＩ１０装置を接続してシステムの拡張をす
る必要性が生ずる場合がある。

その際には、前記バスを拡張しなければならない。

このバス拡張方法に関して、従来技術は第６図に示すよ
うな構成をとっている。

すなわち、例えば、第５図における１１０装置５’ｉ（
ｉは工〜ｈのいずれか一つ、以下、同じ、第６図は１＝
ｉの場合を示す、）に下位Ｉ１０装置を接続して拡張ブ
ロックを構成する場合は、その特定のＩ１０装置５’ｎ
に下位１１０装置を選択しうる選択回路（図示せず）を
有する通常のＩ１０装置５′ｉを用い、その上位Ｉ１０
装［５’ｉに対してＩ１０装置５′ｉからの許可信号を
受信可能な入力端子を有する下位１１０装置６′１〜６
’ｒ＋を共通データバスＤＢ’　ｓ及び各許可信号線０
１〜ａｎを介して接続し、これらの各下位１１０装置６
′ｏ　（選択回路は有していない）が前記上位Ｉ１０装
置５′ｉを介してＣＰＵ１と通信しうるようになってい
る。

第７図は第６図に示した上位Ｉ１０装置５′ｉの詳細な
構成を示す、該装置において、各下位Ｉ１０装置６′１
〜６′ｎのアドレスを記憶する記憶部１０は、共通バス
ＤＢのデータの内容をバッファ１２′及び下位共通バス
ＤＢ’　ｓを介してグループアドレスとして記憶し、記
憶された内容を下位Ｉ１０装置アドレスの形式で読出し
、許可信号線Ｇｌ　、　ａｘ　、・・・Ｇｉ上に各許可
信号をそれぞれ出力して、各下位Ｉ１０装置を個々に選
択するようになっている。なお、第７図においてＣＰｔ
Ｊｉから発せられる制御線Ｃ上の制御信号は入力／出力
動作を制御し、第６図のＣＰＵ１と上位Ｉ１０装π５′
ｉならびに下位Ｉ１０装置６′１との間の通信を制御し
ている。

［発明が解決しようとする問題点］ しかしながら、上記従来技術によるバス拡張方式では、
上位Ｉ１０装置は選択回路を介して下位１１０装置を選
択するので、許可信号用の出力端子と出力線は下位Ｉ１
０装置の数だけ準備しなければならない、また、各下位
１１０装置は許可信号用の特殊な入力端子を持たなけれ
ばならないとともに、上位Ｉ１０装置から各下位Ｉ１０
装置ヘアドレス線が接続されていないので、選択回路を
有する上位Ｉ１０装置と同じものを下位１１０装置とし
て用いることができない。

従って、この発明はＩ１０装置に対して下位１１０装置
を、簡単な構成で階層的に接続して、システムバスの拡
張を容易にできるようにすることを目的とする。

［問題を解決するための手段］ 第１図は上記問題点を解決する本発明によるバス拡張装
置の基本構成を示す０本発明においては、図示のように
各上位１１０装置５１〜５ｎからアドレス用共通サブバ
スＡＢｓ１及びデータ用共通サブバスＤＢｓｌを設け、
これらのバスにそれぞれ下位の各】１０装置６１〜６ｎ
を接続する。さらに、システムの拡大を図る場合は、任
意の前記下位Ｉ１０装置６ｉ（ｉ番目の下位１１０装置
、第１図ではｎ番目）からさらに同様にアドレス用及び
データ用共通サブバスＡＢｓ２　。

ＤＢｓ２を設け、該共通サブバスＡＢＳ２　。

ＤＢｓ２を介して各下位Ｉ１０装置７１〜７０を当該下
位Ｉ１０装置６１に接続する（なお、図中では制御線は
省略しである）。

従って、本発明においては、後続の各１１０装置から見
た各共通サブバスは共通メインバスＭＢｌ　、ＭＢ２と
等価になる。

また、各１１０装置には、ＣＰＵより与えられるデータ
に基いて下位Ｉ１０装置を選択しうる選択手段を備え、
その選択手段は非拡張モードと拡張モードに切替えるモ
ード切替え手段を有している。

［作用］ 前記ＣＰＵより下位１１０装置を有するＩ１０装置に対
して制御信号を送って非拡張モードに指定し、当該Ｉ１
０装置のアドレスを送ると、当該Ｉ１０装置とＣＰＵと
の間で送受信が行われる。

また、拡張モードにモードを切替え、下位１１０装置の
アドレスを含むデータを送ると、そのデータを受けた上
位Ｉ１０装置はそのデータを下゛位１１０装置に転送す
る。従って、ＣＰＵと当該下位１１０装置どの間で送受
信が行われる。

ｃｐｕと各段の各１７０装置５１〜５ｎ　、　６１〜６
ｎ　、７＞〜７１とはアドレス用及びデータ用の共通メ
インバスＭＢｔ　、ＭＢ２、共通サブバスＡＢｓ１　、
ＤＢｓｌ　、ＡＢｓ２　、ＤＢＳ２・・・を介して接続
されているので、各１１０装置には、同一の通常の１７
０装置が使用できるとともに、共通サブバスの数を増加
することによって理論上無限の１７０装置を共通メイン
バスに接続できる。

［この発明の実施例］ 第２図は本発明による実施例の詳細な構成を示す、すな
わち、第２図は、第１図におけるシステム中の上位Ｉ１
０装置５１〜５０に用いられるモジュールの構成及び付
属するアドレス用及びデータ用共通サブバスＡＢｓｉ　
、ＤＢｓｉと共通メインバスＭＢ、、ＭＢ２との関係を
示している。

第１図においては、下位Ｉ１０装置６１にさらに下位Ｔ
１０装Ｗ１７１〜７ｎが接続されて、この下位Ｉ１０装
置６ｎは下位１１０装置７１〜７ｎに対して上位Ｔ１０
装でとなるので、下位Ｉ１０装置６ｎにも、第２図のモ
ジュールが使用される。

この場合は、第１図の５ｎのＡＢｓｌ　、ＤＢｓ】、６
１のＡＢＳ２　、ＤＢｓ２がそれぞれ第２図のＭＢＩ　
、ＭＢ２　、ＡＢｓｉ　、ＤＢｓｉに相当する。

第２図中、１１〜１７はバッファ、１８は記憶部であっ
て、バス拡張モード時にデータ用共通メインバスＭＢ１
の内容を各下位Ｉ１０装置のグループアドレスとして記
憶するもの、１９はバス非拡張モード／拡張モードのモ
ード切替部、２０はデータバス制御部、２１は各１／Ｑ
装置のバス利用について発生する衝突時即を調整するＩ
ＤＢチャンネルをそれぞれ示す。

このように構成された装置の動作を次に説明する。

通常のバス非拡張モード時には、ＣＰＵ　１（第１図）
から主制御線ＭＣを介して送られ、かつバッファ１６内
で波形整形された制御信号により、モード切替部１９が
非拡張モード側に投入されているので、その出力信号に
よりバスＭＢ、のアドレス情報をバッファ１１及びバッ
ファ１２を介して直接、サブバスＡＢｓｉへ転送する。

なお、バッファ１１は送られてきた情報の波形整形を行
なうものである。また、非拡張モード時はデータバス制
御部２０も主制御縁ＭＣからの制御信号に基いてバッフ
ァ１４と１５のデータ流方向を１４から１５方向に切替
えるようになっているので、バスＭＢ、から送られてく
るデータが上記アドレスで指定された下位Ｉ１０装置へ
サブバスＤＢｓｉを介して直接転送される。

次に、バス拡張時には、前記主制御線Ｍｅからの制御信
号によりモード切替部１９がバス拡張モードに切替えら
れる。すなわちバッファ１２は非活性側、バッファ１３
は活性側に切替えられる。また、拡張時はｃｐｕ、から
は下位Ｉ１０装置を指定するアドレスを含むデータをバ
スＭＢ２に出力する。従って、バスＭＢ２を介して送ら
れたデータの内容がバッファ１４と１５を介して記憶部
１８の特定番地に下位１１０装置のグループアドレスと
して記憶される。

従って、このようにして各下位１１０装置６１〜６ｎ　
　（第１図参照）に対するグループアドレスとして記憶
されたデータが記憶部１８から読出されると、バッファ
１３を介してサブバスＡＢｓｉ上に送り出され、任意の
下位１１０装置６１が指定される。従って、バス拡張モ
ード時に指定された下位Ｉ１０装置に対してＣＰＵＩが
出力したデータをバスＭＢ２　、バッファ１４と１５及
びサブバスＤＢｓｉを介して転送することができる。

なお、上述したバス拡張モード時の動作説明については
、ＣＰＵＩがデータ送り手で下位Ｉ１０装置６１〜６１
が受は手であったが（ＣＰＵ出力モード）、逆の場合す
なわち下位Ｉ１０装置６１〜６ｎが送り手でｃｐｕｉが
受は手（ＣＰＵ入力モード）である場合は、データバス
制御部２０が当該Ｉ１０装置５：に支配されている下位
Ｉ１０装置をＣＰＵＩが指定しているかを判断する。そ
して、指定していると判断すると、制御方向の反転を表
わすＭＣ線上の制御信号によってデータの流れをサブバ
スＤＢｓｉ→バッファ１５→バッファ１４→メインバス
ＭＢ２の方向に切替える。

この後に、ＣＰＵＩが指定した特定の下位Ｉ１０装置６
１からのデータが当該Ｉ１０装置５１を介して上記逆デ
ータ路を通ってｃｐｕｉに送られる。

なお、ＣＰＵＩが出力モードから入力モードへ切替る場
合、あるいはその逆の入力モードから出力モードへ切替
えることは、データの流れの方向が変ることであるから
、一定の遅延時間が必要となる。この遅延動作が主制御
線ＭＣ上の制御信号によりバッファ１４と１５間のＩＤ
Ｂチャンネル２１において行なわれ、前記ＣＰＵ１の入
／出力切替時におけるデータ用メインバスＭＢ２とサブ
バスＤＢｓｉの使用に関する衝突が回避される。

なお、本発明によるバス拡張方式においては、第１段目
の各１１０装置５１とそれに従属する下位Ｉ１０装置６
１をモジュール化すれば、簡単に同様に次々と多階層的
にシステムバスの拡張が実現できる。

既に述べたように、例えば、第１段目の当該Ｉ１０装置
５１にはＣＰＵからアクセスできる記憶部２を設けるこ
とができるので、柔軟なシステムバスの拡張が行なえる
。

第３図は、上記モジュールを用いて第２図の装置で言及
したバスの非拡張モードに等価な一つのシステムを構成
した例を示しである。これについて掻く簡単に述べれば
、ＣＰＵ１と第１段目の当該Ｉ１０装置５１の間がアド
レス用及びデータ用の共通バスＭＢＩ　、ＭＢ２で接続
され、上記Ｉ１０装置５１に付属装置が接続されるよう
になっている。

第４図は、第１図及び第２図で説明した本発明によるＣ
ＰＵＩと各段の下位Ｉ１０装置との間でメインデータバ
ス及びサブデータバスを介して行なわれる、すでに述べ
た動作をタイミング図で表わし、従来方式と比較したも
のである。

データバス中を流れるデータの方向を切替える際に、本
発明においては、既に述べたように遅延時間を持たせて
バス利用における衝突（Ｂ合）を防止している。

［この発明の効果］ 以上述べたように、本発明においては、ＣＰＵと第１段
目の各１１０装置を結ぶアドレス用及びデータ用共通バ
スと同様な共通サブバスを、第２段目以降の下位Ｉ１０
装置にも設けることによって、システムバスの拡張を簡
単に実現できるとともに、各段に接続されるＩ１０装置
はいずれも全て同一の形式のものが使用できるので、煩
雑さがない、また、下位Ｉ１０装置を理論上、無制限に
多数接続できる。

また、従来のこの種の方式を実現する装置においては、
接続される下位Ｉ１０装置の数が増大するにつれて、ラ
インインピーダンスの不整合による歪みが伝送される情
報に生じるが、本発明においては多対の一方のバッファ
により整形され解決されている。

さらに、本発明は、システムバス利用における衝突が回
避されるので、該バス利用衝突による電源ラインの乱れ
が未然に回避できる、等の効果を奏する。

【図面の簡単な説明】

第１図は本発明によるシステムバス拡張方式の基本図、
第２図は第１図の第１段目の上位Ｉ１０装置の構成とバ
スの関係との詳細図、第３図は第２図におけるバス非拡
張モードにおける等価構成図、第４図は本発明と従来方
式との比較動作タイミング図、第５図は従来技術による
バス非拡張方式を示すブロック図、第６図は従来技術に
よるバス拡張方式の実例を示すブロック図、第７図は第
２図に対応する従来技術による上位Ｉ１０装置の詳細な
構成と下位Ｉ１０装置との関連を示すブロック図である
。 １・・・ＣＰＵ、 ２・・・記憶部、 ３・・・システム制御部、 ４・・・コンソール、 ＭＢｌ　、ＭＢ２・・・共通メインバス、５１〜５ｉ・
・・上位Ｉ１０装置、 ＡＢｓｌ　、ＤＢｓｌ　、ＡＢＳ２　、ＤＢｓ２・・・
共通サブバス、 ６１〜６ｈ・・・下位Ｉ１０装置、 ７１〜７０・・・次段の下位Ｉ１０装置、１１〜１７・
・・バッファ、 １８・・・記憶部、 １９・・・モード切替え部、 ２０・・・データバス制御部。 特許出願人　　日本信号株式会社

Claims (3)

【特許請求の範囲】
1. （１）中央処理装置がアドレス用及びデータ用の共通メ
   インバスを介して複数の入出力装置を含む付属装置に接
   続されたコンピュータシステムにおいて、 （イ）前記中央処理装置と接続されるべき任意の上位入
   出力装置とこれに従属する下位入出力装置との間をアド
   レス用及びデータ用共通サブバスで接続し、 （ロ）上位入出力装置には全て前記中央処理装置より与
   えられるデータに基いて各下位入出力装置を選択する選
   択手段を有する同一形式の入出力装置を使用し、 （ハ）前記選択手段内に前記中央処理装置から発せられ
   る制御信号に基いてバス非拡張モード又は拡張モードに
   切替えるモード切替え手段を備えてなり、 （ホ）前記モード切替え手段によるモード切替えにより
   前記中央処理装置と前記各上位入出力装置に従属する各
   下位入出力装置群との間でデータの送受信を拡大的に行
   なうようにしたことを特徴とするコンピュータシステム
   のバス拡張装置。
2. （２）モード切替え手段は、データ用共通メインバスよ
   り入力するデータを記憶する記憶部と、上位の共通メイ
   ンバスより下位の共通サブバスに出力するバッファ及び
   前記記憶部よりのデータを前記共通サブバスに出力する
   バッファと、制御線より入力する制御信号により前記バ
   ッファに選択的に出力指令信号を出力するモード切替え
   部とからなることを特徴とする特許請求の範囲第１項の
   コンピュータシステムのバス拡張装置。
3. （３）前記各上位入出力装置は前記中央処理装置がデー
   タ出力モードからデータ入力モードへ、又はその逆に切
   替わる際に、前記中央処理装置より入力する制御信号に
   従って切替えられ、前記各データ用共通バスを通るデー
   タ流の方向が反転する際に生ずる前記共通バスの使用に
   おける衝突を回避する遅延時間を与えるデータバス制御
   部を有していることを特徴とする特許請求の範囲第１項
   のコンピュータシステムのバス拡張装置。