JP2636253B2 - 拡張バス方式 - Google Patents
拡張バス方式Info
- Publication number
- JP2636253B2 JP2636253B2 JP20310687A JP20310687A JP2636253B2 JP 2636253 B2 JP2636253 B2 JP 2636253B2 JP 20310687 A JP20310687 A JP 20310687A JP 20310687 A JP20310687 A JP 20310687A JP 2636253 B2 JP2636253 B2 JP 2636253B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- bus
- signal
- circuit
- extended
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアドレス・バスに係り、特にアドレス・バス
上にバス・アクセス許可信号が含まれる拡張バスで、ア
ドレスがアクセス中ずつと確定している拡張バスとアド
レスがアクセスの途中で次にアクセスを行なうアドレス
に切り換える拡張バスを使用する拡張装置を共用に使用
するための拡張バス方式に関するものである。
上にバス・アクセス許可信号が含まれる拡張バスで、ア
ドレスがアクセス中ずつと確定している拡張バスとアド
レスがアクセスの途中で次にアクセスを行なうアドレス
に切り換える拡張バスを使用する拡張装置を共用に使用
するための拡張バス方式に関するものである。
従来、この種の拡張バス方式は、別々のアドレス・バ
スを持つことにより対処していた。
スを持つことにより対処していた。
上述した従来の拡張バス方式では、別々のアドレス・
バスを設けているので、拡張バスの信号線の本数が多く
なるという問題点があつた。
バスを設けているので、拡張バスの信号線の本数が多く
なるという問題点があつた。
本発明の拡張バス方式は、所定のアドレス領域をアド
レスがアクセス中ずつと確定している拡張バスへ割り当
てるアドレス・デコード回路と、このアドレス・デコー
ド回路の出力をアクセス中保持するアドレス・イネーブ
ル信号ラツチ回路と、上記アドレス・デコード回路でデ
コードされたアドレス領域をアクセス中，アドレスを保
持するアドレス・ラツチ回路と、このアドレス・ラツチ
回路のアドレス保持タイミングを作成するアドレス・ラ
ツチ制御回路と、上記アドレス・イネーブル信号ラツチ
回路の出力とアドレス・バス上のバス・アクセス許可信
号を切り換えて複数の拡張スロツトへ与える複数のセレ
クト回路とを有するようにしたものである。
レスがアクセス中ずつと確定している拡張バスへ割り当
てるアドレス・デコード回路と、このアドレス・デコー
ド回路の出力をアクセス中保持するアドレス・イネーブ
ル信号ラツチ回路と、上記アドレス・デコード回路でデ
コードされたアドレス領域をアクセス中，アドレスを保
持するアドレス・ラツチ回路と、このアドレス・ラツチ
回路のアドレス保持タイミングを作成するアドレス・ラ
ツチ制御回路と、上記アドレス・イネーブル信号ラツチ
回路の出力とアドレス・バス上のバス・アクセス許可信
号を切り換えて複数の拡張スロツトへ与える複数のセレ
クト回路とを有するようにしたものである。
本発明においては、アドレスがアクセス中ずつと確定
している拡張バスとアドレスがアクセスの途中で次にア
クセスを行なうアドレスに切り換える拡張バスを共用す
る。
している拡張バスとアドレスがアクセスの途中で次にア
クセスを行なうアドレスに切り換える拡張バスを共用す
る。
以下、図面に基づき本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の一実施例を示すブロツク図である。
図において、１は所定のアドレス領域をアドレスがア
クセス中ずつと確定している拡張バスへ割り当てるアド
レス・デコード回路、２はこのアドレス・デコード回路
１の出力をアクセス中保持するアドレス・イネーブル信
号ラツチ回路、３はアドレス・デコード回路１でデコー
ドされたアドレス領域をアクセス中，アドレスを保持す
るアドレス・ラツチ回路、４はこのアドレス・ラツチ回
路３のアドレス保持タイミングを作成するアドレス・ラ
ツチ制御回路、51,52,53はアドレス・イネーブル信号ラ
ツチ回路２の出力とアドレス・バス上のバス・アクセス
許可信号を切り換えて複数の拡張スロツト61,62,63へ与
える複数のセレクト回路である。
クセス中ずつと確定している拡張バスへ割り当てるアド
レス・デコード回路、２はこのアドレス・デコード回路
１の出力をアクセス中保持するアドレス・イネーブル信
号ラツチ回路、３はアドレス・デコード回路１でデコー
ドされたアドレス領域をアクセス中，アドレスを保持す
るアドレス・ラツチ回路、４はこのアドレス・ラツチ回
路３のアドレス保持タイミングを作成するアドレス・ラ
ツチ制御回路、51,52,53はアドレス・イネーブル信号ラ
ツチ回路２の出力とアドレス・バス上のバス・アクセス
許可信号を切り換えて複数の拡張スロツト61,62,63へ与
える複数のセレクト回路である。
そして、7bはアドレス・バスで、ここでは、19ビツト
で構成されているものとし、また、7aはバス・アクセス
許可信号で、ここではBHE信号とBLE信号の２本で構成さ
れているものとする。また、このBHE信号およびBLE信号
はアドレスの一部であり、BHE信号が出力されていると
きはデータ・バスの上半分,BHE信号が出力されていると
きはデータ・バスの下半分がアクセス可能となる。な
お、システムのアドレス出力形式はアドレスがアクセス
途中で次にアクセスをするアドレスに切り換える方式と
し、この方式の拡張バスを拡張バスＡとする。また、ア
クセス中アドレスがずつと確定している方式の拡張バス
を拡張バスＢとする。
で構成されているものとし、また、7aはバス・アクセス
許可信号で、ここではBHE信号とBLE信号の２本で構成さ
れているものとする。また、このBHE信号およびBLE信号
はアドレスの一部であり、BHE信号が出力されていると
きはデータ・バスの上半分,BHE信号が出力されていると
きはデータ・バスの下半分がアクセス可能となる。な
お、システムのアドレス出力形式はアドレスがアクセス
途中で次にアクセスをするアドレスに切り換える方式と
し、この方式の拡張バスを拡張バスＡとする。また、ア
クセス中アドレスがずつと確定している方式の拡張バス
を拡張バスＢとする。
アドレス・デコード回路１はアドレス・バス7bとバス
・アクセス許可信号7aで示される00000HからFFFFFHまで
のアドレス空間のうち一部を拡張バスＢ方式へ割り当て
るための回路である。ここで、この拡張バスＢ方式に割
り当てられるアドレス領域をC0000HからFFFFFHとし、残
りを拡張バスＡ方式に割り当てられるものとする。そし
て、1aはアドレス・デコード回路１から出力される領域
Ｂデコード信号Ａであり、ここでは、DBHE信号とDBLE信
号で構成されているものとする。1bはアドレス・デコー
ド回路１から出力される領域Ｂデコード信号Ｂである。
なお、領域Ｂデコード信号A1aのDBHE信号はBHE信号の条
件が含まれ、またDBLE信号はBLE信号の条件が含まれて
いるが、領域Ｂデコード信号B1bにはBHE信号,BLE信号の
どちらとも条件に含まれていない。
・アクセス許可信号7aで示される00000HからFFFFFHまで
のアドレス空間のうち一部を拡張バスＢ方式へ割り当て
るための回路である。ここで、この拡張バスＢ方式に割
り当てられるアドレス領域をC0000HからFFFFFHとし、残
りを拡張バスＡ方式に割り当てられるものとする。そし
て、1aはアドレス・デコード回路１から出力される領域
Ｂデコード信号Ａであり、ここでは、DBHE信号とDBLE信
号で構成されているものとする。1bはアドレス・デコー
ド回路１から出力される領域Ｂデコード信号Ｂである。
なお、領域Ｂデコード信号A1aのDBHE信号はBHE信号の条
件が含まれ、またDBLE信号はBLE信号の条件が含まれて
いるが、領域Ｂデコード信号B1bにはBHE信号,BLE信号の
どちらとも条件に含まれていない。
アクセス・イネーブル信号ラツチ回路２は領域Ｂデコ
ード信号A1aをラツチする回路であり、2aはこのアクセ
ス・イネーブル信号ラツチ回路２から出力される領域Ｂ
イネーブル信号である。ここではBBHE信号とBBLE信号の
２本で構成されるものとする。
ード信号A1aをラツチする回路であり、2aはこのアクセ
ス・イネーブル信号ラツチ回路２から出力される領域Ｂ
イネーブル信号である。ここではBBHE信号とBBLE信号の
２本で構成されるものとする。
セレクト回路51,52,53は各々接続される拡張スロツト
に出力する信号を領域Ｂイネーブル信号2aとバス・アク
セス許可信号7aから選択する回路であり、51b,52b,53b
は各々接続される拡張スロツトへ接続される装置のバス
・タイプをセレクト回路51,52,53へ知らせるバス・タイ
プ選択線である。そして、51a,52a,53aはセレクト回路5
1,52,53で選択される信号を拡張スロツトへそれぞれ伝
えるアクセス・イネーブル信号線である。7cはアドレス
・バス7bをラツチするタイミングを知らせるアドレス・
ラツチ信号である。
に出力する信号を領域Ｂイネーブル信号2aとバス・アク
セス許可信号7aから選択する回路であり、51b,52b,53b
は各々接続される拡張スロツトへ接続される装置のバス
・タイプをセレクト回路51,52,53へ知らせるバス・タイ
プ選択線である。そして、51a,52a,53aはセレクト回路5
1,52,53で選択される信号を拡張スロツトへそれぞれ伝
えるアクセス・イネーブル信号線である。7cはアドレス
・バス7bをラツチするタイミングを知らせるアドレス・
ラツチ信号である。
アドレス・ラツチ制御回路４は領域Ｂデコード信号B1
bとアドレス・ラツチ信号7cよりアドレス・ラツチ回路
３がアドレスをラツチするタイミングを作成する回路で
あり、4aはこのアドレス・ラツチ制御回路４の出力をア
ドレス・ラツチ回路３へ伝える拡張アドレス・ラツチ信
号である。アドレス・ラツチ回路３はアドレス・バス7b
をアドレス・ラツチ制御回路４の指示でラツチする回路
である。なお、このアドレス・ラツチ回路３は拡張アド
レス・ラツチ信号4aが“1"のときアドレス・バス7bの値
をそのまま通過出力し、拡張アドレス・ラツチ信号4aが
“0"へ変化するときアドレス・バス7bの値をラツチする
ものとする。3aはアドレス・ラツチ回路３の出力を拡張
スロツト61,62,63へ伝える拡張アドレス・バスである。
そして、拡張スロツト61,62,63は拡張装置を接続するも
のである。
bとアドレス・ラツチ信号7cよりアドレス・ラツチ回路
３がアドレスをラツチするタイミングを作成する回路で
あり、4aはこのアドレス・ラツチ制御回路４の出力をア
ドレス・ラツチ回路３へ伝える拡張アドレス・ラツチ信
号である。アドレス・ラツチ回路３はアドレス・バス7b
をアドレス・ラツチ制御回路４の指示でラツチする回路
である。なお、このアドレス・ラツチ回路３は拡張アド
レス・ラツチ信号4aが“1"のときアドレス・バス7bの値
をそのまま通過出力し、拡張アドレス・ラツチ信号4aが
“0"へ変化するときアドレス・バス7bの値をラツチする
ものとする。3aはアドレス・ラツチ回路３の出力を拡張
スロツト61,62,63へ伝える拡張アドレス・バスである。
そして、拡張スロツト61,62,63は拡張装置を接続するも
のである。
この第１図に示す実施例においては、拡張バスのデー
タ・バスは16ビツトで構成され、上位８ビツトはBHE信
号で、下位８ビツトはBLE信号でそれぞれバス・アクセ
スが許可されるものとする。また、コマンド・ラインは
MRC（メモリ・リード・コマンド）信号,MWC（メモリ・
ライト・コマンド）信号の２本を持つているものとす
る。
タ・バスは16ビツトで構成され、上位８ビツトはBHE信
号で、下位８ビツトはBLE信号でそれぞれバス・アクセ
スが許可されるものとする。また、コマンド・ラインは
MRC（メモリ・リード・コマンド）信号,MWC（メモリ・
ライト・コマンド）信号の２本を持つているものとす
る。
なお、拡張スロツト61,62,63にそれぞれ接続される拡
張装置は、拡張アドレス・バス3aに自分のアドレス領域
の値が出力されていてMRC信号が出力されればアドレス
・イネーブル信号線51a,52a,53aのEBHE信号が出力され
ていればデータ・バスの上位８ビツトへデータを出力
し、EBLE信号が出力されていれば、データ・バスの下位
８ビツトへデータを出力するものとする。また、MWC信
号の出力時には、アドレス・イネーブル信号線51a,52a,
53aのEBHE信号が出力されていれば、データ・バスの上
位８ビツトのデータを引き取り、EBLE信号が出力されて
いれば、データ・バスの下位８ビツトのデータを引き取
るものとする。
張装置は、拡張アドレス・バス3aに自分のアドレス領域
の値が出力されていてMRC信号が出力されればアドレス
・イネーブル信号線51a,52a,53aのEBHE信号が出力され
ていればデータ・バスの上位８ビツトへデータを出力
し、EBLE信号が出力されていれば、データ・バスの下位
８ビツトへデータを出力するものとする。また、MWC信
号の出力時には、アドレス・イネーブル信号線51a,52a,
53aのEBHE信号が出力されていれば、データ・バスの上
位８ビツトのデータを引き取り、EBLE信号が出力されて
いれば、データ・バスの下位８ビツトのデータを引き取
るものとする。
例えば、まず拡張スロツト61へ拡張バスＡタイプの拡
張装置を接続する場合には、バス・タイプ選択線51bを
拡張バスＡ側にして使用する。このとき、アクセス・イ
ネーブル信号線51aのEBHE信号,EBLE信号にはバス・アク
セス許可信号7aのBHE信号,BLE信号が出力され、00000H
からFFFFFHまでの全アドレス領域が使用可能となる。
張装置を接続する場合には、バス・タイプ選択線51bを
拡張バスＡ側にして使用する。このとき、アクセス・イ
ネーブル信号線51aのEBHE信号,EBLE信号にはバス・アク
セス許可信号7aのBHE信号,BLE信号が出力され、00000H
からFFFFFHまでの全アドレス領域が使用可能となる。
つぎに、拡張スロツト62へ拡張バスＢタイプの拡張装
置を接続する場合には、バス・タイプ選択線52bを拡張
バスＢ側にして使用する。このとき、アクセス・イネー
ブル信号線52aのEBHE信号,EBLE信号には領域イネーブル
信号2aのBBHE信号,BBLE信号が出力される。これによ
り、EBHE信号がオンになるのはBHE信号がオンでかつシ
ステムがC0000HからFFFFFHまでをアクセスしたときとな
り、EBLE信号がオンになるのはBLE信号がオンでかつシ
ステムがC0000HからFFFFFHまでをアクセスしたときとな
る。そのため、拡張バスＢタイプの拡張装置が使用でき
るアドレス空間はC0000HからFFFFFHまでに制限される。
また、この領域をアクセスするとき、拡張アドレス・バ
ス3aはアドレス・ラツチ回路３によりアクセス終了まで
アドレス出力値が固定される。
置を接続する場合には、バス・タイプ選択線52bを拡張
バスＢ側にして使用する。このとき、アクセス・イネー
ブル信号線52aのEBHE信号,EBLE信号には領域イネーブル
信号2aのBBHE信号,BBLE信号が出力される。これによ
り、EBHE信号がオンになるのはBHE信号がオンでかつシ
ステムがC0000HからFFFFFHまでをアクセスしたときとな
り、EBLE信号がオンになるのはBLE信号がオンでかつシ
ステムがC0000HからFFFFFHまでをアクセスしたときとな
る。そのため、拡張バスＢタイプの拡張装置が使用でき
るアドレス空間はC0000HからFFFFFHまでに制限される。
また、この領域をアクセスするとき、拡張アドレス・バ
ス3aはアドレス・ラツチ回路３によりアクセス終了まで
アドレス出力値が固定される。
第２図は第１図においてバス・タイプ選択線51b,52b,
53bを拡張バスＢ側にしたときの動作例を示すタイムチ
ヤートで、拡張スロツトを拡張バスＢタイプにしたとき
のEBHE信号,EBLE信号，拡張アドレス・バス3aなどの出
力波形を示すものである。
53bを拡張バスＢ側にしたときの動作例を示すタイムチ
ヤートで、拡張スロツトを拡張バスＢタイプにしたとき
のEBHE信号,EBLE信号，拡張アドレス・バス3aなどの出
力波形を示すものである。
この第２図において、（ａ）はアドレス・バス7bを示
したものであり、（ｂ）はバス・アクセス許可信号7a
（BHE）、（ｃ）はバス・アドレス許可信号7a（BLE）、
（ｄ）は拡張アドレス・バス3a、（ｅ）はアクセス・イ
ネーブル信号線51a,52a,53aにおけるEBHE信号、（ｆ）
はアクセス・イネーブル信号線51a,52a,53aにおけるEBL
E信号、（ｇ）はアドレス・ラツチ信号7c、（ｈ）は拡
張アドレス・ラツチ信号4a、（ｉ）はコマンド・バスに
おけるMRC信号、（ｉ）はコマンド・バスにおけるMWC信
号を示したものである。
したものであり、（ｂ）はバス・アクセス許可信号7a
（BHE）、（ｃ）はバス・アドレス許可信号7a（BLE）、
（ｄ）は拡張アドレス・バス3a、（ｅ）はアクセス・イ
ネーブル信号線51a,52a,53aにおけるEBHE信号、（ｆ）
はアクセス・イネーブル信号線51a,52a,53aにおけるEBL
E信号、（ｇ）はアドレス・ラツチ信号7c、（ｈ）は拡
張アドレス・ラツチ信号4a、（ｉ）はコマンド・バスに
おけるMRC信号、（ｉ）はコマンド・バスにおけるMWC信
号を示したものである。
そして、本発明においては、拡張バス信号線の本数を
増やすことなく、アドレスがアクセス中ずつと確定して
いる拡張バスとアドレスがアクセス途中で次にアクセス
を行なうアドレスに切り換える拡張バスを共用に使用で
きる。
増やすことなく、アドレスがアクセス中ずつと確定して
いる拡張バスとアドレスがアクセス途中で次にアクセス
を行なうアドレスに切り換える拡張バスを共用に使用で
きる。
以上説明したように、本発明によれば、拡張バス信号
線の本数を増やすことなく、アドレスがアクセス中ずつ
と確定している拡張バスとアドレスがアクセス途中で次
にアクセスを行なうアドレスに切り換える拡張バスを共
用に使用できる効果がある。
線の本数を増やすことなく、アドレスがアクセス中ずつ
と確定している拡張バスとアドレスがアクセス途中で次
にアクセスを行なうアドレスに切り換える拡張バスを共
用に使用できる効果がある。
第１図は本発明の一実施例を示すブロツク図、第２図は
第１図においてバス・タイプ選択線を拡張バスＢ側にし
たときの動作例を示すタイムチヤートである。 １……アドレス・デコード回路、２……アクセス・イネ
ーブル信号ラツチ回路、３……アドレス・ラツチ回路、
４……アドレス・ラツチ制御回路、51〜53……セレクト
回路、61〜63……拡張スロツト。
第１図においてバス・タイプ選択線を拡張バスＢ側にし
たときの動作例を示すタイムチヤートである。 １……アドレス・デコード回路、２……アクセス・イネ
ーブル信号ラツチ回路、３……アドレス・ラツチ回路、
４……アドレス・ラツチ制御回路、51〜53……セレクト
回路、61〜63……拡張スロツト。
Claims (1)
- 【請求項１】アドレス・バス上にバス・アクセス許可信
号が含まれる拡張バスで、アドレスがアクセス中ずつと
確定している拡張バスとアドレスがアクセスの途中で次
にアクセスを行なうアドレスに切り換える拡張バスを共
用している装置において、所定のアドレス領域を前記ア
ドレスがアクセス中ずつと確定している拡張バスへ割り
当てるアドレス・デコード回路と、このアドレス・デコ
ード回路の出力をアクセス中保持するアドレス・イネー
ブル信号ラツチ回路と、前記アドレス・デコード回路で
デコードされたアドレス領域をアクセス中，アドレスを
保持するアドレス・ラツチ回路と、このアドレス・ラツ
チ回路のアドレス保持タイミングを作成するアドレス・
ラツチ制御回路と、前記アドレス・イネーブル信号ラツ
チ回路の出力とアドレス・バス上のバス・アクセス許可
信号を切り換えて複数の拡張スロツトへ与える複数のセ
レクト回路とを有することを特徴とする拡張バス方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20310687A JP2636253B2 (ja) | 1987-08-17 | 1987-08-17 | 拡張バス方式 |
| US08/377,683 US5450552A (en) | 1987-08-17 | 1995-01-25 | Expanded address bus system for providing address signals to expanding devices |
| US08/462,665 US5579490A (en) | 1987-08-17 | 1995-06-05 | Expanded address bus system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20310687A JP2636253B2 (ja) | 1987-08-17 | 1987-08-17 | 拡張バス方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6446854A JPS6446854A (en) | 1989-02-21 |
| JP2636253B2 true JP2636253B2 (ja) | 1997-07-30 |
Family
ID=16468490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20310687A Expired - Fee Related JP2636253B2 (ja) | 1987-08-17 | 1987-08-17 | 拡張バス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2636253B2 (ja) |
-
1987
- 1987-08-17 JP JP20310687A patent/JP2636253B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6446854A (en) | 1989-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04227557A (ja) | 情報処理装置 | |
| JPH0785547B2 (ja) | フレーム変換器 | |
| US5895481A (en) | Programmable VESA unified memory architecture (VUMA) row address strobe (RAS) | |
| US5579490A (en) | Expanded address bus system | |
| JP2636253B2 (ja) | 拡張バス方式 | |
| JPS6242306B2 (ja) | ||
| GB2228813A (en) | Data array conversion | |
| KR100503189B1 (ko) | 액세스 회로 | |
| JPS60245063A (ja) | 共用メモリアクセス方式 | |
| KR0167169B1 (ko) | 데이타 송수신장치 | |
| JP2712185B2 (ja) | 拡張バス方式 | |
| JP3366202B2 (ja) | バスコントローラ及びデータ処理システム | |
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| JPH0323026B2 (ja) | ||
| JPS59151371A (ja) | 半導体メモリ素子 | |
| KR20000026338A (ko) | Arm 중앙처리장치를 내장한 마이크로 컨트롤러의 버스제어방법 | |
| JPS60246471A (ja) | メモリ制御装置 | |
| JP2642132B2 (ja) | 画像表示システム | |
| RU1810891C (ru) | Многоканальное устройство дл обмена данными между модул ми вычислительной системы | |
| KR900003590B1 (ko) | 원 보드 메모리의 듀얼 포트 제어회로 | |
| KR960007835B1 (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
| KR0165505B1 (ko) | 공유메모리를 사용한 통신장치 | |
| JPH024020B2 (ja) | ||
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| JPH0160864B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |