JP2712185B2 - 拡張バス方式 - Google Patents
拡張バス方式Info
- Publication number
- JP2712185B2 JP2712185B2 JP62203107A JP20310787A JP2712185B2 JP 2712185 B2 JP2712185 B2 JP 2712185B2 JP 62203107 A JP62203107 A JP 62203107A JP 20310787 A JP20310787 A JP 20310787A JP 2712185 B2 JP2712185 B2 JP 2712185B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- address
- extension
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアドレス・バスに係り、特にアドレス・バス
上にバス・アクセス許可信号が含まれる拡張バスで、所
定のアドレス幅をもつ拡張バスとそれより狭いアドレス
幅をもつ拡張バスを共用している装置、すなわち、使用
アドレス・ビツト幅の異なる拡張装置を共用に使用する
ための拡張バス方式に関するものである。 〔従来の技術〕 従来、この種の拡張バス方式は、異なるアドレス幅を
もつアドレス・バスごとに別々のコマンド信号線を設け
ていた。 〔発明が解決しようとする問題点〕 上述した従来の拡張バス方式は、アドレス・バスごと
にコマンド信号線を設けているので、拡張バスの信号線
の本数が多くなり、また、装置の動作速度に対する影響
が大きいコマンド信号線を細工する必要があるため、シ
ステムの動作速度も遅くなるという問題点があった。 〔問題点を解決するための手段〕 本発明の拡張バス方式は、アドレス・バス上にバス・
アクセス許可信号が含まれる拡張バスで、所定のアドレ
ス幅をもつ拡張バスＡとそれらより狭いアドレス幅をも
つ拡張バスＢを共用している装置において、所定のアド
レス幅をもつアドレス・バスに出力される値の一部をデ
コードし、拡張バスＢのバス・アクセス許可信号を生成
するアドレス・デコード回路と、拡張スロットへ挿入さ
れる装置のバス・タイプが拡張バスＡか拡張バスＢかを
示す信号に応じて、アドレス・バス上のバス・アクセス
許可信号とアドレス・デコード回路から出力される拡張
バスＢのバス・アクセス許可信号とを切り換えて拡張ス
ロットへ与えるセレクト回路とを有するものである。 また、複数の拡張スロットにそれぞれ対応した複数の
セレクト回路を有し、拡張スロットごとにバス・アクセ
ス許可信号を供給するようにしたものである。 〔作用〕 本発明においては、所定のアドレス幅をもつ拡張バス
とそれより狭いアドレス幅をもつ拡張バスを共用する。 〔実施例〕 以下、図面に基づき、本発明の実施例を詳細に説明す
る。 第１図は本発明の一実施例を示すブロツク図である。 図において、１は所定のアドレス幅をもつ拡張バスの
アドレス空間の一部をデコードし狭いアドレス幅をもつ
拡張バスへ割り当てるアドレス・デコード回路、２はこ
のアドレス・デコード回路１の出力とアドレス・バス上
のバス・アクセス許可信号を切り換えて拡張スロツト３
へ与えるセレクト回路である。 そして、4bはアドレス・バスであり、ここでは19ビツ
トで構成されているものとする。4aはバス・アクセス許
可信号であり、ここではBHE信号とBLE信号の２本で構成
されているものとする。また、BHE信号およびBLE信号は
アドレスの一部でありBHE信号出力時にはデータバスの
上半分が、BLE信号出力時にはデータバスの下半分がそ
れぞれアクセス可能となる。 アドレス・デコーダ回路１はアドレス・バス4bとバス
・アクセス許可信号4aで示されるOOOOOHからFFFFFHまで
のアドレス空間のうち一部をこれより狭いアドレス空間
をもつ装置へ割り当てるための回路である。ここで、狭
いアドレス空間の装置のアドレス・バスを15ビツトと
し、アドレス・バス4bの19ビツトのうち下位15ビツトで
示され、アドレス空間EOOOOHからEFFFFHまでの領域をこ
のバスへ割り当てるものとする。また、ここで、アドレ
ス・バス4bのうち19ビツト全体でアドレス空間を示すバ
スを拡張バスＡとし、アドレス・バス4bのうち下位15ビ
ツトでアドレス空間を示すバスを拡張バスＢとする。そ
して、1aはアドレス・デコード回路１から出力される拡
張バスＢイネーブル信号である。ここでは、BBHE信号と
BBLE信号の２本で構成されているものとする。 セレクト回路２は拡張バスのタイプにより拡張スロツ
ト３へ出力する信号を拡張バスＢイネーブル信号1aとバ
ス・アクセス許可信号4aから選択する回路であり、2bは
拡張スロツト３へ挿入する装置のバス・タイプが拡張バ
スＡか拡張バスＢかをセレクト回路２へ知らせるバス・
タイプ選択線である。2aはセレクト回路２で選択される
信号を拡張スロツト３へ伝えるアクセス・イネーブル信
号線であり、ここでは、EBHE信号とEBLE信号で構成され
ているものとする。そして、拡張スロツト３は拡張装置
を接続するものである。 この第１図に示す実施例における拡張バスは、16ビツ
トで構成され、上位８ビツトはBHE信号で、下位８ビツ
トはBLE信号でそれぞれバス・アクセスが許可されるも
のとする。また、コマンド・ラインはMRC（メモリ・リ
ード・コマンド）信号、MWC（メモリ・ライト・コマン
ド）信号の２本を持つているものとする。 なお、拡張スロツト３に接続される拡張装置は、アド
レス・バス4bに自分のアドレス領域の値が出力されたと
き、MRC信号出力時には、アクセス・イネーブル信号線2
aのEBHE信号が出力されたときはデータ・バスの上位８
ビツトへデータを出力し、EBLE信号が出力されたときは
デーコ・バスの下位８ビツトへデータを出力するものと
する。また、MWC信号出力時には、アクセス・イネーブ
ル信号線2aのEBHL信号が出力されたときはデータ・バス
の上位８ビツトのデータを引き取り、EBLE信号が出力さ
れたときはデータ・バスの下位８ビツトのデータを引き
取るものとする。 そして、まず、拡張スロツト３へ拡張バスＡのタイプ
の拡張装置を接続する場合には、バス・タイプ選択線2b
を拡張バスＡ側にして使用する。このとき、アクセス・
イネーブル信号線2aのEBHE信号,EBLE信号にはバス・ア
クセス許可信号4aのBHE信号,BLE信号が出力され、OOOOO
HからFFFFFHまでの全アドレス領域が使用可能となる。 つぎに、拡張スロツト３へ拡張バスＢのタイプの拡張
装置を接続する場合には、バス・タイプ選択線2bを拡張
バスＢ側にして使用する。このとき、アクセス・イネー
ブル信号線2aのEBHE信号,EBLE信号には拡張バスＢイネ
ーブル信号1aのBBHE信号,BBLE信号が出力される。この
とき、EBHE信号がオンになるのはBHE信号がオンでかつ
アドレス・バス4bがEOOOOHからEFFFFHまでの領域を示し
たときとなる。同様に、EBLE信号がオンになるのはBLE
信号がオンでかつアドレス・バス4bがEOOOOHからEFFFFH
までの領域を示したときとなる。これにより、拡張バス
Ｂのタイプの拡張装置が使用できるアドレス空間はEOOO
OHからEFFFFHまでに制限される。 第２図は第１図においてバス・タイプ選択線2bを拡張
バスＢ側にしたときの動作例を示したタイムチヤート
で、拡張スロツトを拡張バスＢタイプにしたときのEBHE
信号,EBLE信号の出力波形を示すものである。 この第２図において、（ａ）はアドレス・バス4bを示
したものであり、（ｂ）はバス・アクセス許可信号4a
（BHE）、（ｃ）はバス・アクセス許可信号4a（BLE）、
（ｄ）はアクセス・イネーブル信号線2aにおけるEBHE信
号、（ｅ）はアクセス・イネーブル信号線2aにおけるEB
LE信号、（ｆ）はコマンド・バスにおけるMRC信号、
（ｇ）はコマンド・バスにおけるMWC信号を示すもので
ある。 なお、拡張スロツトを複数個使用する場合には第３図
に示すように、セレクト回路を複数個使用することによ
り対応できる。 本発明の拡張例を示す第３図において第１図と同一符
号のものは相当部分を示し、21，22，23はアドレス・デ
コード回路１の出力とアドレス・バス上のバス・アクセ
ス許可信号4aを切り換えて拡張スロツト31，32，33へそ
れぞれ与えるセレクト回路である。そして、21a，22a，
23aはアクセス・イネーブル信号線、21b，22b，23bはバ
ス・タイプ選択線である。 そして、本発明においては、システムの動作速度に影
響を与えず、拡張バスの信号線を増やすことなく、使用
アドレス・ビツト幅の異なる拡張装置を共用に使用でき
る。 〔発明の効果〕 以上説明したように、本発明によれば、システムの動
作速度に影響を与えず、拡張バスの信号線を増やすこと
なく使用アドレス・ビツト幅の異なる拡張装置を共用に
使用できる拡張バスを実現することができる効果があ
る。
上にバス・アクセス許可信号が含まれる拡張バスで、所
定のアドレス幅をもつ拡張バスとそれより狭いアドレス
幅をもつ拡張バスを共用している装置、すなわち、使用
アドレス・ビツト幅の異なる拡張装置を共用に使用する
ための拡張バス方式に関するものである。 〔従来の技術〕 従来、この種の拡張バス方式は、異なるアドレス幅を
もつアドレス・バスごとに別々のコマンド信号線を設け
ていた。 〔発明が解決しようとする問題点〕 上述した従来の拡張バス方式は、アドレス・バスごと
にコマンド信号線を設けているので、拡張バスの信号線
の本数が多くなり、また、装置の動作速度に対する影響
が大きいコマンド信号線を細工する必要があるため、シ
ステムの動作速度も遅くなるという問題点があった。 〔問題点を解決するための手段〕 本発明の拡張バス方式は、アドレス・バス上にバス・
アクセス許可信号が含まれる拡張バスで、所定のアドレ
ス幅をもつ拡張バスＡとそれらより狭いアドレス幅をも
つ拡張バスＢを共用している装置において、所定のアド
レス幅をもつアドレス・バスに出力される値の一部をデ
コードし、拡張バスＢのバス・アクセス許可信号を生成
するアドレス・デコード回路と、拡張スロットへ挿入さ
れる装置のバス・タイプが拡張バスＡか拡張バスＢかを
示す信号に応じて、アドレス・バス上のバス・アクセス
許可信号とアドレス・デコード回路から出力される拡張
バスＢのバス・アクセス許可信号とを切り換えて拡張ス
ロットへ与えるセレクト回路とを有するものである。 また、複数の拡張スロットにそれぞれ対応した複数の
セレクト回路を有し、拡張スロットごとにバス・アクセ
ス許可信号を供給するようにしたものである。 〔作用〕 本発明においては、所定のアドレス幅をもつ拡張バス
とそれより狭いアドレス幅をもつ拡張バスを共用する。 〔実施例〕 以下、図面に基づき、本発明の実施例を詳細に説明す
る。 第１図は本発明の一実施例を示すブロツク図である。 図において、１は所定のアドレス幅をもつ拡張バスの
アドレス空間の一部をデコードし狭いアドレス幅をもつ
拡張バスへ割り当てるアドレス・デコード回路、２はこ
のアドレス・デコード回路１の出力とアドレス・バス上
のバス・アクセス許可信号を切り換えて拡張スロツト３
へ与えるセレクト回路である。 そして、4bはアドレス・バスであり、ここでは19ビツ
トで構成されているものとする。4aはバス・アクセス許
可信号であり、ここではBHE信号とBLE信号の２本で構成
されているものとする。また、BHE信号およびBLE信号は
アドレスの一部でありBHE信号出力時にはデータバスの
上半分が、BLE信号出力時にはデータバスの下半分がそ
れぞれアクセス可能となる。 アドレス・デコーダ回路１はアドレス・バス4bとバス
・アクセス許可信号4aで示されるOOOOOHからFFFFFHまで
のアドレス空間のうち一部をこれより狭いアドレス空間
をもつ装置へ割り当てるための回路である。ここで、狭
いアドレス空間の装置のアドレス・バスを15ビツトと
し、アドレス・バス4bの19ビツトのうち下位15ビツトで
示され、アドレス空間EOOOOHからEFFFFHまでの領域をこ
のバスへ割り当てるものとする。また、ここで、アドレ
ス・バス4bのうち19ビツト全体でアドレス空間を示すバ
スを拡張バスＡとし、アドレス・バス4bのうち下位15ビ
ツトでアドレス空間を示すバスを拡張バスＢとする。そ
して、1aはアドレス・デコード回路１から出力される拡
張バスＢイネーブル信号である。ここでは、BBHE信号と
BBLE信号の２本で構成されているものとする。 セレクト回路２は拡張バスのタイプにより拡張スロツ
ト３へ出力する信号を拡張バスＢイネーブル信号1aとバ
ス・アクセス許可信号4aから選択する回路であり、2bは
拡張スロツト３へ挿入する装置のバス・タイプが拡張バ
スＡか拡張バスＢかをセレクト回路２へ知らせるバス・
タイプ選択線である。2aはセレクト回路２で選択される
信号を拡張スロツト３へ伝えるアクセス・イネーブル信
号線であり、ここでは、EBHE信号とEBLE信号で構成され
ているものとする。そして、拡張スロツト３は拡張装置
を接続するものである。 この第１図に示す実施例における拡張バスは、16ビツ
トで構成され、上位８ビツトはBHE信号で、下位８ビツ
トはBLE信号でそれぞれバス・アクセスが許可されるも
のとする。また、コマンド・ラインはMRC（メモリ・リ
ード・コマンド）信号、MWC（メモリ・ライト・コマン
ド）信号の２本を持つているものとする。 なお、拡張スロツト３に接続される拡張装置は、アド
レス・バス4bに自分のアドレス領域の値が出力されたと
き、MRC信号出力時には、アクセス・イネーブル信号線2
aのEBHE信号が出力されたときはデータ・バスの上位８
ビツトへデータを出力し、EBLE信号が出力されたときは
デーコ・バスの下位８ビツトへデータを出力するものと
する。また、MWC信号出力時には、アクセス・イネーブ
ル信号線2aのEBHL信号が出力されたときはデータ・バス
の上位８ビツトのデータを引き取り、EBLE信号が出力さ
れたときはデータ・バスの下位８ビツトのデータを引き
取るものとする。 そして、まず、拡張スロツト３へ拡張バスＡのタイプ
の拡張装置を接続する場合には、バス・タイプ選択線2b
を拡張バスＡ側にして使用する。このとき、アクセス・
イネーブル信号線2aのEBHE信号,EBLE信号にはバス・ア
クセス許可信号4aのBHE信号,BLE信号が出力され、OOOOO
HからFFFFFHまでの全アドレス領域が使用可能となる。 つぎに、拡張スロツト３へ拡張バスＢのタイプの拡張
装置を接続する場合には、バス・タイプ選択線2bを拡張
バスＢ側にして使用する。このとき、アクセス・イネー
ブル信号線2aのEBHE信号,EBLE信号には拡張バスＢイネ
ーブル信号1aのBBHE信号,BBLE信号が出力される。この
とき、EBHE信号がオンになるのはBHE信号がオンでかつ
アドレス・バス4bがEOOOOHからEFFFFHまでの領域を示し
たときとなる。同様に、EBLE信号がオンになるのはBLE
信号がオンでかつアドレス・バス4bがEOOOOHからEFFFFH
までの領域を示したときとなる。これにより、拡張バス
Ｂのタイプの拡張装置が使用できるアドレス空間はEOOO
OHからEFFFFHまでに制限される。 第２図は第１図においてバス・タイプ選択線2bを拡張
バスＢ側にしたときの動作例を示したタイムチヤート
で、拡張スロツトを拡張バスＢタイプにしたときのEBHE
信号,EBLE信号の出力波形を示すものである。 この第２図において、（ａ）はアドレス・バス4bを示
したものであり、（ｂ）はバス・アクセス許可信号4a
（BHE）、（ｃ）はバス・アクセス許可信号4a（BLE）、
（ｄ）はアクセス・イネーブル信号線2aにおけるEBHE信
号、（ｅ）はアクセス・イネーブル信号線2aにおけるEB
LE信号、（ｆ）はコマンド・バスにおけるMRC信号、
（ｇ）はコマンド・バスにおけるMWC信号を示すもので
ある。 なお、拡張スロツトを複数個使用する場合には第３図
に示すように、セレクト回路を複数個使用することによ
り対応できる。 本発明の拡張例を示す第３図において第１図と同一符
号のものは相当部分を示し、21，22，23はアドレス・デ
コード回路１の出力とアドレス・バス上のバス・アクセ
ス許可信号4aを切り換えて拡張スロツト31，32，33へそ
れぞれ与えるセレクト回路である。そして、21a，22a，
23aはアクセス・イネーブル信号線、21b，22b，23bはバ
ス・タイプ選択線である。 そして、本発明においては、システムの動作速度に影
響を与えず、拡張バスの信号線を増やすことなく、使用
アドレス・ビツト幅の異なる拡張装置を共用に使用でき
る。 〔発明の効果〕 以上説明したように、本発明によれば、システムの動
作速度に影響を与えず、拡張バスの信号線を増やすこと
なく使用アドレス・ビツト幅の異なる拡張装置を共用に
使用できる拡張バスを実現することができる効果があ
る。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロツク図、第２図は
第１図においてバス・タイプ選択線を拡張バスＢ側にし
たときの動作例を示すタイムチヤート、第３図は本発明
の拡張例を示すブロツク図である。 １……アドレス・デコード回路、2,21〜23……セレクト
回路、3,31〜33……拡張スロツト。
第１図においてバス・タイプ選択線を拡張バスＢ側にし
たときの動作例を示すタイムチヤート、第３図は本発明
の拡張例を示すブロツク図である。 １……アドレス・デコード回路、2,21〜23……セレクト
回路、3,31〜33……拡張スロツト。
Claims (1)
- (57)【特許請求の範囲】 １．アドレス・バス上にバス・アクセス許可信号が含ま
れる拡張バスで、所定のアドレス幅をもつ拡張バスＡと
それより狭いアドレス幅をもつ拡張バスＢを共用してい
る装置において、 所定のアドレス幅をもつアドレス・バスに出力される値
の一部をデコードし、拡張バスＢのバス・アクセス許可
信号を生成するアドレス・デコード回路と、 拡張スロットへ挿入される装置のバス・タイプが拡張バ
スＡか拡張バスＢかを示す信号に応じて、前記アドレス
・バス上のバス・アクセス許可信号とアドレス・デコー
ド回路から出力される拡張バスＢのバス・アクセス許可
信号とを切り換えて拡張スロットへ与えるセレクト回路
とを有することを特徴とする拡張バス方式。 ２．特許請求の範囲第１項記載の拡張バス方式におい
て、 複数の拡張スロットにそれぞれ対応した複数の前記セレ
クト回路を有し、拡張スロットごとにバス・アクセス許
可信号を供給することを特徴とする拡張バス方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62203107A JP2712185B2 (ja) | 1987-08-17 | 1987-08-17 | 拡張バス方式 |
| US08/377,683 US5450552A (en) | 1987-08-17 | 1995-01-25 | Expanded address bus system for providing address signals to expanding devices |
| US08/462,665 US5579490A (en) | 1987-08-17 | 1995-06-05 | Expanded address bus system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62203107A JP2712185B2 (ja) | 1987-08-17 | 1987-08-17 | 拡張バス方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6446855A JPS6446855A (en) | 1989-02-21 |
| JP2712185B2 true JP2712185B2 (ja) | 1998-02-10 |
Family
ID=16468508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62203107A Expired - Fee Related JP2712185B2 (ja) | 1987-08-17 | 1987-08-17 | 拡張バス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2712185B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892054A (ja) * | 1981-11-27 | 1983-06-01 | Sharp Corp | プログラマブル・チツプ・イネ−ブル回路 |
-
1987
- 1987-08-17 JP JP62203107A patent/JP2712185B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892054A (ja) * | 1981-11-27 | 1983-06-01 | Sharp Corp | プログラマブル・チツプ・イネ−ブル回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6446855A (en) | 1989-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4794566A (en) | Random access memory apparatus | |
| EP0064801A2 (en) | Bank switchable memory system | |
| JPS59135695A (ja) | 半導体記憶装置 | |
| JPH07282581A (ja) | 半導体記憶装置 | |
| US5579490A (en) | Expanded address bus system | |
| US5504876A (en) | Memory apparatus having programmable memory time slots | |
| JP2712185B2 (ja) | 拡張バス方式 | |
| KR100353448B1 (ko) | 공유메모리 제어장치 및 방법 | |
| JP2636253B2 (ja) | 拡張バス方式 | |
| US4388707A (en) | Memory selecting system | |
| KR890001084A (ko) | 다수의 슬라이드 액세스 메모리를 지닌 바운더리-프리반도체 메모리 장치 | |
| JP3366202B2 (ja) | バスコントローラ及びデータ処理システム | |
| JPH0585997B2 (ja) | ||
| KR910006792B1 (ko) | 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 | |
| JPH0233158B2 (ja) | ||
| KR900009212Y1 (ko) | 어드레스 제어장치 | |
| JPS59151371A (ja) | 半導体メモリ素子 | |
| JPH0562786B2 (ja) | ||
| KR0165505B1 (ko) | 공유메모리를 사용한 통신장치 | |
| JPH11213655A (ja) | 半導体記憶装置 | |
| KR100291938B1 (ko) | 동일구조 종속장치의 고속 초기화회로 | |
| JPS63223852A (ja) | 情報処理装置 | |
| JPH01169645A (ja) | メモリ装置 | |
| JPS567295A (en) | Semiconductor memory unit | |
| JPH05347696A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |