KR890001084A - 다수의 슬라이드 액세스 메모리를 지닌 바운더리-프리반도체 메모리 장치 - Google Patents

다수의 슬라이드 액세스 메모리를 지닌 바운더리-프리반도체 메모리 장치 Download PDF

Info

Publication number
KR890001084A
KR890001084A KR1019880007000A KR880007000A KR890001084A KR 890001084 A KR890001084 A KR 890001084A KR 1019880007000 A KR1019880007000 A KR 1019880007000A KR 880007000 A KR880007000 A KR 880007000A KR 890001084 A KR890001084 A KR 890001084A
Authority
KR
South Korea
Prior art keywords
signals
memory
bit
slide
address
Prior art date
Application number
KR1019880007000A
Other languages
English (en)
Other versions
KR910003381B1 (ko
Inventor
유스께 마스다
준지 오가와
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890001084A publication Critical patent/KR890001084A/ko
Application granted granted Critical
Publication of KR910003381B1 publication Critical patent/KR910003381B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Image Input (AREA)

Abstract

내용 없음

Description

다수의 슬라이드 액세스 메모리를 지닌 바운더리-프리반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 5 도는 본 발명에 다른 구조를 설명한 블록 회로도,
제 6 도는 본 발명에 따른 첫 번째 실시예의 바운더리-프리반도체 메모리 장치를 설명하는 블록 회로도.
제 7 도는 제 6 도의 슬라이드 액세스 메모리 장치(칩)의 블록 회로도.

Claims (11)

  1. 입력 출력부들(704)을 내장하고 있고, 비트 그굽을 액세스 시킬 수 있는 다수의 슬라이드 액세스 메모리들(SM??oo,SMo₁…,SMn-₁ m-₁)과, 상기 슬라이드 액세스 메모리들 각각의 입력/출력부에 공통 접속되어 있는 데이터 라인들(Do,D₁, …,D15)과, 상기 슬라이드 액세스 각각의 정사각형 비트 그룹을 액세스시켜 상기 비트 그룹을, 상기 슬라이드 액세스 메모리들에 내장되어 있는 관련 입력 출력부에 상호 접속시켜 주는 첫 번째 엑세스 수단과, 입력/출력부들의 각 비트를 선택하고, 그 선택한 입력/출력부들의 동작을 인에이블 또는 디스에이블 하도록하여, 그것에 의해 포인팅 비트(PB)을 함유하고 있는 직사각형 비트 그룹이 상기 데이터 타이들에 연결되게 하는 두 번째 액세스 수단과로 이루어져 있는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 슬라이드 액세스 메모리들 각각이, 다수의 메모리 셀 블록들(Boo-B₃₃)과, 상기 메모리 셀 블록들의 각로우에 각각 접속되어 있는 로우 선택수단(RDo-RD₃)과, 상기 메모리 셀 블록들의 각 컬럼에 각각 접속되어 잇는 컬럼 선택 수단(CDo-CD₃)과, 상기 로우선택 수단에 연결되어 있고, 상기 로우 선택수단들 각각에 로우 어드레스(Aя) 또는 상기 로우 어드레스에 인접한 컬럼 어드레스(Aя+1)를 공급하는 첫번째 스윗칭수단(RSW)과, 상기 컬럼 선택 수단들에 연결되어 있고, 상기 컬럼 선택 수단들 각각에 컬럼 어드레스(Ac) 또는 상기 컬럼 어드레스에 인접한 컬럼 어드레스(Ac+1)를 공급하는 두 번째 스윗칭수단(CSW)과, 상기 메모리 셀 블록들에 접속되어 있고, 상기 로우 선택수단과 상기 컬럼 선택수단에 의하여 선택되는 상기 메모리 셀 블록들의 셀들을 제정렬함으로써 재정렬한 셀들(MDo-MD15)을 관련 입력/출력부들에 상호 접속시켜주는 재정렬 수단(BAC)과로 이루어져 있는 장치.
  3. 제 1 항에 있어서, 상기 첫 번째 엑세스수단이 동일한 로우 및 컬럼 어드레스(RAo-RA9,CAo-CA9)를 상기 모든 슬라이드 액세스 메모리들에 공급하는 수단을 더 포함하는 장치.
  4. 제 1 항에 있어서, 상기 두 번째 액세스 수단이, 선택 신호(Xcsi,Ycsj)를 발생시켜 상기 슬라이드 액세스 메모리들 중에서 하나를 선택하는 디코우더 수단(DECX,DECY)과, 상기 슬라이드 액세스 메모리들 각각에 접속되어 있고, 상기 디코우더 수단으로부터 상기 선택 신호(Xcsi,Ycsj)를 수신하는 로직수단(703)과로 구성되어, 상기 디코우더 수단에 의하여 선택되는 하나의 슬라이드 액세스 메모의 상기 로직 수단이 동일한 로우 및 컬럼 어드레스를 수신하여서 액세스 요구 신호들(0₁0₂ 0₃)을 상기 선택한 슬라이드 액세스 메모리에 인접한 다른 슬라이드 액세스 메모들에다 발생시키는 장치.
  5. 제 1 항에 있어서, 상기 두 번째 엑세스 수단이, 선택 신호(Xcsi,Ycsj)를 발생시켜 상기 슬라이드 액세스 메모리중에서 하나를 선택하고, 보조 선택 신호들(Xco-csi,Yco-csj)을 발생시켜 상기 선택한 슬라이드 액세스 메모리에 인접한 다른 슬라이드 액세스 메모리들을 선택하는 장치.
  6. 데이터 입력/출력부들(Do-D15)과, 어드레스 신호들(RAo-RA9,CAo-CA9)을 수신함으로써 비트 그룹을 액세스시킬 수 있는 메인 메모리 회로(701)와, 상기 액세스한 임의의 직사각형 비트 그룹을 데이터 입력 출력 단자들(Do-D15)에 연결시켜 주는 래치회로와, 상기 래치회로에 연결되어 있고 칩선택 신호(Xcsi,Ycsj), 상기 어드레스 신호들, 선택신호(I₁,I₂,I₃)을 수신하여 마스크 신호들(Wk,Wk) 및 인접한 칩들에 대한 선택신호들(0₁,0₂,0₃)을 발생하는 로직회로(703)와로 구성되어 있으며, 상기 그의 관련 비트률을 인에이를 또는 디스에 이블하는 슬라이드 액세스 메모리.
  7. 제 6 항에 있어서, 상기 로직회로는 상기 칩선택신호가 상기 메모리를 선택하는 경우에 포인팅 비트(PB)에 따라서 상기 마스크 신호들을 발생시키고, 상기 포인팅 비트가 상기 메인 메모리 회로의 특정 영역에 위치되어 있는 경우에만 인접 칩들에 대한 상기 선택 신호들을 발생시키는 메모리.
  8. 제 6 항에 있어서, 상기 로직회로가 상기 어드레스 신호들에 의하여 정의 되는 특정 비트(PB)에 따라서 상기 마스크 신호들을 발생시키고, 상기 선택신호가 상기 메모리를 선택하는 경우에 상기 선택신호(I₁,I₂,I₃)에 따라서 상기 마스크 신호들을 발전시키는 메모리.
  9. 데이터 입력 출렬부들 (Do-D15)과, 어드레스 신호들(RAo-RA9,CAo-CA9)을 수신함으로써 비트 그룹을 액세스 시킬 수 있는 메인 메모리 회로(701)와, 상기 액세스한 임의의 직사각형 비트 그룹을 데이터 입력/출력 단자들(Do-D15)에 연결시켜 주는 래치회로와, 상기 래치회로에 연결되어 있고 칩선택신호(Xcsi,Ycsj), 상기 어드레스 신호들, 보조신호(Xco-csi,Yco-csj)를 수신하여 마스크 신호들(Wk,Rk)을 발생하는 로직회로(703)과로 구성되어 있으며, 상기 마스크 신호들을 상기 래치회로에다 전송함으로써 그것에 의하여 그의 관련 비트들을 인에블 또는 디스에이블하는 슬라이드 액세스 메모리.
  10. 제 9 항에 있어서, 상기 로직회로가 상기 메모리가 상기 칩 선택 신호에 의하여 선택되는 경우에 상기 어드레스 신호들에 의하여 정의되는 특정비트(PB)에 따라서 상기 마스크 신호들을 발생시키는 메모리.
  11. 제 9 항에 있어서, 상기 로직회로가 상기 어드레스 신호들에 의하여 정의되는 특정비트(PB)에 따라서 상기 마스크 신호들을 발생시키고, 상기 메모리가 상기 보조신호에 의하여 선택되는 경우에 상기 보조신호에 따라서 상기 마스크 신호들을 반전시키는 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880007000A 1987-06-10 1988-06-10 다수의 슬라이드 액세스 메모리를 지닌 바운더리-프리 반도체 메모리 장치 KR910003381B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP?62-143254 1987-06-10
JP143254 1987-06-10
JP62143254A JPS63308785A (ja) 1987-06-10 1987-06-10 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR890001084A true KR890001084A (ko) 1989-03-18
KR910003381B1 KR910003381B1 (ko) 1991-05-28

Family

ID=15334471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007000A KR910003381B1 (ko) 1987-06-10 1988-06-10 다수의 슬라이드 액세스 메모리를 지닌 바운더리-프리 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US4962486A (ko)
EP (1) EP0295186B1 (ko)
JP (1) JPS63308785A (ko)
KR (1) KR910003381B1 (ko)
DE (1) DE3851181D1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831276B2 (ja) * 1990-06-15 1996-03-27 松下電器産業株式会社 半導体メモリ
JPH04311897A (ja) * 1991-04-11 1992-11-04 Toshiba Corp アドレスデコーダ及び半導体記憶装置
JPH05325545A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体記憶装置
CA2406951C (en) * 2000-05-31 2010-01-12 Ciba Specialty Chemicals Holding Inc. Stabilizer mixtures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519733B2 (ko) * 1972-09-05 1980-05-28
JPS56140390A (en) * 1980-04-04 1981-11-02 Nippon Electric Co Picture memory
US4460958A (en) * 1981-01-26 1984-07-17 Rca Corporation Window-scanned memory
JPS581872A (ja) * 1981-06-25 1983-01-07 Fujitsu Ltd メモリアクセス方式
JPS59110086A (ja) * 1982-12-14 1984-06-25 Nippon Telegr & Teleph Corp <Ntt> 集積記憶回路
JPS59180324A (ja) * 1983-03-31 1984-10-13 Fujitsu Ltd 半導体記憶装置
JPS6158058A (ja) * 1984-08-29 1986-03-25 Fujitsu Ltd 半導体記憶装置
CA1262969A (en) * 1985-06-25 1989-11-14 Ascii Corporation Memory system
US4811297A (en) * 1986-12-16 1989-03-07 Fujitsu Limited Boundary-free semiconductor memory device

Also Published As

Publication number Publication date
JPS63308785A (ja) 1988-12-16
EP0295186B1 (en) 1994-08-24
EP0295186A3 (en) 1991-02-20
DE3851181D1 (de) 1994-09-29
EP0295186A2 (en) 1988-12-14
KR910003381B1 (ko) 1991-05-28
US4962486A (en) 1990-10-09

Similar Documents

Publication Publication Date Title
US4586167A (en) Semiconductor memory device
KR910003382B1 (ko) 레지스터를 구비한 반도체 메모리 장치
US6507581B1 (en) Dynamic port mode selection for crosspoint switch
KR850004684A (ko) 반도체 기억 장치
KR860003603A (ko) 반도체 메모리
KR840008073A (ko) 반도체 기억장치
US4763302A (en) Alternatively addressed semiconductor memory array
KR940026948A (ko) 결함구제회로
US4393443A (en) Memory mapping system
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR930017025A (ko) 멀티시리얼 액세스 메모리
US4512012A (en) Time-switch circuit
KR880009373A (ko) 반도체 기억장치
KR920015374A (ko) 반도체 기억장치
US4040029A (en) Memory system with reduced block decoding
KR960006272B1 (ko) 반도체 메모리장치의 플레시라이트 회로
KR890001084A (ko) 다수의 슬라이드 액세스 메모리를 지닌 바운더리-프리반도체 메모리 장치
US5530934A (en) Dynamic memory address line decoding
US5224104A (en) Real-time address switching circuit
KR950008440B1 (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
JPS585476B2 (ja) キオクソウチ
JPH0612608B2 (ja) 半導体記憶装置
US5130923A (en) Selective dynamic RAM address generator with provision for automatic refresh
US6895478B2 (en) Memory control circuit
JP3965620B2 (ja) 記憶装置および記憶方法並びにデータ処理システム

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960517

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee