KR840008073A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR840008073A KR840008073A KR1019840000580A KR840000580A KR840008073A KR 840008073 A KR840008073 A KR 840008073A KR 1019840000580 A KR1019840000580 A KR 1019840000580A KR 840000580 A KR840000580 A KR 840000580A KR 840008073 A KR840008073 A KR 840008073A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- cell block
- blocks
- redundant
- replaced
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 230000004044 response Effects 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 EPROM의 일반적인 구성을 보여주는 블록회로도,
제2도는 제1도에 표시된 EPROM에서 메모리 셀 블록, 용장 메모리 셀 블록 및 스위칭회로를 보여주는 회로도,
제3도는 전자 시그니춰(signature)데이타를 보여주는 제2도에 표시된 EPROM의 블록회로도.
Claims (12)
- 각각 복수의 출력비트 데이타를 출력하기 위한 복수의 출력단자; 각각 상기 출력단자에 대응하는 복수의 메모리 셀 블록; 및 상기 메모리 셀 블록중에서 고장 메모리 셀 블록을 대체할 수 있는 용장 메모리 셀 블록으로 구성되며, 상기 용장메모리 셀 블록은 복수비트로 구성되는 제1소정데이타를 기억하기 위한 제1특정영역을 가지고 있으며, 상기 메모리 셀 블록 각각은 상기 제2소정 데이타중의 분할된 하나와 일대일대응으로 동일한 제1소정 데이타를 기억하기 위한 제2특정영역을 가지며, 더욱이 상기 메모리 셀 블록중의 하나가 상기 용장 메모리 셀 블록으로 대체될 때 상기 용장 메모리 셀 블록과 대체될 메모리 셀 블록에 기억된 상기 제1소정 데이타에 대응하는 상기 제1소정 데이타중의 선택된 하나를 선택적으로 판독하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서, 상기 용장 메모리 셀 블록내의 상기 제1특정영역은 복수의 제1서브블록으로 분할되며, 상기 각 제1서브블록은 상기 제1소정 데이타중의 분할된 하나이며 상기 메모리 셀 블록중의 하나의 블록에 대응하는 분할된 상기 분할된 하나를 기억하는 것을 특징으로 하는 반도체 기억장치.
- 제2항에 있어서, 상기 각 메모리 셀 블록내의 상기 제2특정영역은 복수의 제2서브블록으로 분할되며 적어도 상기 각 메모리 셀 블록내의 상기 제2서브블록중의 하나는 상기 제1서브블록중의 하나내에 기억된 데이타와 동일한 데이타를 기억하는 것을 특징으로 하는 반도체 기억장치.
- 제3항에 있어서, 상기 각 메모리 셀 블록내의 상기 각 제2서브블록은 상기 제1서브블록중의 하나내에 기억된 데이타와 동일한 데이타를 기억하고 있는 것을 특징으로 하는 반도체 기억장치.
- 제3항 또는 1항에 있어서, 상기 수단은 상기 제1서브블록중의 소망하는 하나로서 상기 용장 메모리 셀 블록으로 대체될 상기 메모리 셀 블록중의 하나에 대응하는 상기 소망하는 하나를 선택하기 위한 어드레스 신호발생회로를 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제5항에 있어서, 상기 수단은 더우기 각가 상기 메모리 셀 블록에 대응하며 대응하는 메모리 셀 블록이 상기 용장 메모리 셀 블록으로 대체되어야 할 때 상기 대응하는 출력단자에 전달하도록 상기 대응하는 메모리 셀 블록의 출력대신에 상기 용장 메모리 셀 블록의 출력을 각각 이 작동적으로 선택하는 복수의 스위칭회로를 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제6항에 있어서, 상기 수단은 각각 상기 메모리 셀 블록 및 상기 용장 메모리 셀 블록에 대응하는 복수의 제어신호 발생회로를 포함하며, 상기 각 제어신호 발생회로는 대응하는 메모리 셀 블록이 대체되어야 할때 대응하는 스위칭회로의 스위칭 동장을 제어하기 위한 제어신호를 작동적으로 발생하는 것을 특징으로 하는 반도체 기억장치.
- 제7항에 있어서, 상기 제1소정영역 및 상기 제2소정영역은 상기 제1 및 제2소정데이타를 기억하며 가상 워어드 라인에 의해 작동적으로 선택되는 판독전용 기억장치(ROM)셀을 포함하며, 상기 수단은 더우기 상기 제1 또는 제2소정데이타를 판독하기 위한 특정 어드레스입력신호에 응하여 상기 가상 워어드라인을 선택하기 위한 신호검출회로를 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제8항에 있어서, 상기 어드레스신호 발생회로는 각각 이 상기 메모리 셀 블록에 대응하며 대응하는 메모리 셀 블록이 상기 용단 메모리 셀 블록으로 대체되어야 할 때 상기 제1어신호에 응하여 대체될 상기 메모리 셀 블록중의 하나에 대응하는 상기 제1서브블록중의 하나를 억세싱하기 위한 고정 어드레스신호를 작동적으로 결정하는 복수의 어드레스 신호 결정회로와 각각이 상기 특정 어드레스입력 신호에 응하여 외부 어드레스 입력신호 또는 상기 고정어드레스 신호중의 하나를 선택하기 위한 복수의 어드레스 신호 선택회로를 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제9항에 있어서, 상기 메모리 셀 블록은 상기 제2특정영역을 제외한 영역내에 소거 가능하고 프로그램 가능한 판독전용 기억장치(EPROM)셀을 포함하며, 상기 용장메모리 셀 블록은 상기 제1소정영역을 제외한 영역내에 용장 메모리셀을 포함하며, 상기 EPROM셀과 상기 용장메모리 셀은 워어드라인과 비트라인 사이에 배치되어 있는 것을 특징으로 하는 반도체 기억장치.
- 제10항에 잇어서, 더우기 상기 워어드라인중 하나를 선택하며 상기 가상워어드 라인이 선택될때 상기 워어드 라인을 선택하도록 작동적으로 금지시키는 행 디코우더를 포함하는 것을 특징으로 하는 반도체 기억장치.
- 제11항에 있어서, 상기 수단은 더우기 상기 가상 워어드라인을 선택하여 상기 행 디코우더의 동작을 금지시켜서 상기 고정 어드레스 신호를 선택하도록 상기 어드레스신호 선택회로를 작동시키기 위하여 상기 특정 어드레스 입력신호를 검출하기 위한 신호 검출회로를 포함하는 것을 특징으로 하는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58-018027 | 1983-02-08 | ||
JP58018027A JPS59144098A (ja) | 1983-02-08 | 1983-02-08 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR840008073A true KR840008073A (ko) | 1984-12-12 |
KR890005156B1 KR890005156B1 (ko) | 1989-12-14 |
Family
ID=11960179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019840000580A KR890005156B1 (ko) | 1983-02-08 | 1984-02-08 | 반도체 기억장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4604730A (ko) |
EP (1) | EP0116464B1 (ko) |
JP (1) | JPS59144098A (ko) |
KR (1) | KR890005156B1 (ko) |
CA (1) | CA1214553A (ko) |
DE (1) | DE3484514D1 (ko) |
IE (1) | IE56815B1 (ko) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6148200A (ja) * | 1984-08-14 | 1986-03-08 | Fujitsu Ltd | 半導体記憶装置 |
JPS6355799A (ja) * | 1986-08-26 | 1988-03-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2590897B2 (ja) * | 1987-07-20 | 1997-03-12 | 日本電気株式会社 | 半導体メモリ |
US4807191A (en) * | 1988-01-04 | 1989-02-21 | Motorola, Inc. | Redundancy for a block-architecture memory |
JPH01167760U (ko) * | 1988-05-16 | 1989-11-27 | ||
US5134584A (en) * | 1988-07-22 | 1992-07-28 | Vtc Incorporated | Reconfigurable memory |
JPH0289299A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | 半導体記憶装置 |
US7190617B1 (en) | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
EP0617363B1 (en) | 1989-04-13 | 2000-01-26 | SanDisk Corporation | Defective cell substitution in EEprom array |
KR910005601B1 (ko) * | 1989-05-24 | 1991-07-31 | 삼성전자주식회사 | 리던던트 블럭을 가지는 반도체 메모리장치 |
JP2837433B2 (ja) * | 1989-06-05 | 1998-12-16 | 三菱電機株式会社 | 半導体記憶装置における不良ビット救済回路 |
JPH03116498A (ja) * | 1989-09-28 | 1991-05-17 | Nec Ic Microcomput Syst Ltd | 記憶装置 |
GB8926004D0 (en) * | 1989-11-17 | 1990-01-10 | Inmos Ltd | Repairable memory circuit |
US5126973A (en) * | 1990-02-14 | 1992-06-30 | Texas Instruments Incorporated | Redundancy scheme for eliminating defects in a memory device |
JPH03241598A (ja) * | 1990-02-19 | 1991-10-28 | Fujitsu Ltd | シグネチャー回路 |
US5274593A (en) * | 1990-09-28 | 1993-12-28 | Intergraph Corporation | High speed redundant rows and columns for semiconductor memories |
JPH06111596A (ja) * | 1990-10-09 | 1994-04-22 | Texas Instr Inc <Ti> | メモリ |
JP3001252B2 (ja) * | 1990-11-16 | 2000-01-24 | 株式会社日立製作所 | 半導体メモリ |
JPH06203595A (ja) * | 1991-08-30 | 1994-07-22 | Texas Instr Inc <Ti> | ユニバーサル・モジューラ・メモリ |
KR100296850B1 (ko) * | 1992-05-28 | 2001-10-24 | 썬 마이크로시스템즈, 인코포레이티드 | 캐시램용다수의뱅크열용장성초기화제어기 |
US5471479A (en) * | 1992-08-06 | 1995-11-28 | Motorola, Inc. | Arrangement for column sparing of memory |
JP2980472B2 (ja) * | 1992-12-21 | 1999-11-22 | 株式会社東芝 | 半導体記憶装置 |
JP2833574B2 (ja) * | 1996-03-28 | 1998-12-09 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US6249464B1 (en) | 1999-12-15 | 2001-06-19 | Cypress Semiconductor Corp. | Block redundancy in ultra low power memory circuits |
JP2007257791A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体記憶装置 |
US8837192B2 (en) * | 2012-10-19 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company Limited | N-bit rom cell |
CN110944845B (zh) * | 2017-07-06 | 2021-06-15 | 惠普发展公司,有限责任合伙企业 | 用于流体喷射设备的存储器的解码器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4281398A (en) * | 1980-02-12 | 1981-07-28 | Mostek Corporation | Block redundancy for memory array |
CA1158775A (en) * | 1980-06-04 | 1983-12-13 | Thomas L. Phinney | Computer annotation system |
JPS57150197A (en) * | 1981-03-11 | 1982-09-16 | Nippon Telegr & Teleph Corp <Ntt> | Storage circuit |
US4471472A (en) * | 1982-02-05 | 1984-09-11 | Advanced Micro Devices, Inc. | Semiconductor memory utilizing an improved redundant circuitry configuration |
-
1983
- 1983-02-08 JP JP58018027A patent/JPS59144098A/ja active Granted
-
1984
- 1984-02-01 CA CA000446571A patent/CA1214553A/en not_active Expired
- 1984-02-07 IE IE285/84A patent/IE56815B1/en not_active IP Right Cessation
- 1984-02-08 EP EP84300802A patent/EP0116464B1/en not_active Expired - Lifetime
- 1984-02-08 KR KR1019840000580A patent/KR890005156B1/ko not_active IP Right Cessation
- 1984-02-08 US US06/578,000 patent/US4604730A/en not_active Expired - Fee Related
- 1984-02-08 DE DE8484300802T patent/DE3484514D1/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4604730A (en) | 1986-08-05 |
DE3484514D1 (de) | 1991-06-06 |
IE840285L (en) | 1984-08-08 |
JPS59144098A (ja) | 1984-08-17 |
KR890005156B1 (ko) | 1989-12-14 |
EP0116464A2 (en) | 1984-08-22 |
EP0116464A3 (en) | 1987-06-03 |
JPS6237479B2 (ko) | 1987-08-12 |
EP0116464B1 (en) | 1991-05-02 |
CA1214553A (en) | 1986-11-25 |
IE56815B1 (en) | 1991-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840008073A (ko) | 반도체 기억장치 | |
KR970063276A (ko) | 반도체 기억장치 | |
US7227782B2 (en) | NAND flash memory device capable of improving read speed | |
KR900008637B1 (ko) | 여분의 회로부를 가지는 반도체 메모리 장치 | |
KR870007520A (ko) | 여유회로부를 갖춘 반도체 메모리장치 | |
EP0031386A1 (en) | Semiconductor memory device | |
KR940022845A (ko) | 반도체 메모리 및 용장 어드레스 기입방법 | |
KR910003672A (ko) | 연상 메모리 장치 | |
KR890004319A (ko) | 다중 열 선택모우드를 갖고 있는 해독/기입 메모리 | |
KR960008833A (ko) | 반도체 기억 장치 | |
KR900015169A (ko) | 불량메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리장치 | |
KR920020522A (ko) | 반도체 집적 회로 | |
KR940026948A (ko) | 결함구제회로 | |
KR860003603A (ko) | 반도체 메모리 | |
US4763302A (en) | Alternatively addressed semiconductor memory array | |
KR950015390A (ko) | 데이타 버스 라인과 데이타 버퍼 회로 사이의 접속을 변경하기 위해 이들 사이에 접속된 시프팅 회로를 갖는 반도체 메모리 디바이스 | |
KR860003610A (ko) | 여분회로를 갖는 바이폴라 트랜지스터형 랜돔 억세스 메모리 장치 | |
KR930006736A (ko) | 반도체 기억장치 | |
KR870009395A (ko) | 불휘발성 메모리 회로 | |
KR960012032A (ko) | 반도체 기억장치 | |
KR910020733A (ko) | 스태틱형 메모리 | |
KR920000080A (ko) | 비휘발성 메모리장치의 시그네쳐(signature)회로 | |
KR940010116A (ko) | 반도체 기억장치 | |
KR940005697B1 (ko) | 용장 메모리 셀을 갖는 반도체 메모리 장치 | |
US20060044918A1 (en) | Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19921201 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |