KR920015374A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920015374A
KR920015374A KR1019920000835A KR920000835A KR920015374A KR 920015374 A KR920015374 A KR 920015374A KR 1019920000835 A KR1019920000835 A KR 1019920000835A KR 920000835 A KR920000835 A KR 920000835A KR 920015374 A KR920015374 A KR 920015374A
Authority
KR
South Korea
Prior art keywords
port
output
address pointer
pointer
sam port
Prior art date
Application number
KR1019920000835A
Other languages
English (en)
Other versions
KR960001783B1 (ko
Inventor
다쯔오 이까와
시게루 오시마
Original Assignee
아오이 죠이찌
가부시끼가이샤 도시바
다께다이 마사다까
도시바 마이크로일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시끼가이샤 도시바, 다께다이 마사다까, 도시바 마이크로일렉트로닉스 가부시끼가이샤 filed Critical 아오이 죠이찌
Publication of KR920015374A publication Critical patent/KR920015374A/ko
Application granted granted Critical
Publication of KR960001783B1 publication Critical patent/KR960001783B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 따른 반도체 기억 장치의 구성을 도시한 회로도.

Claims (3)

  1. 메모리셀이 매트릭스 형태로 배열된 메로리 셀 어레이(1)를 랜덤하게 억세스하는 RAM포트 및 상기 메모리셀 어레이 중 1행의 데이타를 직렬로 억세스하는 SAM포트를 구비한 다중 포트 구성의 반도체 기억 장치에있어서, 외부에서 모드 전환 신호를 공급 받아서 상기 SAM포트를 통상의 데이타 출력 모드에서 테스트 모드로 전환하는 모드 전환수단(203) 및 상기 모드 전환 수단에 의해 테스트 모드로 전환되면 상기 SAM포트의 어드레스 포인터를 출력하는 어드레스 포인터 출력 수단 (504,104,201)을 포함하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 어드레스 포인터 출력수단은 출력 버퍼 회로(104)를 갖고 있고, 상기 출력 버퍼 회로는 상기 SAM포트의 데이타를 출력하는 출력 버퍼 회로와 동일한 것을 특징으로 하는 반도체 기억 장치.
  3. 제2항에 있어서, 상기 SAM포트의 비트 구성이 상기 어드레스 포인터의 비트 수 보다도 적은 경우에 상기 어드레스 포인터를 적어도 2개로 분할하여 각각을 입력으로 하는 논리회로(401~404)을 구비하고, 상기 논리 회로의 출력을 상기 어드레스 포인터 출력 수단에 공급하여 출력하는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000835A 1991-01-23 1992-01-22 반도체 기억 장치 KR960001783B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-006427 1991-01-23
JP3006427A JP2549209B2 (ja) 1991-01-23 1991-01-23 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR920015374A true KR920015374A (ko) 1992-08-26
KR960001783B1 KR960001783B1 (ko) 1996-02-05

Family

ID=11638090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000835A KR960001783B1 (ko) 1991-01-23 1992-01-22 반도체 기억 장치

Country Status (5)

Country Link
US (1) US5239509A (ko)
EP (1) EP0496391B1 (ko)
JP (1) JP2549209B2 (ko)
KR (1) KR960001783B1 (ko)
DE (1) DE69220256T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768175B2 (ja) * 1992-10-26 1998-06-25 日本電気株式会社 半導体メモリ
JPH06333384A (ja) * 1993-05-19 1994-12-02 Toshiba Corp 半導体記憶装置
GB2283342B (en) * 1993-10-26 1998-08-12 Intel Corp Programmable code store circuitry for a nonvolatile semiconductor memory device
US5526311A (en) * 1993-12-30 1996-06-11 Intel Corporation Method and circuitry for enabling and permanently disabling test mode access in a flash memory device
EP0668561B1 (en) * 1994-02-22 2002-04-10 Siemens Aktiengesellschaft A flexible ECC/parity bit architecture
US5553238A (en) * 1995-01-19 1996-09-03 Hewlett-Packard Company Powerfail durable NVRAM testing
US5657287A (en) * 1995-05-31 1997-08-12 Micron Technology, Inc. Enhanced multiple block writes to adjacent blocks of memory using a sequential counter
US6214706B1 (en) * 1998-08-28 2001-04-10 Mv Systems, Inc. Hot wire chemical vapor deposition method and apparatus using graphite hot rods
US7120761B2 (en) 2000-12-20 2006-10-10 Fujitsu Limited Multi-port memory based on DRAM core
US20020078311A1 (en) * 2000-12-20 2002-06-20 Fujitsu Limited Multi-port memory based on DRAM core
US6920072B2 (en) * 2003-02-28 2005-07-19 Union Semiconductor Technology Corporation Apparatus and method for testing redundant memory elements
GB2403574B (en) 2003-07-03 2005-05-11 Micron Technology Inc Compact decode and multiplexing circuitry for a multi-port memory having a common memory interface
KR100655081B1 (ko) * 2005-12-22 2006-12-08 삼성전자주식회사 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법
KR100745374B1 (ko) * 2006-02-21 2007-08-02 삼성전자주식회사 멀티포트 반도체 메모리 장치 및 그에 따른 신호 입출력방법
JP5086577B2 (ja) * 2006-07-28 2012-11-28 株式会社日立超エル・エス・アイ・システムズ 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227244A (en) * 1978-11-30 1980-10-07 Sperry Corporation Closed loop address
JPS62277700A (ja) * 1986-05-24 1987-12-02 Hitachi Electronics Eng Co Ltd ビデオｒａｍテスト方式
JPH0760594B2 (ja) * 1987-06-25 1995-06-28 富士通株式会社 半導体記憶装置
JPH0283899A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体記憶装置
JPH02187989A (ja) * 1989-01-13 1990-07-24 Nec Corp デュアルポートメモリ
JP2953737B2 (ja) * 1990-03-30 1999-09-27 日本電気株式会社 複数ビット並列テスト回路を具備する半導体メモリ

Also Published As

Publication number Publication date
EP0496391A3 (en) 1993-09-29
JP2549209B2 (ja) 1996-10-30
DE69220256T2 (de) 1997-10-30
DE69220256D1 (de) 1997-07-17
US5239509A (en) 1993-08-24
KR960001783B1 (ko) 1996-02-05
EP0496391B1 (en) 1997-06-11
EP0496391A2 (en) 1992-07-29
JPH056696A (ja) 1993-01-14

Similar Documents

Publication Publication Date Title
US5184325A (en) Dynamic associative memory with logic-in-refresh
KR940000148B1 (ko) 듀얼포트 반도체 기억장치
KR910005321A (ko) 반도체 기억장치
KR920015374A (ko) 반도체 기억장치
KR930018594A (ko) 반도체 기억 장치
KR920020495A (ko) 반도체 기억장치
KR890012312A (ko) 반도체 기억장치
KR920013478A (ko) 스태틱형 반도체 기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR870009384A (ko) 반도체 기억 장치
KR910013274A (ko) 이중 포트 dram 및 그 동작 방법
KR20070116896A (ko) Ｙ먹스 분할 방식
KR900019050A (ko) 반도체 집적회로 장치
ITMI942324A1 (it) Circuito di prova di bit multipli di dispositivi di memoria a semiconduttore
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR880000968A (ko) 반도체 기억장치
KR920001545A (ko) 반도체 기억장치
KR930017025A (ko) 멀티시리얼 액세스 메모리
KR970076884A (ko) 반도체 메모리 장치의 멀티비트 테스트 회로 및 그 테스트 방법
KR870009392A (ko) 반도체 기억장치
KR930003159A (ko) 반도체 기억장치
KR910013285A (ko) 불휘발성 반도체메모리
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
KR970012691A (ko) 병렬 테스트로 내부의 어드레스들을 제어하기 위한 스위칭 회로를 가지는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee