JPH0222938A - タイムスロット切替方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 時分割多重化方式のデータ送受信におけるタイムスロッ
トの切替方法に関し、 ＲＡＭに設定された複数のタイムスロットの制御信号を
同時に切替えることを目的とし、ＲＡＭのタイムスロッ
トの領域を２倍にして読出専用領域Ａと書込専用領域Ｂ
とに分け、該タイムスロットの領域Ａと領域Ｂの切替設
定を行う切替レジスタと、該切替レジスタからの設定に
より書込信号と読出信号の切替制御を行う論理ゲート回
路を設け、 該切替レジスタの極性設定により領域Ａのデータを出力
し、領域Ｂにデータを書込み、該切替レジスタの極性変
更により、領域Ｂのデータを出力し、領域Ａにデータを
書込むように構成する。

〔産業上の利用分野〕

本発明は、時分割多重化方式のデータ送受信におけるタ
イムスロットの切替方法に関する。

時分割多重化方式のデータ送受信におけるシステム構成
図を第３図に示す。図において、１０は送信局装置、２
０は受信局装置、１１．１２−・−・は送信フレーム、
２１．２２・−・は受信フレームを示す。

送信局装置１０の送信装置と受信装置にはそれぞれ複数
のＲＡＭを有し、送信線と受信線により受信局装置２０
に接続されている。送信線と受信線により各々ＲＡＭに
蓄積された制御（８号によりデータを送受信し、送信フ
レーム及び受信フレームにより５１２チヤンネルのタイ
ムスロット毎にＲＡＭに蓄積された制御信号により各チ
ャンネルデータを伝送する。この方式においては、ある
一定期間をいくつかのタイムスロットに分割し、複数の
チャンネルが一つ又は複数のタイムスロットを使用しデ
ータを伝送する。このタイムスロットの制御を行うもの
をＭＡＰ　−ＲＡＭと呼んでいる。タイムスロットの数
が５１２個とすると、ＭＡＰ−ＲＡＭの大きさは５１２
ワードとなる０通常ではＭＡＰ・ＲＡＭに設定されたタ
イムスロットの制御信号はデータが通っている状態にお
いては変更されることはない。しかし何等かの理由で変
更せざるを得ない状態になった時、５１２ワードのＭＡ
Ｐ−ＲＡＭでは一瞬のうちに変更することは困難である
。

何故−瞬のうちに変更しなくてはならないかというと、
ＭＡＰ　−ＲＡＭは送信側と受信側の二つあり、同時に
変更を行わないとデータエラーの原因につながるからで
ある。

〔従来の技術〕

従来のＭＡＰ−ＲＡＭの構成を第４図に示す。

図において、ＭＡＰ−ＲＡＭ６は５１２ワードのタイム
スロットから構成され、各タイムスロットはアドレスに
より指定されて８ビツトのデータを書込み、制御信号に
より出力側に送出する。制御信号はアクセス選定を行う
Ｃ８信号と、データの書込み設定を行うＷＲ傷信号、読
出し制御設定を行うＯＥ信号からなる。アドレス信号は
８ビツトの信号からなり、チャンネル設定とバス設定の
組合わせを指定する。

従来の方法では４度データが設定されてしまうと、構成
上送信側と受信側と対をなして２つあるＭＡＰ　−ＲＡ
Ｍを同時に再設定することは、ハードウェア上もソフト
ウェア上も困難である。

〔発明が解決しようとする課題〕

したがって従来の一個のＭＡＰ　−ＲＡＭによる構成で
は、データの内容を切替えるためには端末側から再設定
しなければならず、人為的作業によるため再設定に時間
がかかり不利であった０本発明では電気的信号の極性変
更だけで一瞬のうちに出力データ即ちタイムスロットの
切替えを行うＭＡＰ−ＲＡＭ構成を提供することを目的
としている。

〔課題を解決するための手段〕

第１図に本発明の原理構成図を示す。図において、１は
入力２系統、出力ｌ系統のＭＡＰ　−ＲＡＭ、２は切替
レジスタ、３と４はマスク用論理ゲート回路を示す。

ＭＡＰ−ＲＡＭＩは読取専用領域Ａと書込専用領域Ｂと
からなり、Ａ、ＢＳＩ域共各５１２個のタイムスロット
、即ち５１２ワードの大きさを持つ構成のメモリである
０Ｍ域Ａと領域Ｂのタイムスロットは各々対応しており
、アドレス線とデータ線は並列に入力し、出力制御信号
もワイアードオアにより出力している。

切替レジスタ２は電気的極性設定により、領域Ａと領域
Ｂの書込設定信号ＷＲと読出設定信号ＯＢの切替えを行
い、論理ゲート回路３は書込信号ＷＲがＡ領域の場合に
Ａ領域へのマスクを行い、論理ゲート回路４は書込信号
ＷＲがＢ領域の場合にＢ領域へのマスクを行う。論理ゲ
ート回路３と４の制御は切替レジスタ２の信号制御によ
り行う。

〔作用〕

従来の構成と異なる点はＭＡＰ　−ＲＡＭ１をＡ。

Ｂの２　ＳＪＩ域に分け、Ａｈ　１３ｔ＋’１４域の切
替えのために切替レジスタ２を設けたことである。

この切替レジスタ２に書かれている電気的特性によりア
クセス領域ＡとＢを切替える。またＡ領域のデータを制
御信号として使用しているとき、切替レジスタ２により
Ａｇ３域への書込みを禁止するために論理ゲート回路３
によりＡｊｌ域への書込信号をマスクしている。この時
Ｂ９５域については出力可信号を否定制御し、Ｂ　９ｉ
域の信号の出力はハイインピーダンスとしている。この
ためＢ　９５域には自由にデータを書込むことができる
。またＢ領域のデータを制御信号として使用している時
は切替レジスタ２の制御による論理ゲート回路４にりＢ
ｊＮ域への書込みをマスクし、Ａ領域の出力をハイイン
ピーダンスにしてＡｐＪ域に自由にデータを書込むこと
ができる。

〔実施例〕

本発明の実施例の回路構成図を第２図に示す。

図において、１はＭＡＰ−ＲＡＭ、２は切替レジスタ、
３と４はオア回路を示す。

ＭＡＰ　−ＲＡＭＩはアドレス０〜５１１が書込専用領
域Ａ、アドレス５１２〜１０２３が読出専用領域Ｂで、
各々５１２のタイムスロットから構成されるデュアル・
ポート・ラム、即ち入力２系統、出力１系統の読出し、
書込み可能なメモリである。

タイムスロットを領域Ａのアドレス１０に設定して、こ
の時データの送受信をあるチャンネルαでバスＡからの
受信、バスＢへの送信で行っているとする。ここでタイ
ムスロットの設定を別のチャンネルβでバスＢからの受
信、バスＡの送信に変更する必要が生じたとする。この
場合領域Ａにおけるアドレス１０は領域Ｂのアドレス５
２２に相当する。したがって領域Ｂのアドレス５２２の
データを送受信両方のＭＡＰ−ＲＡＭＩで上記のように
設定を行う、ただしここで注意しなげればならないこと
は変更が生じたところ以外は、領域Ａ、Ｂ共全く同じで
あることが必要である。この設定が終了した時点で切替
レジスタ２の入力極性を１し”から“Ｈ”に変更すれば
、領域Ａの出力はハイインピーダンスになり、領域Ｂの
出力が有効データとして使用される。出力側制御信号は
領域Ａと領域Ｂとがワイヤードオアになっているので、
必ず一方の領域のデータが出力されるときは他の領域の
データは出力されない。

なお切替レジスタ２はフリップフロップ回路構成で、入
力端子りの“Ｈ″または”Ｌ”の極性設定により出力端
子Ｑからは“Ｈ”または“Ｌ”、出力端子口からは反転
された信号“Ｌ”またはＨ”が出力されて、領域ＡとＢ
の書込信号ＷＲと読出信号ＯＥを切替制御する。またア
ドレスの８ビツトの他に最上位の９ビツト目にアドレス
マスク・ビットを設け、“０”または“１”により領域
Ａか領域Ｂかのアドレス設定を行う。このため領域Ａに
はアドレスマスク・ビット用の地気、領域Ｂにはアドレ
スマスク・ビット用の電圧Ｖｃｃを接続する。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の実施例
の回路構成図、第３図は本発明のシステム構成図、第４
図は従来例の回路構成図を示す。 図において、１，５はＭＡＰ−ＲＡＭ、２は切替レジス
タ、３．４は論理ゲート回路を示す。 〔発明の効果〕 本発明により電気的極性により一瞬のうちに２つのＭＡ
Ｐ　−ＲＡＭからの出力データを同時に切替えることが
でき、従来のファームウェアで行う再設定の時間に比べ
、切替レジスタの極性を１ビット変えるだけでデータの
変更が可能である。

Claims (1)

1. 【特許請求の範囲】 時分割多重化方式のデータ送受信において、ＲＡＭ（１
   ）のタイムスロットの領域を２倍にして読出専用領域Ａ
   と書込専用領域Ｂとに分け、該タイムスロットの領域Ａ
   と領域Ｂの切替設定を行う切替レジスタ（２）と、該切
   替レジスタからの設定により書込信号と読出信号の切替
   制御を行う論理ゲート回路（３）と（４）を設け、 該切替レジスタ（２）の極性設定により領域Ａのデータ
   を出力し、領域Ｂにデータを書込み、該切替レジスタ（
   ２）の極性変更により、領域Ｂのデータを出力し、領域
   Ａにデータを書込むことを特徴とするタイムスロット切
   替方法。