JPH01142849A - 加入者線信号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、加入者線信号装置に間し、特に、加入者回線
対応に設置された複数のレイヤ２処理部と送受信バッフ
ァメモリがバス制御回路を介して一つのプロセッサのシ
ステムバスに接続されている加入者線信号装置に間する
。

［従来の技術］ 第２図は、従来の加入者線信号装置のブロック図である
。

同図において、ｌは２４ビツトのアドレスバスと１６ビ
ツトのデータバスとコントロールバスを持つプロセッサ
、２はプロセッサｌにおけるアドレス情＠２４ビットの
うち上位４ビツトを生成する拡張アドレスバンクレジス
タ、３は２４ビツトのアドレスバス、４はコントロール
バス、５は１６ビツトのデータバスである。また、６は
バス制御回路であり、本実施例ではプロセッサｌのシス
テムバスに１５回路が設置されている。

７は加入者回線対応に設けられた１６ビツトのアドレス
入力を持つ送受信バッフ７メモリであり、一つのバス制
御回路６あたり四つ、計６０ケ設置されている。そして
、８は加入者回線対応に設けられたレイヤ２処理部であ
り、送受信バッファメモリ７と一対一に設置されている
。

上記構成からなる従来の加入者線信号装置において、送
受信バッファメモリの初期設定を行なうには、次のよう
にしていた。

■プロセッサ１中の拡張アドレスバンクレジスタ２によ
って、アドレスの２１〜２４ビツトを設定するとともに
、プロセッサｌがアドレスの２０ビツトを設定すること
によってバス制御回路６の指定をする。

■アドレスの１７〜１９ビツトを設定することによって
バス制御回路６に接続されている送受信バッファメモリ
７を指定する。

■このように指定された加入者回線対応の送受信バッフ
７メモリ７に初期データの書き込みを行なうことにより
初１１ＪＩ設定を行なう。

すなわち、従来の加入者線信号装置では、アドレスの１
７〜２４ビツトを変化させながら以上の操作を繰り返し
、順次、全ての送受信バッファメモリ７の初期設定を行
なっていた。

［解決すべき問題点］ 上述した従来の加入者線信号装置は、加入者回線対応に
設置された個々の送受信バッファメモリごとに初期設定
を行なう必要があったため、全ての送受信バッフ７メモ
リを初期設定するのに長い時間を要するという問題点が
あった。

また、この際、順次、拡張アドレスバンクレジスタの設
定も切り替える必要があったため、より時間を要するこ
とになるという問題点があった。

本発明は、上記問題点にかんがみてなされたもので、加
入者線対応に設置された複数の送受信バッファメモリの
初期設定を短時間で行なわしめる加入者線信号装置の提
供を目的とする。

［問題点の解決手段］ 上記目的を達成するため、本発明の加入者線信号装置は
、加入者線対応に設けられた複数の送受信バッファメモ
リをバス制御回路を介してプロセッサのシステムバスに
接続した加入者線信号装置において、上記バス制御回路
が、各送受信バッファメモリに対して同時書き込みを指
定する同時書き込みモードセレクタを備えるとともに、
上記プロセッサが、上記システムバスを介して上記同時
書き込みモードセレクタを起動させる同時書き込みモー
ド設定回路を備えた構成としである。

そして、かかる構成において、送受信バッファメモリの
初期設定をする際は、プロセッサが、まず同時書き込み
モード設定回路によって同時書き込みモードセレクタを
起動させ、その後でいずれｈ）−’）の送受信バッファ
メモリに対して初！ｌＩ設定データを書き込む。

［実施例］ 以下、図面にもとづいて本発明の詳細な説明する。

第１図は、本発明の一実施例に係る加入者線信号装置の
ブロック図である。なお、−従来例と共通または対応す
る部分については同一の符号で表す。

同図において、９はメモリ初期設定モードを設定するメ
モリ初期設定モード切替回路であり、プロセッサｌ内に
設置されて同時書き込みモード設定回路を構成する。１
０はメモリ初期設定モードと通常モードを切り替えるメ
モリ初期設定モードセレクタであり、バス制御回路７内
に設置されて同時書き込みモードセレクタを構成する。

そして、１１はメモリ初期設定モード切替回路９からコ
ントロールバス４を通ってメモリ初期設定モードセレク
タ１０に対して送出されるメモリ初Ｉｎ設定指定信号で
ある。

上記構成において、送受信バッフ７メモリ７の初期設定
は次のようにして行なう。

まず、プロセッサｌは、自身の内部に設置されたメモリ
初期設定モード切替回路９をプロセッサ１内のＩ１０ア
クセスによってメモリ初期設定モードにし、メモリ初期
設定指定信号１１をアクティブにする。すると、全ての
バス制御回路６では、このメモリ初期設定指定信号１１
を受けてメモリ初期設定モードセレクタ１０をメモリ初
期設定モードにする。このメモリ初期設定モードになる
と６０ケの全ての送受信バッファメモリ７は同時に書き
込み可能な状態になる。

この状態でプロセッサｌは、６０ケの送受信バッファメ
モリ７のいずれか１つに初期データを書き込む。この結
果、６０ケの送受信バッファメモリ７の全てに同時に初
期データが書き込まれる。

このように本実施例では、加入者回線対応に設置された
複数のレイヤ２処理部と送受信バッファメモリがバス１
１１１制御回路を介して一つのプロセッサのシステムバ
スに接続されている加入者線信号装置において、上記バ
ス制御回路のそれぞれにメモリ初期設定モードセレクタ
を設けるとともに、コントロールバス上にはメモリ初期
設定指定信号を、またバス制御回路の中にはメモリ初期
設定モードセレクタを設けており、コントロールバス上
のメモリ初期設定モード指定信号をアクティブにするこ
とによって全てのバス制御回路をメモリ初期設定モード
にした後に、送受信バッファメモリのある一つに初期デ
ータを書き込むことにより、同時に全ての送受信バッフ
ァメモリに初期データを書き込んでいる。

このようにすることにより、本実施例では従来例のもの
と比べて約ｌ／６０の時間で送受信バッファメモリ７の
初期設定ができる。

なお、本発明は上記実施例に限定されるものでなく、要
旨の範囲内における種々変形例を含むものである。例え
ば、上述の実施例では、各送受信バッフ７メモリに対す
る同時書き込みの指定を、コントロールバスのメモリ初
期設定指定信号によって行なっているが、アドレスバス
から特定のアドレスを指定すると各バス制御回路が全て
の送受信バッファメモリに対して同時書き込みを指定す
る構成とすることもできる。

［発明の効果］ 以上説明したように本発明は、送受信バッフ７メモリの
初期設定を行なう場合に送受信バッファメモリごとに初
期設定する必要がないため、送受信バッファメモリの初
期設定に要する時間を短縮することが可能な加入者線信
号装置を提供できるという効果がある。

また、拡張アドレスバンクレジスタの設定を切り替える
必要がなくなるため、より時間を短縮することができる
。

【図面の簡単な説明】

第１図は本発明の一実施例に係る加入者線信号装置のブ
ロック図、第２図は従来の加入者線信号装置のブロック
図である。 １：プロセッサ ３：メモリ初期設定モード切替回路 ６：バス制御回路 ７：送受信バッファメモリ １０：メモリ初期設定モードセレクタ １１：メモリ初期設定指定信号

Claims (2)

【特許請求の範囲】
1. （１）加入者線対応に設けられた複数の送受信バッファ
   メモリをバス制御回路を介してプロセッサのシステムバ
   スに接続した加入者線信号装置において、上記バス制御
   回路が、各送受信バッファメモリに対して同時書き込み
   を指定する同時書き込みモードセレクタを具備するとと
   もに、上記プロセッサが、上記システムバスを介して上
   記同時書き込みモードセレクタを起動させる同時書き込
   みモード設定回路を具備することを特徴とする加入者線
   信号装置。
2. （２）前記送受信バッファメモリのそれぞれが、レイヤ
   ２処理部を有するものである特許請求の範囲第１項記載
   の加入者線信号装置。