JP2642671B2 - ディジタルクロスバースイッチ - Google Patents

ディジタルクロスバースイッチ

Info

Publication number
JP2642671B2
JP2642671B2 JP63154534A JP15453488A JP2642671B2 JP 2642671 B2 JP2642671 B2 JP 2642671B2 JP 63154534 A JP63154534 A JP 63154534A JP 15453488 A JP15453488 A JP 15453488A JP 2642671 B2 JP2642671 B2 JP 2642671B2
Authority
JP
Japan
Prior art keywords
input
multiplexer
output
control
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63154534A
Other languages
English (en)
Other versions
JPS6482161A (en
Inventor
エイ ニーハウス ジェフリー
ジー フレック ロバート
リー スティーヴン
ディー ストロング ボブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6482161A publication Critical patent/JPS6482161A/ja
Application granted granted Critical
Publication of JP2642671B2 publication Critical patent/JP2642671B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
    • H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Electronic Switches (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データを選択して多重ソースから多重転送
先へ転送するための高速ディジタルクロスバースイッチ
に関し、更に詳細には、動的にプログラムすることので
きるクロスバースイッチであって、故障許容経路指定の
ための再構成可能回路網における使用に適するクロスバ
ースイッチに関する。
〔従来の技術〕
従来のフォンノイマン型コンピュータアーキテクチャ
は、或る与えられた時に放送通信するのに唯１つ（また
は少数）の伝送しか使用していない。かかる装置はハー
ドワイヤード切換え回路網を用いており、これはその適
用範囲を制限する。伝送能力におけるこの制限のため、
コンピュータには、例えば、集積回路シミュレーショ
ン、地球規模の天気予報、固体粒子物理学におけるモン
テカルロ・シミュレーション、または原子炉の故障シミ
ュレーションのような複雑な問題の解決をすることが不
可能になる。
〔発明が解決しようとする課題〕
従って、本発明の目的は、多重ソースから多重転送先
へデータを選択して転送することのできるディジタルク
ロスバースイッチを提供することにある。本発明の他の
目的は、動的に再プログラムすることができるディジタ
ルクロスバースイッチを提供することにある。
〔課題を解決するための手段〕
本発明にかかるディジタルクロスバースイッチは、複
数のマルチプレクサ論理装置、前記論理装置の各々へ連
結された予め選択された数の入出力データバス、及び、
前記マルチプレクサ論理装置の各々へ及びこれからデー
タを伝送するため、前記論理装置の各々へ連結された内
部データバスを有す。各論理装置は、前記内部バスへの
予め選択された数の入力の通過を制御するための入力マ
ルチプレクサ、及び入力端子を前記内部データバスへ連
結させたマルチプレクサを有す。制御ソースが、前記内
部データバスから付属の論理装置の出力端子へのビット
の伝送を制御する。入力マルチプレクサ制御ソースが前
記内部データバスへの入力信号の通過を制御する。
本明細書において本発明の新規な特徴を開示する。以
下、本発明並びに本発明の他の特徴及び利点をよく理解
できるように、本発明の実施例について図面を参照して
詳細に説明する。
〔実施例〕
第１図について説明すると、図は64ビット・ディジタ
ルクロスバースイッチの代表的な形式を示すものであ
り、このクロスバースイッチは、回線10及び回線16によ
って対応の４個１組の入出力ピンに接続された16個の個
別的マルチプレクサ論理装置（MUX LOGIC）14を有す。
入力データを４ビット回線12に沿って64ビット・データ
バスへ直接送ることができ、前記データバスからのデー
タを64ビット回線20に沿って各論理装置14が受取ること
ができる。
第２図について説明すると、64ビット内部データバ
ス、即ち回線20が16個のマルチプレクサ論理装置14の各
々に接続している。４ビット入出力データバス、即ち回
線10が各マルチプレクサ論理装置14に接続され、データ
を入力し、または対応の論理装置14からの出力データを
受取るようになっている。回線72上のデータ出力イネー
ブル制御信号OED′が、16:1マルチプレクサ（MUX）62か
らバッファ70を介して入出力データバス10上へ行くデー
タのチャネルの出力動作をイネーブルまたはディスエー
ブルする。入出力データバス10におけるビット数は本例
においては４であるが、この数（以下、チャネル巾と呼
ぶ）は都合のよい任意の数であってよい。内部データバ
ス20は半数ずつの２組に分けられている。第１の半分の
組（MSH）は最上位の半数（D63〜D32）に対応し、第２
の半分の組（LSH）は最下位の半数（D31〜D0）に対応す
る。しかし、内部データバス20は、所望数の部分に区分
してよい。また、マルチプレクサ論理グループも、各々
が８個の２グループとして配置されている。一方のグル
ープ17は最上位のグループに対応し、他方のグループは
最下位のグループ19に対応する。かかる編成はLSH/MSH
スワッピングのような機能に有用であるが、チャネル間
に任意の所望のルーティング（rooting）順列を含む他
の編成であってもよい。
制御入出力装置22は16個のバッファ回路23から成って
おり、該回路の各々はOEC′信号線28に接続された出力
イネーブル線を有している。各バッファ回路23は、その
入力端子を対応の4:1マルチプレクサ25の出力端子に接
続させ、その出力端子を回線30によってCNTRピン27に接
続させている。マルチプレクサ25は制御アドレス選択信
号CRADR1〜CRADR0によって制御される。バイパス線29が
回線30をロードバス26に直接接続し、マルチプレクサ論
理装置16にデータを一度に16ビットずつロードするよう
になっている。制御ソース信号CRSRCEが低レベルとなる
のに応答して制御語が制御入出力装置22から回線即ちバ
ス26上で一度に16ビットずつ読出され、マルチプレクサ
論理装置14に入れられる。プログラム内の制御語もマル
チプレクサ論理装置14から読み戻し可能である。この場
合には、出力イネーブル制御信号OEC′は低レベルとし
て取り出される。制御アドレス選択信号CRADR1〜CRADR0
は、CNTR出力端子上で読出されるべき16ビット語の４つ
のアドレスを選択する。制御選択信号CRSEL0及びCRSEL1
は各関連のマルチプレクサ論理装置14内の制御情報の通
過を制御する。他の論理信号については、各マルチプレ
クサ論理装置14の詳細なブロック線図である第３図につ
いて以下に説明する。
第３図について説明すると、各マルチプレクサ論理装
置14は16:1マルチプレクサ（MUX）62から成っており、
該マルチプレクサは、64ビット・データバス20に接続さ
れた16本の４ビット入力線を有し、４ビット回線68上に
出力を有する。回線68はスリーステートバッファ70へ入
力する。バッファ70の出力端子は４ビット入出力データ
バス10に接続している。データ出力イネーブル信号OE
D′は、高レベルのときにバッファ70からのデータの出
力を禁止し、そして高い出力インピーダンスを有する状
態にそのバッファ70をおく。入出力データバス10は、回
線74により、入力マルチプレクサ82の入力端子及び入力
データレジスタ80の入力端子に接続されている。クロッ
ク信号MSCLK及びLSCLKを用い、マルチプレクサ装置14の
最上位グループ（MSH）17及び最下位グループ（LSH）19
に対応する入力レジスタ80に正しい順序のデータグルー
プをロードする。
最下位データ選択制御信号SELDLSまたは最上位データ
選択制御信号SELDMSが、入力データレジスタ80または回
線74上のリアルタイム入力からのLSHデータまたはMSHデ
ータの選択をそれぞれ制御する。回線84上の入力マルチ
プレクサ82からのデータグループは内部データバス20へ
導かれる。
マルチプレクサ62を通るデータの通過は4:1マルチプ
レクサ66からの４ビット回線64上の信号によって制御さ
れる。マルチプレクサ66に対して４つの異なる入力があ
り、その選択は回線105上のマルチプレクサ制御選択信
号CRSEL1及びCRSEL0によって制御される。MSH/LSH交換
装置132からの回線134上の入力がマルチプレクサ66を通
過すると、マルチプレクサ62の入力端子における64ビッ
トデータ語のMSH/LSHとの間の対応のグループの交換、
すなわちスワッピングが行なわれる。読み戻し装置130
からの回線124上の入力は、変更なしに16:1マルチプレ
クサ62を通る64ビット語の単なる伝送となる。
マルチプレクサ66への残りの２つの入力は２つの制御
フリップフロップバンクCF1 126及びCF2 128から来
る。各CFバンク126及び128は４つのＤタイプエッジトリ
ガフリップフロップから成っている。各CFバンクは、1
6:1マルチプレクサ62の出力を選択する際に用いられる
４ビット語を記憶することができる。即ち、総計16語
を、全数16個のCF1またはCF2の語から成る各フリップフ
ロップバンクに記憶することができる。フリップフロッ
プバンク126及び128への入力は制御入力マルチプレクサ
88から来る。マルチプレクサ88への入力は、内部データ
バス20に接続されている４ビット回線87からか、または
制御入／出力装置22の回線29のうちの４本の組に接続し
ている第３図の４ビット回線90から来る。マルチプレク
サ論理装置14内の全数16個のCF語に対応するフリップフ
ロップのバンク126または128がロードされるべき場合に
は、16個の制御語（または64ビット）は、これらの語が
制御装置22を通って来るとき、回線108上の制御クロッ
ク信号CRCLKに応答して４サイクル中にロードされる。
内部データバス20からのデータがロードされる場合に
は、該データは回線87上の４ビットのグループとなって
入って来て、１クロックサイクル中にフリップフロップ
のバンク126または128のうちの一つにロードされる。１
個のCRWRITEが、マルチプレクサ88の出力の、CF1126に
入るかまたはCF2 128に入るかの転送先を制御する。
各CFバンク126または128に記憶されている４ビット語
は2:1マルチプレクサ106を介して回線103上に読出し可
能である。マルチプレクサ106は、制御語127または129
からの２つの入力のうちの一つを選択する回線104上の
読出し制御信号CREADによって制御される。回線103は、
第２図に示す4:1マルチプレクサ25の入力端子に接続し
ている。
4:1マルチプレクサ66の出力は、制御選択信号CRSEL1
及びCRSEL0に応答して、４ビット回線に沿って16:1マル
チプレクサ62の制御入力端子へ導かれ、及びマルチプレ
クサ62を通じて回線86a〜86p上の情報の通過を導く。
入力マルチプレクサ及び出力マルチプレクサの制御に
より、クロスバースイッチ全体に対する入力対出力パタ
ーンが決定される。適設なデータ入力を選択することに
より、及び16:1マルチプレクサからの出力を決定するよ
うに制御フリップフロップをプログラムすることによ
り、多くの異なる切替え形態をセットアップすることが
できる。出力制御ソース選択CRSELは第１表に示す効果
を有す。
プログマブルフリップフロップの２つのバンク126及
び128のほかに、２つのハードワイヤード制御機能を選
択することができる。MSH/LSH交換部は、スイッチの各
半分からの入力グループを正反対の制御フリップフロッ
プまたはデータ出力部へ導く。例えば、D23〜D20D55
〜D52の如くである。読み戻し機能は、全数64の入力ビ
ットを、これらが入力された同じ入／出力データバス線
上に出力される。
CF装置は、16:1マルチプレクサの出力を選択するため
に４ビット語（CFN3〜CFN0）を記憶することができる。
各フリップフロップバンク内の総計16語に対し、１つの
制御語を各CF装置にロードする。第２表は、制御入出力
部（CNTR15〜CNTR0）上に一度に16ビットを、またはデ
ータ入力部（D63〜D0）上に一度に全数64ビットをロー
ドすることのできる出力マルチプレクサ制御語を表示す
るものである。第２表における各制御語をCFバンク126
または128に記憶させ、そして内部制御信号として16:1
マルチプレクサ62へ送ることができる。例えば、「LHH
H」をロードされた任意のCF制御語を用いて入力D31〜D3
8を16:1マルチプレクサ62からの出力として選択するこ
とができ、またはバンク126または128内のそれぞれの全
数16のCF語127及び129に「LHHH」（「低高高高」）をロ
ードすることができ、この同じ出力が全スイッチによっ
て選択される。
バンク126及び128に制御語をロードするためのソース
はCRSRCE92によって選択される。回線100及び101上のイ
ネーブル信号が、与えられたマルチプレクサ装置14に対
して語127または129のどちらかをロードするかを選択す
る。制御信号値及び対応のローディングのソース及び転
送先を第３表に示す。データ入／出力バス10からフリッ
プフロップ126及び128に制御語をロードする場合には、
データグループ（この場合には４ビットのグループ）
を、クロウバースイッチの半分のマルチプレクサ論理装
置14によって内部データバス20へ送り、前記スイッチの
他の半分の対応の装置14の制御フリップフロップにロー
ドする。例えば、データ入力D3〜D0はデータバスへ行
き、次いで制御フリップフロップへ行ってデータ出力D3
5〜D32となり、そして入力D35〜D32が制御フリップフロ
ップへ送られてD3〜D0となる。
フリップフロップのバンク126または128がデータ入力
からロードされるときには、４つの信号WE′、CRSRCE、
CRWRITE、及び制御フリップフロップクロックCRCLKが組
合せで用いられる。この場合、結果として生じたEN1、E
N2、……EN32の出力信号が、回線100及び101上で各論理
装置14の制御語127及び129に加えられる。第４表は、フ
リップフロップのバンクがデータ入力をロードさせると
きの交換のパターンを示すものである。
第２図に示す制御入出力装置22は、CRCLKサイクル当
り４つの制御語を、CRADR1及びCRADR0によって選択され
たフリップフロップアドレスCFXX（このXXの場所には制
御フリップフロップの番号が入る）にロードすることが
できる。OEC′が低レベルとなっており、そしてCRCLK信
号が必要でないという場合を除き、同じアドレス信号を
用いてフリップフロップセッティングを読出すことがで
きる。制御入出力装置22のCNTR入出力30から制御フリッ
プフロップにロードするために用いる制御信号を第５表
に示す。
クロスバースイッチのプログラミングとしては、フリ
ップフロップのバンク126及び128内に制御語をセットア
ップするためにいくつかの制御信号を用いる。一例とし
て、入出力30から制御語をロードする場合、16データ入
力グループのうちのどれかを、出力するために他の15デ
ータグループに同報通信するために必要なマイクロコー
ドシーケンスを第６表に示す。表では、入力グループD6
3〜D60を、放送通信されるビットのグループとして用い
てある。
CRSRCE92に対する低レベル信号は制御入出力装置22内
のCNTR15〜CNTR0を選択し、また、CRWRITEに対する低レ
ベル信号により、回線100はフリップフロップバンク126
を転送先として選択する。第２表に示すように、D63〜D
60上のデータを出力ニブルとして選択するには、制御語
CFN3〜CFN0内の４ビットが高レベルでなければならな
い。従って、CNTR15〜CNTR0入力は高レベルにコード化
される。第６表に示す４つのマイクロコード命令は同じ
制御語をCNTR15〜CNTR0からバンク126の全数16のCF語内
にロードする。
制御フリップフロップがロードされると、スイッチを
用いてプログラム済みのビットグループD63〜D60放送通
信することができる。放送通信を実行するためのマイク
ロコード命令を第６表に最後の命令として示してある。
放送通信されるデータはD63〜D60上に入力される。SELD
MS上の高レベル信号が放送通信のためのリアルタイムデ
ータ入力を選択する。入力グループを保留すべき場合に
は、第２図及び第３図に示すMSCLK及びLSCLKを用いて入
力レジスタ80にロードすることができる。入力データが
記憶されない場合には、レジスタクロック信号は必要で
ない。
スイッチが動作している最中に制御ソースに新しい制
御語をロードし、またはCNTR15〜CNTR0上に読出すこと
ができるときには、制御フリップフロップのバンクは選
択されない。例えば、LSHのバンク126がデータ入出力を
制御している最中に、MSHデータ入力を用いてLSHのフリ
ップフロップバンク128にロードすることができる。
クロスバースイッチをプログラムするための制御語の
ローディング及び使用についての第２のより複雑な例と
して、MSHとLSHとの間の対応のグループ（MSH内の第１
のグループに対するLSH内の第１のグループ、以下同
様）をスワッピングするようにクロスバースイッチをプ
ログラムするということがある。このスワッピングは、
制御選択信号CRSEL1が高レベルであってCRSEL0が低レベ
ルであるときに選択されるハードワイヤード論理回路を
用いて行なうことができる。MSH/LSH交換論理装置132に
用いないでスワップをプログラムするには、異なる制御
語を各マルチプレクサ（MUX）論理グループにロードす
ることが必要となる。
このプログラミングは、一方の半分、即ちLSHまたはM
SH内の各グループが、他方の半分内の対応のグループか
らの入力を出力として選択するということによって進行
する。即ち、D35〜D32からの入力グループをD3〜D0上で
出力し、D3〜D0からの入力をD35〜D32上で出力する。以
下同様である。第２表に示すように、D3〜D0に対するフ
リップフロップを1000にセットすることが必要であり、
D35〜D32の入力は低レベルでなければならない。この切
替パターンに含まれているCF制御語を第７表に示す。
この制御語のリスト及び第５表の信号を用い、CNTR15
〜CNTR0に対する16ビット制御入力を構成して４サイク
ル中に制御フリップフロップにロードすることができ
る。第８表に、制御語をロードし及び交換を実行するた
めのマイクロコード命令を示す。
第８表においては、グループ128のフリップフロップ
をプログラム中である。制御語をCNTR15〜CNTR0にロー
トするときに、CRWRITEを高レベルとなしてCRSRCEを低
レベルのままとしておくことにより、グループ128を選
択する。書込みイネーブルWE′を低レベルに保持してお
き、制御クロックCRCLKを用いて４セットの制御語をロ
ードする。フリップフロップがロードされると、データ
をD63〜D0上に入力することができ、そして出力選択の
プログラム済みパターンを実行することができる。レジ
スタ済みデータ入力及びグループ128を選択するための
マイクロ命令を第８表に最後の命令として示してある。
制御フリップフロップはまた、データ入力グループか
ら１制御クロックCRCLKサイクル中のロードしてあって
もよい。切替パターンをセットアップするための全ての
制御語は、フリップフロップのバンクが制御ソースとし
て選択される前にロードされるべきである。第５表に、
一方の半分からの入力グループがどのようにして他方の
半分の制御フリップフロップ上にマッピングされるかを
示してある。１サイクル中にグループ126に16制御語を
ロードするマイクロコード命令を第９表に示す。
これらの制御グループは、入力から64ビット・リアル
タイム入力語として、または前もって記憶されていた２
つの32ビット語としてロードすることができる。記憶さ
れている制御語を用いるには、MSCLK及びLSCLKを用いて
LSH及びMSHの入力レジスタに正しい順序の制御グループ
をロードする。データ入力からフリップフロップにロー
ドする場合には、プログラム内の全ての制御データが同
時にロードされるように、全数64ビットの制御データ
は、CRCLKが用いられるときに存在していなければなら
ない。第10表は、MSH及びLSHの入力レジスタにロード
し、次いでこのレジスタ済みデータをフリップフロップ
バンク128へ送るための３つのマイクロコード命令を示
すものである。
プログラム内の制御語はまた、CRTR出力を用いてフリ
ップフロップから読み戻し可能である。フリップフロッ
プのバンク内の64ビットをCNTR15〜CNTR0上に読出すた
めには４つの命令が必要である。OEC′を低レベルとな
し、この間、CRCLK信号は必要でない。CREADに対する高
レベル信号がフリップフロップのバンク128を選択し、
そしてCRADR1〜CRADR0が、CNTR出力上に読出されれるべ
き16ビット語の４つのアドレスを順々に選択する。第11
表に４つのマイクロコード命令を示す。
〔発明の効果〕 本発明によるクロスバースイッチは或る範囲の切替動
作を行ない、若千は、用途に適するようにプログラムさ
れたハードワイヤード制御機能及びその他によって制御
される。動的に再プログラムすることが可能であるか
ら、このクロスバースイッチは、多重のソース及び転送
先の間の再構成可能なデータ通路を必要とする交代ルー
ティング体系を支持する。
このクロスバースイッチを用いて、再構成可能なアー
キテクチャにおける多重のプロセッサ及びメモリ間のデ
ータ及びアドレスの相互接続を切替えることができる。
このアーキテクチャはプロセッサ及びメモリのグループ
を連結し、並列処理を行なうように構成することが可能
なより大きなプロセッサ素子を形成する。これら同じ処
理素子は動的に再構成することが可能であり、代替の回
路網または処理構造を支持する。
この本発明による実施例のクロスバースイッチは、各
バス内に任意のビット数を有する16個までのバスからの
データを切替えるため、各バス内のビットを４個ずつの
グループに単に連結することによってカスケード接続
し、関係のビット数を取扱うのに必要なだけの個数のス
イッチとすることができる。入出力データバスの数も、
所要数のスイッチを結合することによって任意の所要数
に拡張することができる。本実施例においては４ビット
のグループについて説明したが、任意の数のビットをチ
ャネル内で用いることができる。また、ポートの数を増
すこともできる。また、以上においては２グループの制
御フリップフロップを開示したが、２つよりも多くのグ
ループを用いてより多数の異なるプログマブル切替パタ
ーンを得ることができる。
以上、本発明をその実施例について説明したが、本発
明はこれに限定されるものではない。当業者には明らか
であるように、前述の実施例について種々の変形が可能
であり、また本発明の実施についての他の態様が可能で
ある。即ち、特許請求の範囲に記載の如き本発明の範囲
内で種々の変形及び実施態様が可能である。
以上の記載に関連して、以下の各項を開示する。
1. 入出力データバスから、内部データバスへ、及び同
じまたは他の入出力データバスへデータを切替えるため
のディジタルクロスバースイッチにおいて、 複数のマルチプレクサ論理装置と、 前記マルチプレクサ論理装置の各々へ連結されたｍビ
ット内部ダータバス（ｍは整数）と、 前記マルチプレクサ論理装置の各々に一つずつ接続さ
れた複数のｎビット入出力データバス（ｎは整数）と、 前記各マルチプレクサ論理装置内にあり、入力端子を
前記内部データバスへ連結させ、且つ出力端子を前記入
出力データバスの対応のものへ連結させ、データの選択
されたｎビットを前記内部データバスからの対応の前記
入出力データバスへ切替えるように構成制御信号に応答
して作動するm/n対１マルチプレクサ（m/nは整数）と、
前記m/n対１マルチプレクサへ連結された構成制御信号
のためのメモリ装置とを備えることを特徴とするディジ
タルクロスバースイッチ。
2. メモリ装置の少なくとも一部がプログラム可能であ
る上記第１項記載のディジタルクロスバースイッチ。
3. マルチプレクサ論理装置の各々に連結された制御入
出力装置を含んでいる上記第１記載のディジタルクロス
バースイッチ。
4. 入力データを記憶し、前記データをその後の選択さ
れた時に入力するため、マルチプレクサ論理装置の各々
内の入出力データバスに連結された入力データレジスタ
を含んでいる上記第１項記載のディジタルクロスバース
イッチ。
5. マルチプレクサ論理装置の各々内にあり、一つの入
力端子を対応の入／出力データバスに接続させ、且つ他
の入力端子を入力データレジスタの出力端子に連結させ
ており、制御信号に応答してリアルタイム入力または前
記入力データレジスタからの入力のいずれかを選択する
ように動作する入力マルチプレクサを含んでいる上記第
４項記載のディジタルクロスバースイッチ。
6. マルチプレクサ論理装置の各々内にあり、第１の入
力端子を内部データバスに接続させ、且つ第２の入力端
子を制御入出力装置に接続させたマルチプレクサを含ん
でいる上記第３項記載のディジタルクロスバースイッ
チ。
7. メモリ装置に記憶されている制御後を読み出すた
め、メモリ装置に連結されたマルチプレクサを含んでい
る上記第６項記載のディジタルクロスバースイッチ。
8. メモリ装置がプログマブルフリップフロップのバン
クを含んでいる上記第２項記載のディジタルクロスバー
スイッチ。
9. メモリ装置が予め選択されたパーマネント制御語を
含んでいる上記第１項記載のディジタルクロスバースイ
ッチ。
10. トランシーバ及びリードバックの機能のため、メ
モリ装置がパーマネント制御語を含んでいる上記第１項
記載のディジタルクロスバースイッチ。
11. 外部入出力データバスから内部データバスへデー
タを転送し、前記データを前記内部データバスから同じ
または他の入出力データバスへ切替えるためのディジタ
ルクロスバースイッチにおいて、 内部データバスと、 各々が前記内部データバスに連結された複数のマルチ
プレクサ論理装置と、 前記マルチプレクサ論理装置の各々に一つずつ連結さ
れた複数の入出力データバスとを備え、前記入出力デー
タバスの各々内のビット数はｎであり、全ての前記入出
力データバス内の総計ビット数は、前記内部データバス
内のビット数であるｍに等しく、更に、 前記マルチプレクサ論理装置内への及びこれから外へ
構成制御ビットの転送を制御するため、前記マルチプレ
クサ論理装置の各々に連結された制御入出力装置と、 論理制御信号を前記マルチプレクサ論理装置内に伝送
するため、前記マルチプレクサ論理装置の各々に連結さ
れた論理制御器と、 対応のデータバスに連結され、入力データを前記内部
データバスへ送るために選択された制御信号に応答する
データ入力制御器と、 選択された制御語に従って前記内部データバスから付
属のマルチプレクサ論理装置の入出力データバスへｎビ
ットのデータを選択的に伝送するため、前記マルチプレ
クサ論理装置の各々内にあり、前記内部データバスに連
結されたデータ出力制御器と、 切換え構成命令を記憶し、前記論理制御器からの選択
された論理信号に従って選択された制御語を適用するた
め、前記データ出力制御器に連結された制御語メモリと
を備えることを特徴とするディジタルクロスバースイッ
チ。
12. データ出力制御器がm/n対１マルチプレクサである
上記第11項記載のディジタルクロスバースイッチ。
13. 出力端子を制御語メモリの入力端子に連結させ、
入力端子を内部データバスに及び制御入／出力装置に連
結させており、前記内部データバスまたは前記制御入／
出力装置のいずれかから前記メモリに記憶されるべきデ
ータを選択するために選択されたソース論理信号に応答
して動作するソースセレクタスイッチを含んでいる上記
第12項記載のディジタルクロスバースイッチ。
14. 論理制御器からの制御信号に応答して選択された
メモリ制御語を伝送するため、メモリに及び前記論理制
御器に連結されたメモリ出力制御器を含んでいる上記第
11項記載のディジタルクロスバースイッチ。
15. 入力データを記憶して後で入力マルチプレクサを
通じて伝送するため、入力端子を入出力データバスに連
結させ、及び出力端子を前記入力マルチプレクサに接続
させた入力データバッファを含んでいる上記第11項記載
のディジタルクロスバースイッチ。
16. m/n対１マルチプレクサの出力端子に連結され、且
つ出力端子をマルチプレクサ論理装置の各々内の入出力
データバスに接続させたアイソレータを含んでいる上記
第11項記載のディジタルクロスバースイッチ。
17. 制御語メモリがプログラマブルフリップフロップ
のバンクを含んでいる上記第11項記載のディジタルクロ
スバースイッチ。
18. 入力データバッファがレジスタである上記第15項
記載のディジタルクロスバースイッチ。
19. 制御語メモリに記憶させるための制御語を入出力
データバス上のデータ入力からまたは制御入出力装置か
ら得るために、選択された制御信号に応答して動作し、
前記入出力データバス及びデータ入力制御器及びセレク
タスイッチからの入力データを一時的に記憶するための
データ入力バッファを含んでいる上記第13項記載のディ
ジタルクロスバースイッチ。
20. 各マルチプレクサを通ずるデータの伝送を制御す
るためのクロック信号を含んでいる上記第11項記載のデ
ィジタルクロスバースイッチ。
21. マルチプレクサ論理装置の選定された数のグルー
プの各グループに対する別々のクロック信号を含んでい
る上記第11項記載のディジタルクロスバースイッチ。
22. データ出力制御器の各々の出力に対する、及び制
御入出力装置の各々から出力に対するスリーステートバ
ッファを含んでいる上記第11項記載のディジタルクロス
バースイッチ。
23. 入出力データバスからのデータを内部データバス
へ及び同じまたは他の入出力データバスへ切替えるため
のディジタルクロスバースイッチにおいて、 複数のマルチプレクサ論理装置と、 前記マルチプレクサ論理装置の各々に連結されたｍビ
ット内部データバス（ｍは整数）と、 前記マルチプレクサ論理装置の各々に一つずつ接続さ
れた複数のｎビット入出力データバス（ｎは整数）と、 各マルチプレクサ論理装置内にあり、入力端子を前記
データバスに接続させ、且つ出力端子を前記入出力デー
タバスの対応のものに連結させ、前記内部データバスか
らのデータの選択されたチャネルを対応の入出力データ
バスへ切替えるように構成制御信号に対応して動作する
m/n対１チャネルセレクタ（m/nは整数）と、 前記m/n対１マルチプレクサに連結された構成制御信
号のためのメモリ装置と、 入力セレクタ制御信号に応答してデータのチャネルを
前記入出力データバスから前記内部データバスへ伝送す
るため、入力端子を前記入出力データバスの対応のもの
へ連結させ、出力端子を前記内部データバスへ連結させ
た入力セレクタとを備えることを特徴とするディジタル
クロスバースイッチ。
24. チャネルセレクタ及び入力セレクタの制御信号に
応答し、代替多重データ通路に沿って、与えられたマル
チプレクサ論理装置から１つまたはそれ以上の他のマル
チプレクサ論理装置へデータを送ることのできるよう
に、内部データバスのデータチャネルがマルチプレクサ
論理装置へ連結されている上記第24項記載のディジタル
クロスバースイッチ。
25. データを入出力データバスから内部データバスへ
及び同じまたは他の入出力データバスへ切替えるための
ディジタルクロスバースイッチにおいて、複数のマルチ
プレクサ論理装置と、前記マルチプレクサ論理装置の各
々へ連結されたｍビット内部データバス（ｍは整数）
と、前記マルチプレクサ論理装置の各々に一つずつ接続
された複数のｎビット入出力データバス（ｎは整数）と
を含み、更に、各マルチプレクサ論理装置内にm/n対１
マルチプレクサ（m/nは整数）を含んでおり、前記m/n対
１マルチプレクサは、入力端子を前記内部データバスへ
連結させ、且つ出力端子を前記入出力データバスの対応
のものへ連結させ、データの選択されたｎビットを前記
内部データバスからの対応の入出力データバスへ切替え
るように構成制御信号に応答して動作するようになって
おり、更に、構成制御信号を記憶するために前記m/n対
１マルチプレクサへ連結されたメモリ装置を含んでいる
ディジタルクロスバースイッチ。
【図面の簡単な説明】
第１図は、データバスが中心にあって各マルチプレクサ
論理装置に接続されている64ビット・ディジタルクロス
バースイッチを示す図、第２図は本発明ディジタルクロ
スバースイッチの実施例の詳細なブロック線図、第３図
は本発明スイッチ内の各マルチプレクサ論理装置を示す
図である。 10……入出力データバス、 14……マルチプレクサ論理装置、 20……内部データバス、 23……バッファ回路、 25……マルチプレクサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーヴン リー アメリカ合衆国 テキサス州 75040 ガーランド キングスブリッジ ドライ ヴ 142 (72)発明者 ボブ ディー ストロング アメリア合衆国 テキサス州 75040 ガーランド グリーンズボロ 5104 ル ート ２ (56)参考文献 特開 昭58−151661（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】入出力データバスから、内部データバス
    へ、及び同じまたは他の入出力データバスへデータを切
    替えるためのディジタルクロスバースイッチにおいて、 複数のマルチプレクサ論理装置と、 前記マルチプレクサ論理装置の各々へ連結されたｍビッ
    ト内部データバス（ｍは整数）と、 前記マルチプレクサ論理装置の各々に一つずつ接続され
    た複数のｎビット入出力データバス（ｎは整数）と、 前記各マルチプレクサ論理装置内にあり、入力端子を前
    記内部データバスへ連結させ、且つ出力端子を前記入出
    力データバスの対応のものへ連結させ、データの選択さ
    れたｎビットを前記内部データバスから対応の前記入出
    力データバスへ切替えるように構成制御信号に応答して
    作動するm/n対１マルチプレクサ（m/nは整数）と、 前記m/n対１マルチプレクサへ連結された構成制御信号
    のためのメモリ装置とを備えることを特徴とするディジ
    タルクロスバースイッチ。
JP63154534A 1987-06-22 1988-06-22 ディジタルクロスバースイッチ Expired - Fee Related JP2642671B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/065,231 US4852083A (en) 1987-06-22 1987-06-22 Digital crossbar switch
US65231 1993-05-19

Publications (2)

Publication Number Publication Date
JPS6482161A JPS6482161A (en) 1989-03-28
JP2642671B2 true JP2642671B2 (ja) 1997-08-20

Family

ID=22061249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63154534A Expired - Fee Related JP2642671B2 (ja) 1987-06-22 1988-06-22 ディジタルクロスバースイッチ

Country Status (2)

Country Link
US (1) US4852083A (ja)
JP (1) JP2642671B2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985832A (en) * 1986-09-18 1991-01-15 Digital Equipment Corporation SIMD array processing system with routing networks having plurality of switching stages to transfer messages among processors
US5187796A (en) * 1988-03-29 1993-02-16 Computer Motion, Inc. Three-dimensional vector co-processor having I, J, and K register files and I, J, and K execution units
US5070449A (en) * 1988-12-19 1991-12-03 Honeywell Inc. Bus interface controller for computer graphics
US5189665A (en) * 1989-03-30 1993-02-23 Texas Instruments Incorporated Programmable configurable digital crossbar switch
US5239654A (en) * 1989-11-17 1993-08-24 Texas Instruments Incorporated Dual mode SIMD/MIMD processor providing reuse of MIMD instruction memories as data memories when operating in SIMD mode
DE68928980T2 (de) * 1989-11-17 1999-08-19 Texas Instruments Inc Multiprozessor mit Koordinatenschalter zwischen Prozessoren und Speichern
DE69030953D1 (de) * 1990-03-08 1997-07-24 Ibm Hardware-Simulator
US5024993A (en) * 1990-05-02 1991-06-18 Microelectronics & Computer Technology Corporation Superconducting-semiconducting circuits, devices and systems
US5410300A (en) * 1991-09-06 1995-04-25 International Business Machines Corporation Distributed crossbar switch architecture
US5418911A (en) * 1992-06-09 1995-05-23 Intel Corporation Data path switch method and apparatus that provides capacitive load isolation
US5657429A (en) 1992-08-10 1997-08-12 Computer Motion, Inc. Automated endoscope system optimal positioning
US7074179B2 (en) 1992-08-10 2006-07-11 Intuitive Surgical Inc Method and apparatus for performing minimally invasive cardiac procedures
US5762458A (en) * 1996-02-20 1998-06-09 Computer Motion, Inc. Method and apparatus for performing minimally invasive cardiac procedures
US5388099A (en) * 1992-10-22 1995-02-07 Digital Equipment Corporation Backplane wiring for hub in packet data communications system
US5832303A (en) * 1994-08-22 1998-11-03 Hitachi, Ltd. Large scale interconnecting switch using communication controller groups with multiple input-to-one output signal lines and adaptable crossbar unit using plurality of selectors
US6463361B1 (en) 1994-09-22 2002-10-08 Computer Motion, Inc. Speech interface for an automated endoscopic system
US6646541B1 (en) 1996-06-24 2003-11-11 Computer Motion, Inc. General purpose distributed operating room control system
US7053752B2 (en) 1996-08-06 2006-05-30 Intuitive Surgical General purpose distributed operating room control system
US6714841B1 (en) 1995-09-15 2004-03-30 Computer Motion, Inc. Head cursor control interface for an automated endoscope system for optimal positioning
US5822554A (en) * 1995-09-18 1998-10-13 National Instruments Corporation System and method for improved multiplexing to a data bus
US5855583A (en) * 1996-02-20 1999-01-05 Computer Motion, Inc. Method and apparatus for performing minimally invasive cardiac procedures
US6436107B1 (en) 1996-02-20 2002-08-20 Computer Motion, Inc. Method and apparatus for performing minimally invasive surgical procedures
US6699177B1 (en) 1996-02-20 2004-03-02 Computer Motion, Inc. Method and apparatus for performing minimally invasive surgical procedures
US6911916B1 (en) 1996-06-24 2005-06-28 The Cleveland Clinic Foundation Method and apparatus for accessing medical data over a network
US6496099B2 (en) 1996-06-24 2002-12-17 Computer Motion, Inc. General purpose distributed operating room control system
US6132441A (en) 1996-11-22 2000-10-17 Computer Motion, Inc. Rigidly-linked articulating wrist with decoupled motion transmission
US20040236352A1 (en) * 1997-09-22 2004-11-25 Yulun Wang Method and apparatus for performing minimally invasive cardiac procedures
US6631131B1 (en) * 1998-05-13 2003-10-07 Hewlett-Packard Development Company, L.P. Transpose table biased arbitration scheme
US6659939B2 (en) 1998-11-20 2003-12-09 Intuitive Surgical, Inc. Cooperative minimally invasive telesurgical system
US8527094B2 (en) 1998-11-20 2013-09-03 Intuitive Surgical Operations, Inc. Multi-user medical robotic system for collaboration or training in minimally invasive surgical procedures
US6951535B2 (en) 2002-01-16 2005-10-04 Intuitive Surgical, Inc. Tele-medicine system that transmits an entire state of a subsystem
US6852107B2 (en) 2002-01-16 2005-02-08 Computer Motion, Inc. Minimally invasive surgical training using robotics and tele-collaboration
US6398726B1 (en) 1998-11-20 2002-06-04 Intuitive Surgical, Inc. Stabilizer for robotic beating-heart surgery
US7217240B2 (en) 1999-10-01 2007-05-15 Intuitive Surgical, Inc. Heart stabilizer
US6726699B1 (en) 2000-08-15 2004-04-27 Computer Motion, Inc. Instrument guide
WO2002043569A2 (en) 2000-11-28 2002-06-06 Intuitive Surgical, Inc. Endoscopic beating-heart stabilizer and vessel occlusion fastener
US20020165524A1 (en) 2001-05-01 2002-11-07 Dan Sanchez Pivot point arm for a robotic system used to perform a surgical procedure
US6836815B1 (en) * 2001-07-11 2004-12-28 Pasternak Solutions Llc Layered crossbar for interconnection of multiple processors and shared memories
US6728599B2 (en) 2001-09-07 2004-04-27 Computer Motion, Inc. Modularity system for computer assisted surgery
US6839612B2 (en) 2001-12-07 2005-01-04 Institute Surgical, Inc. Microwrist system for surgical procedures
US6793653B2 (en) 2001-12-08 2004-09-21 Computer Motion, Inc. Multifunctional handle for a medical robotic system
US8694976B2 (en) * 2003-12-19 2014-04-08 Intel Corporation Sleep state mechanism for virtual multithreading
US7155557B2 (en) * 2004-09-24 2006-12-26 Stargen, Inc. Communication mechanism
US8382485B2 (en) * 2005-09-29 2013-02-26 The General Hospital Corporation Methods and apparatus for providing realistic medical training
KR100812225B1 (ko) * 2005-12-07 2008-03-13 한국전자통신연구원 멀티프로세서 ＳｏＣ 플랫폼에 적합한 크로스바 스위치구조
US11774944B2 (en) 2016-05-09 2023-10-03 Strong Force Iot Portfolio 2016, Llc Methods and systems for the industrial internet of things
US11327475B2 (en) 2016-05-09 2022-05-10 Strong Force Iot Portfolio 2016, Llc Methods and systems for intelligent collection and analysis of vehicle data
US20180284746A1 (en) 2016-05-09 2018-10-04 StrongForce IoT Portfolio 2016, LLC Methods and systems for data collection optimization in an industrial internet of things environment
US10983507B2 (en) 2016-05-09 2021-04-20 Strong Force Iot Portfolio 2016, Llc Method for data collection and frequency analysis with self-organization functionality
KR102599073B1 (ko) 2016-05-09 2023-11-10 스트롱 포스 아이오티 포트폴리오 2016, 엘엘씨 산업용 사물 인터넷을 위한 방법들 및 시스템들
WO2019028269A2 (en) 2017-08-02 2019-02-07 Strong Force Iot Portfolio 2016, Llc METHODS AND SYSTEMS FOR DETECTION IN AN INDUSTRIAL ENVIRONMENT OF COLLECTING INTERNET DATA FROM OBJECTS WITH LARGE DATA SETS
US11237546B2 (en) 2016-06-15 2022-02-01 Strong Force loT Portfolio 2016, LLC Method and system of modifying a data collection trajectory for vehicles
US10921801B2 (en) 2017-08-02 2021-02-16 Strong Force loT Portfolio 2016, LLC Data collection systems and methods for updating sensed parameter groups based on pattern recognition
US10050640B1 (en) 2018-01-08 2018-08-14 Stmicroelectronics International N.V. High speed data weighted averaging architecture
US10218380B1 (en) 2018-01-08 2019-02-26 Stmicroelectronics International N.V. High speed data weighted averaging architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099234A (en) * 1976-11-15 1978-07-04 Honeywell Information Systems Inc. Input/output processing system utilizing locked processors
US4084236A (en) * 1977-02-18 1978-04-11 Honeywell Information Systems Inc. Error detection and correction capability for a memory system
DE3109470C2 (de) * 1981-03-12 1983-09-29 Siemens AG, 1000 Berlin und 8000 München Breitband-Vermittlungssystem
US4404556A (en) * 1981-11-25 1983-09-13 Western Electric Company, Inc. Bit expansion circuit

Also Published As

Publication number Publication date
JPS6482161A (en) 1989-03-28
US4852083A (en) 1989-07-25

Similar Documents

Publication Publication Date Title
JP2642671B2 (ja) ディジタルクロスバースイッチ
JP3471088B2 (ja) 改良されたプログラマブル論理セルアレイアーキテクチャ
US7549036B2 (en) Management of access to data from memory
JPS5998262A (ja) メモリ・アクセス方法及び双方向デ−タ・バイト整列装置
JPS6098791A (ja) 交換アレイ制御装置
JP3987783B2 (ja) アレイ型プロセッサ
JPH10508716A (ja) 階層型クロスバ・スイッチ
JP4485272B2 (ja) 半導体装置
GB2346723A (en) Programmable device
Konishi et al. PCA-1: A fully asynchronous, self-reconfigurable LSI
EP0843893A1 (en) A microcontroller having an n-bit data bus width with less than n i/o pins and a method therefor
US8099540B2 (en) Reconfigurable circuit
JP2000138579A (ja) プログラマブルロジックｌｓｉの基本セル及び基本セル２次元アレイ
EP0136597A2 (en) Vector processor
US7616628B2 (en) Switched processor datapath
EP0254479A2 (en) Integrated circuit programmable sequencing element apparatus and associated method
JPH0279294A (ja) データ長変更可能メモリ
JP2007148622A (ja) インターフェース設定方法
JP3965620B2 (ja) 記憶装置および記憶方法並びにデータ処理システム
JP2001209575A (ja) 信号処理装置
GB2203574A (en) Parallel processor arrays
CN116185934A (zh) 通过spi端口访问非易失性存储器的方法和系统
JPH01142849A (ja) 加入者線信号装置
JP2878160B2 (ja) 競合調停装置
JPS6339945B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees