JP2555934B2 - 時間スイッチ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル交換機に利用
する。本発明はディジタル交換機の通話路スイッチおよ
びその制御に利用する。本発明はディジタル交換機の双
方向回線接続を前提とした回線設定に利用する。本発明
はファームウェアの処理量を軽減し、接続設定に要する
時間を短縮することができる時間スイッチに関する。

【０００２】

【従来の技術】従来の時間スイッチは、図３に示すよう
にハイウェイ上のデータを記憶する通話路メモリ２と、
ＣＰＵ（中央処理装置）１１から書き込まれた接続情報
を保持する保持メモリ６と、通話路メモリ２に対しアド
レスを与える第一のシーケンシャルカウンタ４と、保持
メモリ６に対しアドレスを与える第二のシーケンシャル
カウンタ１２とを備える。

【０００３】通話路メモリ２の書き込みの際には、入ハ
イウェイ１のタイムスロット上の情報は、第一のセレク
タ５を通った第一のシーケンシャルカウンタ４のアドレ
スによって順次通話路メモリ２に書き込まれる。読出の
際には、第一のセレクタ５を通った保持メモリ６のデー
タが通話路メモリ２のアドレスとなり、出ハイウェイ３
のタイムスロット上へ通話路メモリ２に記憶された情報
が出力される。

【０００４】保持メモリ６に対しては、その設定の際、
ＣＰＵ１１から接続元情報と接続先情報が各々アドレス
およびデータとして与えられ、接続情報として記憶され
る。また通常は第二のセレクタ７を通過した第二のシー
ケンシャルカウンタ１２の出力をアドレスとして、記憶
されている接続情報が読み出される。

【０００５】ディジタル交換機を構成する時間スイッチ
の回線設定（入ハイウェイと出ハイウェイの接続設定）
は、通話路単位またはパスと呼ばれる複数の通話路を一
まとまりとした単位で行われるが、この通話路・パスは
４線通話を基本としているため、任意の接続元・接続先
間の通話を設定する場合、上り回線および下り回線の二
回線の設定を対で行う必要があるが、ネットワークを管
理するワークステーション側からは、接続元と接続先の
指定のみが行われる。

【０００６】従って、ワークステーションからの指定に
対し、ファームウェアでは上り回線と下り回線に付い
て、接続元情報をアドレスとし接続先情報をデータとし
た設定と、接続先情報をアドレスとし接続元情報をデー
タとした設定を個別に管理し実行しているため、接続情
報の設定の際、一接続に付き保持メモリに対して二回設
定を行う必要がある。

【０００７】従来技術として、通話路メモリに与えるデ
ータ、あるいは保持メモリに与えるデータを複数のメモ
リから選択的に接続する回路は、特開昭６３−７２２９
４号公報、特開昭６４−２９０９２号公報などに記載が
あるが、双方向通話路の設定を切換え接続により行うも
のは知られていない。

【０００８】

【発明が解決しようとする課題】このような従来の時間
スイッチによる接続設定は、一つの接続を行う場合保持
メモリに対し二つの設定を行う構成であるため、ファー
ムウェアの処理としてｎ個の接続の場合にｎ×２の設定
情報を管理し設定を行う必要があり、その規模および時
間スイッチの回線設定に要する時間が大きくなる欠点が
あった。

【０００９】本発明はこのような欠点を除去するもの
で、ファームウェアの処理量を軽減し、かつ接続設定に
要する時間を短縮することができる時間スイッチを提供
することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、保持メモリの
内容設定時に接続元の情報および接続先の情報を保持メ
モリのアドレス入力およびデータ入力に選択的に切換え
て接続することを特徴とするものである。

【００１１】すなわち本発明は、書込入力に入ハイウエ
イ（１）が接続され読出出力に出ハイウエイ（３）が接
続された通話路メモリ（２）と、この通話路メモリ
（２）の書込アドレスを指定するシーケンシャルカウン
タ（４）と、前記ハイウエイでの接続元と接続先との接
続設定情報を記憶して上り回線用および下り回線用に２
回線分の前記通話メモリの読出アドレスを指定する保持
メモリ（６）と、前記シーケンシャルカウンタ（４）の
出力と前記保持メモリ（６）の出力とを切換えて前記通
話路メモリ（２）のアドレス入力に与える第一のセレク
タ（５）と、接続先データおよび接続元データを前記保
持メモリに設定するとともに前記第一のセレクタを制御
して前記通話メモリの書込みおよび読出し制御を行う制
御手段（１１）とを備えた時間スイッチにおいて、前記
制御手段から設定される接続元のデータを記憶する接続
元メモリ（９）と、前記制御手段から設定される接続先
のデータを記憶する接続先メモリ（１０）と、前記保持
メモリの設定時に上り回線接続設定用に前記接続先メモ
リの記憶する接続先のデータをアドレスとして前記接続
元メモリの記憶する接続元のデータを前記保持メモリ
（６）のデータ入力に与え、下り回線接続設定用に前記
接続元メモリの記憶する接続元のデータをアドレスとし
て前記接続先メモリの記憶する接続先のデータを前記保
持メモリ（６）のデータ入力に与えるセレクタ手段とを
備えたことを特徴とする。

【００１２】このセレクタ手段は、出力が前記保持メモ
リのアドレス入力に接続された第二のセレクタ（７）
と、出力が前記保持メモリのデータ入力に接続された第
三のセレクタ（８）とを含む構成とすることができる。

【００１３】さらに、セレクタ手段は、前記接続元メモ
リおよび前記接続先メモリに読出アドレスを与える第二
のシーケンシャルカウンタ（１２）と、出力が前記保持
メモリのアドレス入力に接続される第二のセレクタ
（７）と、出力が前記保持メモリのデータ入力に接続さ
れた第三のセレクタ（８）とを含み、前記保持メモリの
読出アドレスを与える第三のシーケンシャルカウンタ
（１３）と、前記保持メモリの読み出し時に前記第三の
シーケンシャルカウンタの出力を前記保持メモリのアド
レス入力に与える第四のセレクタ（１４）とを備えるこ
とができる。

【００１４】

【作用】接続元メモリおよび接続先メモリがファームウ
ェアの管理する接続先情報と接続元情報とをＣＰＵから
受け取り記憶する。保持メモリへの設定時に読み出され
た接続元メモリと接続先メモリのデータを第二および第
三のセレクタによって保守メモリのアドレスおよびデー
タとして交互に読み替えて保持メモリのアドレス入力お
よびデータ入力に与え、上り回線および下り回線を設定
する。通話路メモリはアドレスとして第一のシーケンシ
ャルカウンタの出力もしくは保持メモリのデータ出力の
いずれかを第一のセレクタから受け、入ハイウェイ上の
データは第一のセレクタを通過した第一のシーケンシャ
ルカウンタの出力をアドレスとして書き込む。また、出
ハイウェイへは第一のセレクタを通過した保持メモリの
出力データをアドレスとして通話路メモリの情報を出力
する。

【００１５】これにより、ファームウェアの処理量を軽
減することができ、接続設定に要する時間を短縮するこ
とができる。

【００１６】

【実施例】次に、本発明実施例を図面に基づいて説明す
る。

【００１７】（第一実施例） 図１は本発明第一実施例の構成を示すブロック図であ
る。

【００１８】本発明第一実施例は、書込入力に入ハイウ
エイ１が接続され読出出力に出ハイウエイ３が接続され
た通話路メモリ２と、この通話路メモリ２の書込アドレ
スを指定する第一のシーケンシャルカウンタ４と、接続
情報により設定されこの通話路メモリ２の読出アドレス
を指定する保持メモリ６と、第一のシーケンシャルカウ
ンタ４と保持メモリ６とを切換えて通話路メモリ２のア
ドレス入力に与える第一のセレクタ５とを備え、さら
に、本発明の特徴として、接続情報にしたがって接続元
のデータが設定される接続元メモリ９と、接続情報にし
たがって接続先のデータが設定される接続先メモリ１０
と、保持メモリ６の内容設定時にこの接続元メモリ９お
よびこの接続先メモリ１０の各出力を保持メモリ６のア
ドレス入力およびデータ入力に選択的に切換えて接続す
るセレクタ手段とを備え、前記セレクタ手段は、出力が
保持メモリ６のアドレス入力に接続された第二のセレク
タ７と、出力が保持メモリ６のデータ入力に接続された
第三のセレクタ８と、この第二のセレクタ７およびこの
第三のセレクタ８の各入力を交互に接続元メモリ９およ
び接続先メモリ１０に選択的に接続する制御手段として
ＣＰＵ（中央処理装置）１１とを含む。第一のセレクタ
５、第二のセレクタ７、および第三のセレクタ８はＣＰ
Ｕ１１からの制御信号ａ、ｂおよびｃによってそれぞれ
制御される。

【００１９】次に、このように構成された本発明第一実
施例の動作について説明する。

【００２０】接続元メモリ９と接続先メモリ１０は、フ
ァームウェアの管理する接続先情報と接続元情報とをＣ
ＰＵ１１からデータとして受け取り記憶する。保持メモ
リへの設定の際には、ＣＰＵ１１の制御にしたがって読
み出された接続元メモリ９と接続先メモリ１０のデータ
を第二のセレクタ７と第三のセレクタ８とによって保持
メモリ６のアドレスおよびデータに読み替え、上り回線
および下り回線の設定を行う。

【００２１】通話路メモリ２は、アドレスとして第一の
シーケンシャルカウンタ４の出力もしくは保持メモリ６
のデータ出力の何れかを第一のセレクタ５を通して与え
られ、入ハイウェイ１上のデータは、第一のセレクタ５
を通過した第一のシーケンシャルカウンタ４の出力をア
ドレスとして通話路メモリ２に書き込まれる。出ハイウ
ェイ３へは第一のセレクタ５を通過した保持メモリ６の
出力データをアドレスとして通話路メモリ２に記憶され
た情報が出力される。

【００２２】（第二実施例） 図２は本発明第二実施例の構成を示すブロック図であ
る。

【００２３】本発明第二実施例は、第一実施例における
セレクタ手段に、接続元メモリ９および接続先メモリ１
０に読出アドレスを与える第二のシーケンシャルカウン
タ１２を付加し、さらに、保持メモリ６の読出アドレス
を与える第三のシーケンシャルカウンタ１３と、保持メ
モリ６のアドレス入力にその出力が接続され第二のセレ
クタ７の出力とこの第三のシーケンシャルカウンタ１３
の出力とを選択的に接続する第四のセレクタ１４とを備
え、その他は第一実施例同様に構成される。第一のセレ
クタ５、第二のセレクタ７、第三のセレクタ８、および
第四のセレクタ１４はＣＰＵ１１からの制御信号ａ、
ｂ、ｃ、およびｄによってそれぞれ制御される。

【００２４】次に、このように構成された本発明第二実
施例の動作について説明する。

【００２５】接続元メモリ９と接続先メモリ１０は、第
二のシーケンシャルカウンタ１２の出力をアドレスと
し、ファームウェアの管理する接続先情報と接続元情報
とをＣＰＵ１１からデータとして受け取りこれを記憶す
る。保持メモリ６への設定の際には、第二のシーケンシ
ャルカウンタ１２の出力に従って読み出された接続元メ
モリ９と接続先メモリ１０のデータを第二のセレクタ７
と第三のセレクタ８とによって保持メモリ６のアドレス
およびデータに読み替え、上り回線および下り回線の設
定を行う。第四のセレクタ１４は、保持メモリ６の設定
時には第二のセレクタ７から出力される接続元メモリ９
または接続先メモリ１０のデータを選択し、読み出し時
には、第三のシーケンシャルカウンタ１３の出力を選択
し、保持メモリ６にアドレスとして与える。

【００２６】通話路メモリ２は、アドレスとして第一の
シーケンシャルカウンタ４の出力もしくは保持メモリ６
のデータ出力の何れかを第一のセレクタ５を通して与え
られ、入ハイウェイ１上のデータは、第一のセレクタ５
を通過した第一のシーケンシャルカウンタ４の出力をア
ドレスとして通話路メモリ２に書き込まれる。出ハイウ
ェイ３へは第一のセレクタ５を通過した保持メモリ６の
出力データをアドレスとして通話路メモリ２に記憶され
た情報が出力される。

【００２７】このように接続元情報と接続先情報を入れ
替えて保持メモリ６に接続設定を行うことにより、ファ
ームウェアで一接続毎の対制御を行うことなく接続情報
の管理および設定を行うことができる。

【００２８】

【発明の効果】以上説明したように本発明によれば、接
続元メモリおよび接続先メモリを設け、その出力データ
を入れ替えて保持メモリに設定することにより、ファー
ムウェアの処理としてｎ個の接続を行う場合にｎ×２の
設定情報を管理し設定することをなくすとともに、保持
メモリへの設定をハードウェアのみで行えるようにする
ことができ、これにより、ファームウェアの処理量を軽
減し、かつ接続設定に要する時間を短縮することができ
る効果がある。

【図面の簡単な説明】

【図１】本発明第一実施例の構成を示すブロック図。

【図２】本発明第二実施例の構成を示すブロック図。

【図３】従来例の構成を示すブロック図。

【符号の説明】

１ 入ハイウェイ ２ 通話路メモリ ３ 出ハイウェイ ４ 第一のシーケンシャルカウンタ ５ 第一のセレクタ ６ 保持メモリ ７ 第二のセレクタ ８ 第三のセレクタ ９ 接続元メモリ １０ 接続先メモリ １１ ＣＰＵ（中央処理装置） １２ 第二のシーケンシャルカウンタ １３ 第三のシーケンシャルカウンタ １４ 第四のセレクタ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 書込入力に入ハイウエイが接続され読出
   出力に出ハイウエイが接続された通話路メモリと、この
   通話路メモリの書込アドレスを指定するシーケンシャル
   カウンタと、前記ハイウエイでの接続元と接続先との接
   続設定情報を記憶して上り回線用および下り回線用に２
   回線分の前記通話メモリの読出アドレスを指定する保持
   メモリと、前記シーケンシャルカウンタの出力と前記保
   持メモリの出力とを切換えて前記通話路メモリのアドレ
   ス入力に与える第一のセレクタと、接続先データおよび
   接続元データを前記保持メモリに設定するとともに前記
   第一のセレクタを制御して前記通話メモリの書込みおよ
   び読出し制御を行う制御手段とを備えた時間スイッチに
   おいて、前記制御手段から設定される接続元のデータを記憶する
   接続元メモリと、前記制御手段から設定される接続先の
   データを記憶する接続先メモリと、前記保持メモリの設
   定時に上り回線接続設定用に前記接続先メモリの記憶す
   る接続先のデータをアドレスとして前記接続元メモリの
   記憶する接続元のデータを前記保持メモリのデータ入力
   に与え、下り回線接続設定用に前記接続元メモリの記憶
   する接続元のデータをアドレスとして前記接続先メモリ
   の記憶する接続先のデータを前記保持メモリのデータ入
   力に与えるセレクタ手段とを備えたことを特徴とする時
   間スイッチ。
2. 【請求項２】 前記セレクタ手段は、出力が前記保持メ
   モリのアドレス入力に接続された第二のセレクタ（７）
   と、出力が前記保持メモリのデータ入力に接続された第
   三のセレクタ（８）とを含む請求項１記載の時間スイッ
   チ。
3. 【請求項３】 前記セレクタ手段は、前記接続元メモリ
   および前記接続先メモリに読出アドレスを与える第二の
   シーケンシャルカウンタ（１２）と、出力が前記保持メ
   モリのアドレス入力に接続される第二のセレクタ（７）
   と、出力が前記保持メモリのデータ入力に接続された第
   三のセレクタ（８）とを含み、 前記保持メモリの読出アドレスを与える第三のシーケン
   シャルカウンタ（１３）と、前記保持メモリの読み出し
   時に前記第三のシーケンシャルカウンタの出力 を前記保
   持メモリのアドレス入力に与える第四のセレクタ（１
   ４）とを備える請求項１記載の時間スイッチ。