JPS61245693A - 二重化時分割スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 時分割交換機の時分割スイッチを構成するスピーチパス
メモリを二重化して、一方を書込動作、他方を読出動作
とするようにフレーム単位で切換え、同一クロックレー
トで時分割交換のタイムスロット数を増加できるもので
ある。

〔産業上の利用分野〕

本発明は、時分割交換機に於けるスピーチパスメモリを
二重化した二重化時分割スイッチに関するものである。

時分割交換機は、スピーチパスメモリからなる時分割ス
イッチと空間分割スイッチとを組合せた構成が一般的で
あるが、小型の時分割交換機は、スピーチパスメモリか
らなる時分割スイッチのみで構成される場合もある。

〔従来の技術〕

スピーチパスメモリは、例えば、シーケンシャルアクセ
スによって入ハイウェイの信号を書込み、交換制御情報
に従ったランダムアクセスによって読出しを行って出ハ
イウェイに送出するものであり、順次入力された信号が
交換制御情報に従って所望の順序で出力され、タイムス
ロットの交換が行われるものである。或いは、その反対
に、交換制御情報に従ったランダムアクセスにより、入
ハイウェイの信号を書込み、シーケンシャルアクセスに
より読出して、タイムスロットの交換を行うものである
。

〔発明が解決しようとする問題点〕

従来の時分割交換機に於ける時分割スイッチは、前述の
ように、スピーチパスメモリに対してシーケンシャルア
クセスによる書込動作とランダムアクセスによる読出動
作とを同時的に行うか、或いは、ランダムアクセスによ
る書込動作とシーケンシャルアクセスによる読出動作と
を同時的に行って、タイムスロットの交換を行うもので
あり、１フレーム中に、書込みの為のアクセスと、読出
しの為のアクセスとを行うものであるから、画速アクセ
スを必要とするものであ゛った。

本発明は、アクセス速度を低速とするか或いは高速とし
た時に交換できるタイムスロット数の増加を図ることを
目的とするものである。

〔問題点を解決するための手段〕

本発明の二重化時分割スイッチは、第１図の原理ブロッ
ク図を参照して説明すると、スピーチパスメモリ１．２
を二重化し、フレーム単位で、一方のスピーチパスメモ
リをアドレス信号によってシーケンシャルアクセス或い
はランダムアクセスによって書込動作とし、他方のスピ
ーチパスメモリをアドレス信号によってランダムアクセ
ス或いはシーケンシャルアクセスによって読出動作とす
る切換手段３．４を設けたものである。

〔作用〕

フレーム単位で書込動作と読出動作とを切換えるもので
あり、例えば、一方のスピーチバスメモＩ７１が書込動
作の時、他方のスピーチパスメモリ２は読出動作となり
、１フレーム中では、書込み或いは読出しの何れかのア
クセスのみとなるから、低速アクセスで済むことになる
。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、１１．１
２はスピーチパスメモリ、１３．１４はセレクタ、１５
〜１８はゲート回路、１９はマルチプレクサ、２０はデ
マルチプレクサ、２１はアドレスカウンタ、２２は出側
保持メモリ、２３はフリップフロップである。この実施
例は、シーケンシャルライト・ランダムリードの場合に
ついて示すものであり、セレクタ１３，１４、ゲート回
路１５〜１８等によって、スピーチパスメモリの書込動
作と読出動作との切換手段を構成しているものである。

なお、ランダムライト・シーケンシャルリードを行う場
合は、アドレスカウンタと保持メモリとを取替えること
になる。

入ハイウェイからの信号はマルチプレクサ１９によって
多重化されてゲート回路１５．１６に加えられる。又フ
レーム同期パルスがフリップフロップ２３のクロック端
子ＣＫに加えられるので、そのフリップフロップ２３の
Ｑ端子は、フレーム単位で１″、１０″に切換えられる
。このＱ端子出力信号は、セレクタ１３．１４及びゲー
ト回路１５〜１８にそれぞれ加えられる。

フレーム毎に反転するフリップフロップ２３のＱ端子出
力信号が“１″であると、セレクタ１３は、アドレスカ
ウンタ２１からのアドレス信号を選択してスピーチパス
メモリ１１に加え、又セレクタ１４は、出側保持メモリ
２２からのアドレス信号を選択してスピーチパスメモ５
す１２に加えることになり、スピーチパスメモリ１１は
書込動作、スピーチパスメモリ１２は読出動作となる。

又ゲート回路１５．１８が開かれて、多重化された信号
がスピーチパスメモリ１１に加えられ、又スピーチパス
メモリ１２から読出された信号がデマルチプレクサ２０
に加えられる。

又次のフレームでフリップフロップ２３のＱ端子出力信
号が“０″となると、セレクタ１３は、出側保持メモリ
２２からのアドレス信号を選択してスピーチパスメモリ
１１に加え、セレクタ１４は、アドレスカウンタ２１か
らのアドレス信号を選択してスピーチパスメモリ１２に
加えることになり、スピーチパスメモリ１１は読出動作
、スピーチパスメモリ１２は書込動作となる。又ゲート
回路１６．．１７が開かれて、多重化された信号がスピ
ーチパスメモリ１２に加えられ、又スピーチパスメモリ
１１から読出された信号がデマルチプレクサ２０に加え
られる。

アドレスカウンタ２１はりｑツクをカウントして、シー
ケンシャルアクセスの書込アドレス信号を発生するもの
であり、出・側保持メモリ２２は、時分割交換機の中央
制御装置（図示せず）からの情報が書込まれ、クロック
に同期して順次読出されて、スピーチパスメモリの読出
アドレス信号となるものである。

マルチプレクサ１９によって多重化された入ノ＼イウエ
イの信号は、フレーム毎にゲート回路１５．１６によっ
て切換えられて、スピーチパスメモリ１１．１２の何れ
か一方に加えられて、シーケンシャルアクセスにより書
込まれ、又ゲート回路１７．１８によって切換えられて
、スピーチパスメモリ１１．１２の何れか他方の読出信
号がデマルチプレクサ２０に加えられて、出ノλイウエ
イに分配される。

第３図は本発明の実施例の動作説明図であり、タイムス
ロットｉからｎ、ｊからｍへ交換する場合についてのも
のである。又１１Ｗはスピーチパスメモリ１１の書込動
作、１１Ｒはその読出動作、１２Ｗはスピーチパスメモ
リ１２の書込動作、１２Ｒはその読出動作を示す。

第１フレームＦ１に於いて、スピーチパスメモす１１の
ｉ番地とｊ番地とにシーケンシャルアクセスによって、
タイムスロット’＋　　Ｊの信号が順次書込まれたとす
ると、第２フレームＦ２に於いて、スピーチパスメモリ
１１は書込動作から読出動作に切換えられ、又スピーチ
パスメモリ１２は読出動作から書込動作に切換えられる
ので、スピーチパスメモリ１２のｉ番地とｊ番地とにシ
ーケンシャルアクセスによって、タイムスロットｉ。

ｊの信号が順次書込まれる。

又第１フレームＦ１に於いてスピーチパスメモリ１１の
ｊ番地に書込まれた信号は、出側保持メモリ２２からの
アドレス信号によって、１１Ｗ。

１１Ｒ間の鎖線矢印で示すように、タイムスロットｍで
読出され、ｉ番地に書込まれた信号は、タイムスロット
ｎで読出されるものである。それによって、タイムスロ
ットｉからｎに、又タイムスロットｊからｍに交換され
ることになる。

第２フレームＦ２に於いてスピーチパスメモリ１２に書
込まれた信号は、次の第３フレームＦ３で読出されるこ
とになる。この時、スピーチパスメモリ１１は書込動作
に切換えられている。

前述の動作を繰り返すことによって、タイムスロットの
交換が、二重化されたスピーチパスメモＩＪＩＩ、１２
によって行われる。

〔発明の効果〕

以上説明したように、本発明は、スピーチパスメモリｌ
、２，１１．１２を二重化して、その一方を書込動作と
している時、他方を読出動作とするようにフレーム毎に
切換えるものであるから、１フレーム中は、書込動作の
み又は読出動作のみとなり、低速アクセスでタイムスロ
ットの交換を行うことができる。従って、廉価なスピー
チパスメモリを用いることができる。又従来と同様なり
ロックレートで動作させる場合は、交換処理できるタイ
ムスロット数を増加することができるものである。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の実
施例のブロック図、第３図は本発明の実施例の動作説明
図である。 １．２，１１．１２はスピーチパスメモリ、３．４は切
換手段、１３．１４はセレクタ、１５〜１８はゲート回
路、１９はマルチプレクサ、２０はデマルチプレクサ、
２１はアドレスカウンタ、２２は出側保持メモリ、２３
はフリップフロップである。

Claims (1)

【特許請求の範囲】
1. 二重化したスピーチパスメモリ（１、２）と、該スピー
   チパスメモリ（１、２）をフレーム単位に一方はシーケ
   ンシャルアクセス或いはランダムアクセスによる書込動
   作、他方はランダムアクセス或いはシーケンシャルアク
   セスによる読出動作に切換える切換手段（３、４）とを
   備えたことを特徴とする二重化時分割スイッチ。