JPS6346899A - 時分割通話路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は交換機における時分割通話路に関するものであ
る。

〔従来の技術〕

ディジタル通信サービスにおいて、１フレームを構成す
る、例えば１，０２４個のタイムスロットのうち、１個
のタイムスロットを割り当てて、６４ｋｂｉｔ／ｓ　　
（１チヤネル）で行う通信のほか、例えば高速カラーフ
ァクシミリやステレオ音声通信などのように、６４ｋｂ
ｉｔ／ｓ　　（１チヤネル）では容量的に不足する場合
、一つの通信に複数のタイムスロット（複数チャネル）
を割り当てて使用する多元交換接続が要求される。

この場合、一つの通信に割り当てられた複数のタイムス
ロットが、交換の結果として、同じフレーム内に属さな
くなって、他のフレームにもまたがるようになると、タ
イムスロットの順序が狂って情報内容が異なってしまう
ことになる。従って一つの通信に割り当てられた複数の
タイムスロットは、交換の結果においても、すべて同じ
フレーム内に位置するように、交換を行う必要がある。

これを実現するものとして、ハード的に通話メモリを２
フレーム分もつダブルバッファ形式の通話路が知られて
いるが、これは、複雑なソフト処理を必要としないこと
から有効であり、従ってそのためのダブルバッファ形式
の時間スイッチＬＳＩを開発することが必要になりつつ
ある。

一方、汎用的な時間スイッチＬＳＩ（例えば富士通■製
ＭＢ８０１１）であるシングルバッファ形式の時間スイ
ッチＬＳＩを組み合せてダブルバッファ化を図るように
すれば、上述のような新規ＬＳＩの開発が不要になり好
都合である。この意味で汎用的な時間スイッチＬＳＩを
組み合せてダブルバッファ化を図った従来の時間スイッ
チ（通話路）を以下、説明する。

第３図は、従来の時分割通話路を示すブロック図である
。同図において、１が入ハイウエイ端子、２が出ハイウ
エイ端子、３．４はそれぞれ１タイムスロット内で書込
み、読出しのメモリアクセスを時間的にずらして行うこ
とのできる通話メモリ　（時間スイッチＬＳＩ）　、５
，６．７はそれぞれ、二つのうちから一つを選択するセ
レクタ、８は書き込み番地（或いは読出し番地）を保持
していて指定する保持メモリ、９はフレーム信号（入ハ
イウエイ端子１から入来するタイムスロット情報の１フ
レーム分毎にオン、オフを繰り返す信号）、である。

以下、回路動作を説明するが、その前に、通話メモリ３
を取り上げ、その書き込み動作、読み出し動作を説明し
ておく。通話メモリ３は、保持メモリ８からセレクタ５
を介して与えられる書き込みアドレスに従って、大ハイ
ウェイ端子１から入力されるタイムスロットを１フレー
ム分だけ書き込まれる（つまりランダムライトＲＷが行
われる）。

そして次のフレーム周期において、図示せざるシーケン
シャルカウンタにより作成されるシーケシャルアドレス
に従って読み出され（つまりシーケンシャルリードＳＲ
がなされ）、セレクタ７を介して出ハイウエイ端子２に
読み出しデータを出力することにより、時分割交換が行
われる。

ここで注意すべきことは、通話メモリ３は、先にも述べ
たように、１タイムスロフト内で、例えばその前半で書
き込みが、後半で読み出しが行われるようなタイプのメ
モリであるので、通話メモリ３を、以下述べるように、
書き込み側として機能させる場合には、それとはり同時
に読み出されるデータが実際には出力されないように何
らかの手段を講じる必要があり、また読み出し側として
機能させる場合には、はり同時に行われる書き込み動作
によって、読み出さんとしていたデータが破壊されない
ように手段を講じる必要があるということである。

以上を念頭において、以下、回路動作を説明する。

通話メモリ３．４は、それぞれフレーム単位に書き込み
側になったり読み出し側になったりして交互に入れ替る
。通話メモリ３が読み出し側、通話メモリ４が書き込み
側の時、通話メモリ３でシーケンシャルに読み出された
データ（交換された結果としてのデータ）はセレクタ７
で選択され、出ハイウエイ端子２に接続される。

同時に通話メモリ３には、次フレームのデータが入力さ
れるが、読み出し中のフレームのデータ内容がそれによ
って書き換わるのを防ぐため、入力される次フレームデ
ータは特定アドレス（ここでは０”）に固定的に書込ま
れるように、通話メモリ３のランダムアドレスデータ入
力端子には、セレクタ５により固定アドレス信号“０”
が選択されて接続される。通話メモリ４には、通話メモ
リ３に入力されるのと同じ次フレームデータが保持メモ
リ８の内容に従って指定されるアドレスに従いランダム
に書き込まれる。

すなわち、通話メモリ４のランダムアドレスデータ入力
端子は、セレクタ６により保持メモリ８に接続されるわ
けである。通話メモリ４からの、このとき読み出された
シーケンシャルデータは、セレクタ７で選択されないた
め、出ハイウエイ端子２に出力されることはなく、捨て
られる。

なお、フレーム信号９のオン、オフに従い、セレクタ５
，６．７がそれぞれ、その２人力のうちの一方を選択し
て出力するものであり、それにより、以上述べた動作が
成立するものであることは勿論である。

以上は通話メモリ３が読み出し側、通話メモリ４が書き
込み側の場合の動作であり、逆の場合、フレーム信号９
によりセレクタ５，６．７は、前述の説明と逆の方を選
択することになる。

第４図は、前記交換処理動作の時間位置関係を示したタ
イムチャートである。ここでは、入ハイウェイの＃１タ
イムスロット（Ａｏ）と出ハイウェイの＃１タイムスロ
ット（Ａ−１）　、同様に＃２タイムスロット（Ｂｏ）
と＃３タイムスロット（Ｂ−＋）　、＃３タイムスロッ
ト（Ｃ０）と＃２タイムスロット（Ｃ−Ｉ）が交換され
ている場合を示す。

ここで、Ａｏを現フレームに属するデータとすると、Ａ
−１は、一つ前のフレームに属するデータを表わしてい
る。またメモリ動作モードにおいて、Ｗとあるのは書き
込み動作を、Ｒとあるのは読み出し動作を、それぞれ表
わしており、ｌタイムスロット内に再動作モードが存在
してることが認められるであろう。

第４図については、これ以上の説明は不要であろう。

さて、以上説明したように、通話メモリ（時間スイッチ
ＬＳ　Ｉ）を２つ組み合せることにより、ダブルバッフ
ァ化ができ、フレーム内の全てのタイムスロットの交換
後のスロット位置を同一フレーム内に置くことが可能と
なる。

以上述べた従来例における問題点は、読み出しがシーケ
ンシャルとなっているため、にＮ接続（放送形接続つま
り一つの情報をＮ個の相手へ接続する回報接続）ができ
ないことである。これは、読み出し側となっている通話
メモリへの次フレームデータの書き込み動作が、読み出
し中のフレームデータの内容を書き替えるのを防ぐ必要
があることから、書き込みアドレスを特定アドレスに指
定できるようにしている（ランダム書き込み）ためであ
る。

〔発明が解決しようとする問題点〕

そこで本発明は、シングルバッファ形式のちのを組合せ
ることにより構成したダブルバッファ形式の通話メモリ
による時分割通話路において、１：Ｎ接続（放送形接続
つまり同報接続）を可能とすることを解決すべき問題点
としている。従って本発明の目的は上述のことを可能に
した時分割通話路を提供することにある。

〔問題点を解決するための手段〕

そこで本発明では、１タイムスロットの時間内で書き込
み動作とそれに続く読み出し動作を可能にした第１の通
話メモリを、同じく１タイムスロットの時間内で書き込
み動作とそれに続く読み出し動作を可能にした第２の通
話メモリに対して並列接続しておき、入り端子からの１
フレーム分のタイムスロット情報を、前記第１の通話メ
モリに対して、その１タイムスロット内における書き込
み動作と読み出し動作のうち、読み出し動作だけ無効、
書き込み動作は有効になるようにして書き込みを行い、
その間、前記第２の通話メモリについては、その１フレ
ーム周期だけ前に該第２の通話メモリに書き込んでおい
たタイムスロット情報を、その】タイムスロット内にお
ける書き込み動作と読み出し動作のうち、書き込み動作
だけ無効、読み出し動作は有効になるようにして読み出
しを行い、以下１、上記の動作を第１の通話メモリと第
２の通話メモリについてフレーム毎に交互に行うように
した時分割通話路において、同じく１タイムスロフトの
時間内で書き込み動作とそれに続く読み出し動作を可能
にした第３の通話メモリを用意した。

〔作用〕

入り端子からの１フレーム分のタイムスロット情報を、
前記第１の通話メモリに対して書き込む際は、同時にそ
の同じタイムスロット情報を前記第３の通話メモリにも
書き込み、前記第２の通話メモリについて、その１フレ
ーム周期だけ前に該第２の通話メモリに書き込んでおい
たタイムスロット情報を、読み出す際は、その１タイム
スロフト内における書き込み動作と読み出し動作のうち
、読み出し動作を有効にしてその読み出し動作を行うだ
けでなく、書き込み動作も有効にして、前記第３の通話
路メモリに、同じく１フレーム周期だけ前に書き込んで
おいたその同じタイムスロット情報を読み出してきて書
き込むようにする。

そのことより、読み出しアドレスの指定をシーケンシャ
ルでなくランダムにできるため、１：Ｎ接続が可能とな
る。

〔実施例〕

第１図は、本発明の一実施例を示すブロック図である。

同図において、１は入ハイウエイ端子、２ば出ハイウエ
イ端子、３，４．．１０はそれぞれ書き込み、読み出し
のメモリアクセスを１タイムスロフト内で時間をずらし
て行うことのできる通話メモリ　（時間スイッチＬＳＩ
）　、５，６．７はそれぞれセレクタ、８は保持メモリ
、９はフレーム信号、１１はシーケンシャルカウンタ、
である。

以下に回路動作説明する。

新たに用意された通話メモリ１０は、シーケンシャルカ
ウンタ１１より供給されるシーケンシャルアドレスに従
い、フレーム信号９に同期して、入ハイウエイ端子１か
ら入力されるフレームデータをシーケンシャルライト（
ＳＶｖ’）に書き込まれ、また同じタイムスロット内で
シーケンシャルリード（ＳＲ）に読み出される。

通話メモリ３，４は、フレーム単位に書き込み側と読み
出し側に交互に入れ替わる点は従来と同じである。通話
メモリ３が読み出し側、通話メモリ４が書き込み側の時
、通話メモリ３でランダムリードＲＲとしてランダムに
読み出されたデータはセレクタ７で選択され、出ハイウ
エイ端子２に接続される。

同時に、通話メモリ３には、読み出し中のフレームデー
タの内容と同一の内容が通話メモリ１０からシーケンシ
ャルリード（Ｓ　Ｒ）に読み出され、セレクタ５を介し
てシーケンシャルライト（ＳＷ）で書き込まれる。すな
わち、通話メモリ３からフレームデータを読み出すのに
先立ってデータが書き込まれるわけであるが、その書き
込まれるデータは、元々、該メモリ３に書き込まれてい
たのと同じデータであるから、それを読み出しても、読
み出しデータの内容が変わることはない。

このとき、通話メモリ１０は、はｙ同時に次フＬ／−ム
のデータの書き込みをシーケンシャル（ＳＷ）に行なっ
ている。通話メモリ４の入力側には、入ハイウエイ端子
１がセレクタ６を介して接続され通話メモリ１０に書き
込まれているのと同じ次フレームのデータがシーケンシ
ャル（ＳＷ）に書き込まれる。このときはソ′同時に通
話メモリ４からランダムに読み出されたデータは、セレ
クタ７で選択されないため、出ハイウエイ端子２に出力
されることはなく捨てられる。

以上は、通話メモリ３が読み出し側、通話メモリ４が書
き込み側の場合の動作であり、逆の場合、フレーム信号
９により、セレクタ５，６．７はそれぞれ前述の説明と
逆の方を選択することになる。

第２図は、前記交換処理動作の時間位置関係を示したタ
イムチャートである。ここでは、大ハイウェイ＃１タイ
ムスロット（ＢＯ）と出ハイウェイの＃１タイムスロッ
ト（Ｂ−、）　、同様に＃２タイムスロフト（Ｃ０）と
＃３タイムスロフト（Ｃ−１）、＃３タイムスロット（
ｐｏ）と＃０タイムスロフト（Ｄ、、１ンが交換されて
いる場合を示す。第２図の読み方も第４図のそれと同様
であるから、第２図についてこれ以上、説明することは
不要であ、ろう。

この結果から、明らかなように、ダブルバッファ形式で
かつ読み出し側をランダムアクセスとなるように構成し
ているため、１：Ｎ接続が可能となる。

〔発明の効果〕

以上説明したように、書き込み、読み出しのメモリアク
セスを１スロツト内で時間をずらして行うシングルバッ
ファ形の汎用的な通話メモリ　（時間スイッチＬＳＩ）
を組み合せることにより、新規ＬＳＩの開発を要せずに
、ダブルバッファ形でかつ１：Ｎ接続が可能な通話路を
実現できるという利点が本発明にはある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
その動作を示すタイムチャート、第３図は従来の時分割
通話路の一例を示すブロック図、第４図はその動作例を
示すタイムチャート、である。 符号の説明 １・・・入ハイウェ・イ端子、２・・・出ハイウエイ端
子、３．４・・・通話メモリ、５，６．７・・・セレク
タ、８・・・保持メモリ、９・・・フレーム信号、１０
・・・通話メモリ、１１・・・シーケンシャルカウンタ
代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　清 第　３　図

Claims (1)

1. 【特許請求の範囲】 １）１タイムスロットの時間内で書き込み動作とそれに
   続く読み出し動作を可能にした第１の通話メモリを、同
   じく１タイムスロットの時間内で書き込み動作とそれに
   続く読み出し動作を可能にした第２の通話メモリに対し
   て並列接続しておき、入り端子からの１フレーム分のタ
   イムスロット情報を、前記第１の通話メモリに対して、
   その１タイムスロット内における書き込み動作と読み出
   し動作のうち、読み出し動作だけ無効、書き込み動作は
   有効になるようにして書き込みを行い、その間、前記第
   ２の通話メモリについては、その１フレーム周期だけ前
   に該第２の通話メモリに書き込んでおいたタイムスロッ
   ト情報を、その１タイムスロット内における書き込み動
   作と読み出し動作のうち、書き込み動作だけ無効、読み
   出し動作は有効になるようにして読み出しを行い、以下
   、上記の動作を第１の通話メモリと第２の通話メモリに
   ついてフレーム周期で交互に行うようにした時分割通話
   路において、 同じく１タイムスロットの時間内で書き込み動作とそれ
   に続く読み出し動作を可能にした第３の通話メモリを用
   意し、入り端子からの１フレーム分のタイムスロット情
   報を、前記第１の通話メモリに対して書き込む際は、同
   時にその同じタイムスロット情報を前記第３の通話メモ
   リにも書き込み、前記第２の通話メモリについて、その
   １フレーム周期だけ前に該第２の通話メモリに書き込ん
   でおいたタイムスロット情報を、読み出す際は、その１
   タイムスロット内における書き込み動作と読み出し動作
   のうち、読み出し動作を有効にしてその読み出し動作を
   行うだけでなく、書き込み動作も有効にして、前記第３
   の通話路メモリに、同じく１フレーム周期だけ前に書き
   込んでおいたその同じタイムスロット情報を読み出して
   きて書き込むようにしたことを特徴とする時分割通話路
   。