JPH02306794A - 時分割スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、交換機の時分割スイッチに関するものである
。

〔従来の技術〕

時分割スイッチの構成として、通話メモリを２つフレー
ム分もつダブルバッファ形式のものが知られている。こ
の方式は、２つの通話メモリのうち、１つは入力ハイウ
ェイの情報を書込み、同時に他の通話メモリは１フレー
ム前の情報を読出し、フレーム毎に書込み、読出しを交
互に切替えるというものである。

なお、関連する技術文献としてはＩ＋超超高速ＲＡＭ待
時間スイッチ構成法検討霧昭和６０年度電子通信学会総
合全国大会　予稿集論文ｍ１９７６（ｐ８−２０６）が
ある。

〔発明が解決しようとする課題〕

前記従来技術では、保持メモリへチャネルの交換制御情
報を書込む場合、保持メモリの読出しくすなわち通話メ
モリアドレス読出し）と書込みをハイウェイの１タイム
スロツトの時間内に続けて行なう必要があシ、通話情報
を高速にした時にチャネルの交換処理時間が保持メモリ
のアクセス時間の制限をうけるという問題があった。

本発明の目的は保持メモリのアクセス時間の緩和を図り
チャネルの交換処理を高速化することにある。

〔課題を解決するための手段〕

本発明は入力ハイウェイ上の特定チャネル（チャネルの
交換処理を必要としない情報が収容されているチャネル
）に割当てられたチャネルの交換処理時間にチャネルの
交換処理動作を無効にして、すなわち当該時間中の保持
メモリ出力を無効にして保持メモリを読出しモードから
書込みモードに切替えて、チャネルの交換制御情報を保
持メモリへ書込むことを特徴としている。

〔作用〕

本発明では保持メモリへチャネルの交換制御情報を書込
む為の時間を、チャネルの交換処理不要な情報が収容さ
れているチャネルが、本来交換処理される時間を利用し
て行なっているため、保持メモリの書込み動作に使用で
きる時間は前記チャネルの処理時間だけある。このこと
によシ、通話情報速度が高速になっても同一動作速度の
保持メモリの使用が可能であシ、チャネルの交換処理の
高速化を図ることができる。

〔実施例〕

第１図は本発明の一実施例を示すブロック図である。

第１図において、１は入力ハイウェイ、２は出力ハイウ
ェイ、５は入力ハイウェイ上のハイウェイ制御情報を抽
出する抽出器、４は出力ハイウェイ上へハイウェイ制御
情報を挿入する挿入器、５゜６は入力ハイウェイ１上の
情報を記憶する通話メモリ、７はフレーム毎に切替シ通
話メモリ５．６の読出し情報を選択するセレクタ、８，
９はフレーム毎に切替シ通話メモリ５，６のアドレスを
選択するセレクタ、１０は通話メモリ５，６の書込みア
ドレスを発生するカウンタ、１１は通話メモリ５，６の
読出しアドレスを指定する保持メモリ、１２はフレーム
信号、１３は保持メモリ１１の書込み情報信号、１４は
フレーム信号に同期して保持メモリへの書込みを制御す
る保持メモリコントローラである。

入力ハイウェイ１よシ入力された情報はカウンタ１０か
らセレクタ８を介して与えられるシーケンシャルアドレ
スに従い通話メモリ５に書込まれる。そして、次のフレ
ームにおいて保持メモリ１１よシセレクタ８を介して与
えられるランダムアドレスに従い読出され、セレクタ７
を介して出力ハイウェイ２に出力される。また、それと
同時に通話メモリ６は保持メモリ１１からセレクタ９を
介して与えられるランダムアドレスに従い１フレーム前
に通話メモリ６に書込まれた情報を読出す。

そして次のフレームで前述と同様の読出し動作を行なう
。以上の動作を７レーム毎に交互に行なうことにより時
分割交換が行なわれる。

セレクタ８は通話メモリ５が書込み動作時カウンタ１０
を、読出し動作時保持メモリ１１をそれぞれ選択する。

同様にセレクタ９は通話メモリ６が書込み動作時カウン
タ１０を、読出し動作時保持メモリ１１をそれぞれ選択
する。

保持メモリコントローラ１４はフレーム信号に同期して
保持メモリ１１へのチャネルの交換制御情報の書込みを
行なうべきタイミングを検出し、チャネルの交換制御情
報の保持メモリへの書込み制御を行なう。

ハイウェイ制御情報は通話メモリ５，６の前段で抽出し
通話メモリ５，６の後段で挿入されるため、通話メモリ
５．６でのチャネルの交換処理が不要であることを利用
し、当該情報が処理されるべき時間に保持メモリの動作
を通話メモリに対して無効にしてチャネルの交換制御情
報の書込みを行なう。

第２ＦＩＡは前記チャネルの交換制御情報の保持メモリ
への書込みタイミングを示したタイムチャートである。

ここでは入力ハイウェイのタイムスロットＮａＯ〜２に
ハイウェイ制御情報が収容されている場合を示す。

このように本発明によれば、ハイウェイ制御情報が挿入
されているタイムスロットの交換処理を行なう為に割当
てられている時間を、保持メモリへの書込み動作の時間
にすることによシ、１タイムスロツトの時間内で保持メ
モリの読出し及び書込みを続けて行なう必要がなくなシ
、保持メモリの読出し、書込み時間の緩和が可能となる
。

〔発明の効果〕

以上説明したように本発明によれば、チャネルの交換処
理を不要とする情報が、収容されているチャネルの交換
処理時間を利用して保持メモリの書込みを行なうため、
保持メモリに対して書込み時間が緩和され、チャネルの
交換処理を高速化することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
その動作を示すタイムチャートである。 符号の説明 １・・・・・・入力ハイウェイ、２・・・・・・出力ハ
イウェイ、３・・・・・・抽出器、４・・・・・・挿入
器、５．６・・・・・・通話メモリ、７，８．９・・・
・・・セレクタ、１０・・・・・・カウンタ、１１・・
・・・・保持メモリ、１２・・・・・・フレーム信号、
１３・・・・・・書込み情報信号、１４・・・・・・保
持メモリコントローラ、１５．１４・・・・・・ハイウ
ェイ制御信号。

Claims (1)

【特許請求の範囲】
1. １、１フレームに複数個のチャネルが時分割多重された
   入力及び出力ハイウェイと、前記入力ハイウェイ上の１
   フレーム分の情報を記憶する第１の記憶手段と、前記第
   １の記憶手段と並列に接続され前記入力ハイウェイの１
   フレーム分の情報を記憶する第２の記憶手段と、前記第
   １の記憶手段及び第２の記憶手段のアドレスを指定して
   チャネルの交換を行なう第３の記憶手段を有し、入力ハ
   イウェイの１フレーム分の情報を前記第１の記憶手段に
   対して書込みを行ない、その間前記第２の記憶手段につ
   いてはその１フレーム前に前記第２の記憶手段に書込ん
   でおいた情報の読出しを行ない、以下同様に、前記の動
   作をフレーム毎に交互に行なう時分割スイッチにおいて
   、前記第３の記憶手段の書込み動作を、交換処理不要な
   情報が収容されているチャネルの処理時間に行なうこと
   を特徴とする時分割スイッチ。