JPH09102192A

JPH09102192A - リフレッシュ制御方法

Info

Publication number: JPH09102192A
Application number: JP7259121A
Authority: JP
Inventors: Yutaro Nishimura; 勇太郎西村
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1995-10-05
Filing date: 1995-10-05
Publication date: 1997-04-15

Abstract

(57)【要約】【目的】メモリ上のデータを同期転送している場合に、
ＤＲＡＭで構成されたフレームメモリに対する効率の良
いリフレッシュ制御方法を提供することこと。【構成】DRAMで構成され、複数のバンクを有するフレー
ムメモリのリフレッシュ制御方法において、データを読
み出し中もしくは書き込み中の動作中バンクは、水平同
期信号に同期して１ライン毎にリフレッシュを行い、動
作中バンク以外のバンクは、各バンク毎にリフレッシュ
を行う。また、動作中バンクでは、水平同期信号に同期
して１ラインで必要な回数のリフレッシュを一括して行
っても良い。さらに、動作中バンクのラインのうち、読
み出し終了もしくは書き込み終了からの経過時間が所定
時間以下である所定時間未経過ラインは、リフレッシュ
を行わない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動画用フレームメモリ
等で使用されるDRAM(Dynamic Random AccessMemory)で
構成された大容量メモリに対するデータのリフレッシュ
を制御するリフレッシュ制御方法に関する。

【０００２】

【従来の技術】最近、画像や音声などを扱うアプリケー
ションが多くなり、動画用のフレームメモリを代表とす
る大容量のメモリへの要求が高まっている。この大容量
メモリには、速度はSRAM（Static Random Access Memor
y）より遅いが容量が大きく、かつ単位記憶容量当たり
の単価が安いという利点を持つDRAMが、一般的に使用さ
れている。しかし、DRAMは、前述のような利点を持つ反
面、DRAMのメモリセル内の静電容量素子に電荷の形で蓄
えられた情報がトランジスタの接合リーク電流などによ
り徐々に失われるという特徴があり、DRAM中に記録され
た記録データを保持するために一定期間毎にメモリセル
のデータの読み出しと再書き込み、つまり、リフレッシ
ュを行わなければならない。つまり、DRAMを利用する場
合、DRAMのメモリセルのデータを保持するために一定期
間毎に必ず、リフレッシュが必要となる。従来は、定期
的にリフレッシュのリクエストを発生するリフレッシュ
カウンタを用意し、リフレッシュカウンタからの信号を
検出することによりDRAMのリフレッシュを行っていた。
大容量メモリにDRAMを使用しているシステムでは、すべ
てのDRAMに対し同時にリフレッシュを行うと、消費電力
が増大し、回路の動作が不安定になるという問題があ
る。この消費電力の増大は、バッテリーで駆動している
システムなどにおいて問題となってくる。そこで、メモ
リをバンクに分け、バンク毎、順番にリフレッシュを行
うような分割リフレッシュ制御方法が提案されている。
特開平６ー２１４８８１号公報には、各メモリバンク毎
にタイミングをずらしてリフレッシュを行い、電力消費
を削減する方法が記載されている。この特開平６ー２１
４８８１号公報では、従来の全メモリバンクを同時にリ
フレッシュするというモードと、分割された各バンクご
とにタイミングをずらしてリフレッシュを行うモードが
切り替え可能となっており、情報処理装置全体の電力消
費状態から適当なリフレッシュのモードが選択できる。

【０００３】

【発明が解決しようとする課題】しかしながら、例え
ば、フレームメモリとしてDRAMを使用しているシステム
において、画像を表示する場合には、そのタイミングの
制限により表示クロックに同期した同期転送によって１
ライン分のデータを連続して読み出さなければならな
い。このようなシステムに、特開平６ー２１４８８１号
公報のリフレッシュ方法を採用すると、画像データを読
み出しているバンクとリフレッシュを行っているバンク
が一致した場合、システムの制御部が定期的なリフレッ
シュリクエストを受けても、１ラインのデータを読み込
んでいる最中である場合には、リフレッシュを行うこと
ができない。また、同期転送時には、DRAM上の連続した
アドレスをアクセスするので、メモリコントローラはロ
ウアドレスが一定でカラムアドレスだけをインクリメン
トしてアクセスするページモードを使用していることが
多いため、このロウアドレスに対しては、その後、一定
時間はリフレッシュの必要がなくなる。従来は、定期的
に発生するリフレッシュリクエストは、このアクセスと
は独立しているため、直前にアクセスしたアドレスであ
ってもリフレッシュを行っていた。このようなリフレッ
シュ制御方法では、リフレッシュの直前に読み出しもし
くは書き込みを行ったにも関わらず、リフレッシュが必
要ないラインに再度重複してリフレッシュを行ってしま
う。そのため、もともと、リフレッシュには多大な時間
が必要であるうえに、重複リフレッシュによる時間が加
算され、トータルのリフレッシュに必要な時間は膨大に
なってしまう。

【０００４】この発明は、上記のような点に鑑みてなさ
れたものであり、メモリ上のデータを同期転送している
場合に、ＤＲＡＭで構成されたフレームメモリに対する
効率の良いリフレッシュ制御方法を提供することを目的
とする。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１記載の発明は、DRAMで構成され、複数のバ
ンクを有するフレームメモリのリフレッシュ制御方法に
おいて、データを読み出し中もしくは書き込み中の動作
中バンクは、水平同期信号に同期して１ライン毎にリフ
レッシュを行い、前記動作中バンク以外のバンクは、各
バンク毎にリフレッシュを行うリフレッシュ制御方法と
した。

【０００６】請求項２記載の発明は、読み出し中もしく
は書き込み中の前記動作中バンクでは、水平同期信号に
同期して１ラインで必要な回数のリフレッシュを一括し
て行う請求項１記載のリフレッシュ制御方法とした。

【０００７】請求項３記載の発明は、DRAMで構成され、
複数のバンクを有するフレームメモリのメモリ制御方法
において、データを読み出し中もしくは書き込み中の動
作中バンク以外のバンクは、各バンク毎にリフレッシュ
を行い、前記動作中バンクでは、前記動作中バンクのラ
インのうち、読み出し終了もしくは書き込み終了からの
経過時間が所定時間以上である所定時間経過ラインは、
１ライン毎に水平同期信号に同期してリフレッシュを行
い、前記動作中バンクのラインのうち、読み出し終了も
しくは書き込み終了からの経過時間が前記所定時間以下
である所定時間未経過ラインは、リフレッシュを行わな
いリフレッシュ制御方法とした。

【０００８】

【作用】請求項１記載の発明は、DRAMで構成された複数
のバンクを有するフレームメモリにおいて、データを読
み出し中もしくは書き込み中の動作中バンクは、１ライ
ン毎に水平同期信号に同期してリフレッシュを行い、動
作中バンク以外のバンクは、各バンク毎にリフレッシュ
を行う。

【０００９】請求項２記載の発明は、請求項１記載のリ
フレッシュ制御方法において、読み出し中もしくは書き
込み中の動作中バンクでは、水平同期信号に同期して１
ラインで必要な回数のリフレッシュを一括して行う。

【００１０】請求項３記載の発明は、DRAMで構成された
複数のバンクを有するフレームメモリにおいて、データ
を読み出し中もしくは書き込み中の動作中バンク以外の
バンクは、各バンク毎にリフレッシュを行い、動作中バ
ンクでは、動作中バンクのラインのうち、読み出し終了
もしくは書き込み終了からの経過時間が所定時間以上で
ある所定時間経過ラインは、１ライン毎に水平同期信号
に同期してリフレッシュを行い、動作中バンクのライン
のうち、読み出し終了もしくは書き込み終了からの経過
時間が所定時間以下である所定時間未経過ラインは、リ
フレッシュを行わない。

【００１１】

【実施例】以下、本願発明の実施例について説明する。
請求項１記載の発明を図1及び図２の実施例に基づいて
説明する。図１は、請求項１記載の発明の概要構成を示
す。図２は、フレームメモリ１とメモリコントローラ２
の詳細な関係を示す。

【００１２】まず、各構成をそれぞれ説明する。ＤＲＡ
Ｍで構成されたフレームメモリ１は、複数のバンクより
なるが、本願発明の実施例では、図２に示すように８個
のバンクのDRAMモジュールからなり、各バンクは共通の
アドレスバス、データバスに接続されている。フレーム
メモリ１のDRAMを動作させるための制御信号のうち、RA
S(ロウ・アドレス・ストローブ)、CAS(カラム・アドレ
ス・ストローブ)、W(ライト)信号はバンク毎別々に、OE
(アウトプット・イネーブル)は各バンク共通にメモリコ
ントローラ２から送られる。これらの制御信号の組み合
わせにより、フレームメモリ１の読み出し、書き込み、
リフレッシュを制御する。リフレッシュ制御方法の詳細
については後述する。

【００１３】メモリコントローラ２は、バスからのメモ
リリード、メモリライト（Ｒ／Ｗ）の要求を受け付け、
フレームメモリ１のDRAMに対する制御信号、RAS、CAS、
W、OEによってDRAMの動作を制御する。この時、アドレ
スの上位ビットから、アクセスするバンクを決定し、該
当するバンクにだけ制御信号を送ると同時に、アドレス
をマルチプレクスするための制御信号(SEL)をアドレス
発生回路５に送る。また、メモリコントローラ２は、リ
フレッシュタイマ３からのリフレッシュリクエスト(/RF
_RQ)を検知すると、フレームメモリ１のDRAMのリフレッ
シュサイクルを行うようにRAS、CAS信号を制御する。リ
フレッシュは互いのバンクが重なり合わないように行う
ため、例えばRAS１０、CAS１０によりバンク１０に対し
て、CAS信号とRAS信号の制御によるCASビフォアRASリフ
レッシュを行い、バンク１０のリフレッシュが終了した
らRAS１１、CAS１１によりバンク１１のリフレッシュを
行う。以上のような制御を繰り返すことによりフレーム
メモリ１全体のリフレッシュを行う。

【００１４】リフレッシュタイマ３は、定期的にリフレ
ッシュのリクエスト(/RF_RQ)を発生し、メモリコントロ
ーラ２にフレームメモリ１のDRAMのリフレッシュを要求
する。また、RASオンリーリフレッシュモードを使用す
る場合、リフレッシュタイマ３は、リフレッシュアドレ
スカウンタ４にアドレスのインクリメントを指示し、ア
ドレス発生回路５にリフレッシュするアドレスを選択す
るよう指示を出す。

【００１５】リフレッシュアドレスカウンタ４は、RAS
オンリーリフレッシュによるリフレッシュを行う場合、
フレームメモリ１のDRAMに送るロウアドレスを発生し、
リフレッシュタイマ３からのリクエストによりロウアド
レスをインクリメントして、フレームメモリ１に与え
る。この時、アドレスがフレームメモリ１の最後のアド
レスとなったら、0アドレスに戻る。

【００１６】アドレス発生回路５は、バスからのメモリ
リード、メモリライトに対して、メモリコントローラ２
からの制御信号(SEL)により、アドレスをロウアドレス
とカラムアドレスに分け、フレームメモリ１のDRAMに送
る。また、RASオンリーリフレッシュ時にはリフレッシ
ュアドレスカウンタ４で生成されたロウアドレスをフレ
ームメモリ１のDRAMに送る。

【００１７】次に、請求項１記載の発明の動作の概要を
説明する。バスからメモリリード、メモリライト（Ｒ／
Ｗ）のリクエストを受けると、メモリコントローラ２
は、リフレッシュタイマ３からのリフレッシュのリクエ
スト(/RF_RQ)が無かった場合はそのままメモリのリー
ド、ライトを行い、リフレッシュタイマ３からのリフレ
ッシュのリクエスト(/RF_RQ)があった場合はバスからの
アクセスを保留しフレームメモリ１のDRAMのリフレッシ
ュを行い、リフレッシュが終了した時点で保留されてい
たバスのリード、ライトアクセスを行う。フレームメモ
リ１の読み出し及び書き込みは、メモリコントローラ２
がバスからの要求であるAS(アドレスストローブ)、DS
(データストローブ)を検知することで開始される。この
時、バスからのアドレスをアドレス発生回路５の中にあ
るマルチプレクサで時分割し、RAS信号、CAS信号に合わ
せて、分割されたロウアドレスとカラムアドレスをフレ
ームメモリ１に送る。また、メモリコントローラ２は、
アドレスの上位ビットからアクセスするバンクを決定
し、該当するバンクにだけRAS信号、CAS信号などの制御
信号を送る。そして、メモリコントローラ２は、読み出
しの時はデータバス上にデータが有効になった時、ま
た、書き込みの時はデータがフレームメモリ１に書き込
まれた時点でバス上にACK（Acknowledge）信号を出し、
フレームメモリ１の読み出し、書き込みが終了したこと
を知らせる。フレームメモリ１の読み出し及び書き込み
が行われていないバンクのリフレッシュは、バンク毎順
番に行うような分割方式を考える。図3にそのタイミン
グを示す。メモリコントローラ２はリフレッシュのリク
エスト信号(/RF_RQ)を受けとったらすぐにリフレッシュ
タイマ３に応答信号(/RF_ACK)を返す。この時、リフレ
ッシュタイマ３はリクエスト信号(/RF_RQ)をクリアす
る。そしてメモリコントローラ２は、バンク１０から順
番に、リフレッシュサイクルの時間が重なり合わないよ
うにリフレッシュを行っていく。つまり、メモリコント
ローラ２は、リクエスト信号を受けとったらバンク１０
のリフレッシュサイクルに入り(RF-state== BANK10)、C
AS１０、RAS１０をアクティブにすることにより、バン
ク10のCASビフォアRASリフレッシュを行う。バンク１０
が終了したら次のバンク１１のリフレッシュサイクルに
入り(RF-state == BANK11)、バンク１０と同様CAS１
１、RAS１１をアクティブにすることによりCASビフォア
RASリフレッシュを行う。これをバンク１７まで行うこ
とにより、全バンクのリフレッシュを完了する。ここで
はCASビフォアRASモードのリフレッシュを示したが、RA
Sオンリーモードでリフレッシュを行う場合は、アドレ
ス発生回路５からリフレッシュアドレスカウンタ４が示
しているロウアドレスをフレームメモリ１のDRAMに与え
てリフレッシュを行う。この時は、リフレッシュが終了
すると同時にリフレッシュアドレスカウンタ４の値をイ
ンクリメントし、次のロウアドレスを指し示す必要があ
る。

【００１８】次に、フレームメモリ１の画像データを同
期転送する場合のリフレッシュを図４及び図５の実施例
に基づいて説明する。画像データは、水平同期信号(/HS
YNC)に同期して転送される。ここで、図４からわかるよ
うに、水平同期信号がアクティブになっている付近では
同期転送は行われない。そのため、フレームメモリ１の
ＤＲＡＭのリフレッシュは、水平同期信号がアクティブ
になっている付近、つまり、画像データの同期転送が行
われていない間に、水平同期信号に同期して行うように
する。画像データを同期転送している同期転送バンク
(図５ではバンク１１)のリフレッシュを図５の実施例に
基づいて説明する。同期転送では実際に画像データを送
信している間はリフレッシュを行うことはできない。そ
のため画像データを送ることがない水平同期信号(/HSYN
C)のタイミングでリフレッシュを行う。図５に示すよう
に、水平同期信号（/HSYNC）がアクティブになったらバ
ンク１１のリフレッシュサイクルに入り(RF-state==BAN
K１１)、CAS１１、RAS１１をアクティブにしてリフレッ
シュを行い、これと同時に応答信号(/RF_ACK)を返す。
一方、図6に示すように、同期転送を行っていないバン
クに対しては、リフレッシュタイマ３からのリクエスト
による通常のリフレッシュを行うが、バンク１１は水平
同期信号に同期してリフレッシュを行っているので、こ
のバンク１１はスキップされる。メモリコントローラ２
はリフレッシュのリクエスト信号(/RF_RQ)を受けとった
らすぐにリフレッシュタイマ３に応答信号(/RF_ACK)を
返す。この時、リフレッシュタイマ３は、リクエスト信
号(/RF_RQ)をクリアする。そしてメモリコントローラ２
は、フレームメモリ１のＤＲＡＭのバンクのうち、同期
転送バンク（バンク１１）を除いてバンク１０から順番
に、リフレッシュサイクルの時間が重なり合わないよう
にリフレッシュを行うに制御する。図６の実施例では、
リクエスト信号を受けとったらバンク１０のリフレッシ
ュサイクルに入り(RF-state==BANK１０)、CAS１０、RAS
１０をアクティブにして、バンク１０のCASビフォアRAS
リフレッシュを行う。バンク１０のリフレッシュが終了
したら同期転送バンクであるバンク１１をスキップし、
バンク１２のリフレッシュサイクルに入り(RF-state ==
BANK１２)、バンク１０と同様CAS１２、RAS１２をアク
ティブにしてCASビフォアRASリフレッシュを行う。この
操作をバンク１７まで順に行い、同期転送バンク（バン
ク１１）以外のリフレッシュを完了する。

【００１９】次に、請求項２記載の発明を図７の実施例
に基づいて説明する。フレームメモリ１が動画用フレー
ムメモリとして動作している場合、水平同期信号から次
の水平同期信号までの時間が予め分かっており、１ライ
ンの間に何回のリフレッシュが必要かが計算できる。そ
の回数分だけ連続して水平同期信号に同期してリフレッ
シュを行えば良い。例えば、１ラインで１０回のリフレ
ッシュが必要である場合は、図７に示す実施例のように
なる。つまり、メモリコントローラ２は、水平同期信号
（/HSYNC）がアクティブになったらバンク１１のリフレ
ッシュサイクルに入り(RF-state==BANK１１)、CAS１
１、RAS１１をアクティブにしてフレームメモリ１のＤ
ＲＡＭのリフレッシュを行うとともに、応答信号(/RF_A
CK)を返す。また、メモリコントローラ２は、メモリコ
ントローラ２内部にリフレッシュ回数をカウントするカ
ウンタ(RF-counter)を設け、リフレッシュのリクエスト
が発生したら、カウント値を０にセットし、リフレッシ
ュを行う毎にカウンタの値をインクリメントしていく。
そしてカウンタの値が１０になったところで、リフレッ
シュの動作を中止し、リフレッシュを完了する。このよ
うに、水平同期信号の後に１ラインで必要な回数のリフ
レッシュを一括して行うことにより、DRAMに保存された
データを保証する。

【００２０】次に、請求項３記載の発明を図８から図１
１の実施例に基づいて説明する。図８のフレームメモリ
２１、メモリコントローラ２２、リフレッシュタイマ２
３、リフレッシュアドレスカウンタ２４は請求項１記載
の発明の実施例で説明したものと同じであるため、個々
の説明は省略する。

【００２１】図１０に示すように、リフレッシュアドレ
ステーブル２６は、リフレッシュが必要なアドレスを管
理するテーブルであり、RASオンリーリフレッシュのロ
ウアドレスとリフレッシュ実行フラグからなっている。
リフレッシュ実行フラグは１ビットで示され、例えば、
このリフレッシュ実行フラグが０の時はリフレッシュが
不必要であり、１の時はリフレッシュが必要であるもの
とする。

【００２２】アドレス発生回路２５は、バスからのメモ
リリード、メモリライトに対して、メモリコントローラ
２２からの制御信号(SEL)により、アドレスをロウアド
レスとカラムアドレスに分け、フレームメモリ２１のDR
AMに送るとともに、アクセスしたロウアドレスをリフレ
ッシュアドレステーブル２６にも送信する。このとき、
リフレッシュアドレステーブル２６では、このロウアド
レスに対するリフレッシュ実行フラグを０にし、並び
に、アドレス発生回路２５はRASオンリーリフレッシュ
時に、リフレッシュアドレスカウンタ２４で生成された
ロウアドレスをフレームメモリ２１のDRAMに送信する。
つまり、リフレッシュアドレステーブル２６では、フレ
ームメモリ２１上のあるアドレスがアクセスされたら、
そのロウアドレスに対するリフレッシュ実行フラグを０
にして、そのロウアドレスのリフレッシュを行わないよ
うにし、そのアクセスから一定時間経過後、つまり一定
回数のリフレッシュタイマ２３からのリクエスト信号(/
RF_RQ)を受けた後、リフレッシュ実行フラグを１とし、
メモリコントローラ２２がリフレッシュのリクエストを
受け付けるようにする。

【００２３】次に、請求項３記載の発明のリフレッシュ
の動作について、図１１の実施例に基づいて説明する。
メモリコントローラ２２がリフレッシュタイマ２３から
のリクエスト信号（/RF_RQ）を受けると、リフレッシュ
アドレスカウンタ２４は、アドレス値をインクリメント
する。次に、アドレスカウンタ２４で示されるロウアド
レスのRASオンリーリフレッシュの動作に入るが、この
時リフレッシュアドレステーブル２６を参照し、そのロ
ウアドレスに対するリフレッシュ実行フラグが０か１か
を判定し、リフレッシュ実行フラグが１の場合はそのま
まリフレッシュサイクルに入り、アドレス発生回路２５
からロウアドレスをフレームメモリ２１に与えるととも
に、メモリコントローラ２２からRAS信号を与えて、リ
フレッシュを完了させる。また、リフレッシュ実行フラ
グが０の場合はリフレッシュが必要ないため、リフレッ
シュサイクルに入らずそのまま抜ける。このようにし
て、図９に示すように構成されたフレームメモリ２１
の、現在ラインｎをアクセス中である場合、このライン
ｎより前の、あるサイズ分の領域(図９中のラインｍか
らラインｎまで)は、リフレッシュタイマ２３からのリ
クエスト信号が一定回数にまだ達していない、つまり、
アクセスから一定時間が経過していないために、対応す
るロウアドレスのリフレッシュ実行フラグが０のままで
ある。従って、ラインｍからラインｎまでの領域は、リ
フレッシュが必要ないことになる。この状態のリフレッ
シュを示すタイミングチャートは、図１１のようにな
る。図１１では、リフレッシュアドレステーブル２６の
リフレッシュ実行フラグが１であるライン０〜ｍ−１、
およびラインｎ＋１〜ＹまでをRASオンリーモードでリ
フレッシュする。一方、リフレッシュアドレステーブル
２６のリフレッシュ実行フラグが０であるラインｍ〜ｎ
までは、一定時間が経過するまでリフレッシュを行わな
いこととする。

【００２４】

【発明の効果】以上説明してきたように、請求項１記載
の発明によれば、大容量メモリとして利用するＤＲＡＭ
をリフレッシュの分割のためにバンク分けし、通常はリ
フレッシュリクエストを受けた後、各バンクのリフレッ
シュサイクルが重なり合わないように、順にＤＲＡＭの
リフレッシュを行い、動画用フレームメモリとして動作
しているバンクに対しては水平同期信号に同期してリフ
レッシュを行うことにより、実際に、同期転送を行って
いない時間内にリフレッシュを完了させて、フレームメ
モリ上の画像データの同期転送時においても、DRAMのリ
フレッシュが可能となる。

【００２５】請求項２記載の発明によれば、請求項１記
載の発明の効果に加え、読み出し中もしくは書き込み中
の動作中バンクでは、水平同期信号に同期して１ライン
で必要な回数のリフレッシュを一括して行うことによ
り、不必要なリフレッシュを行うことがなく、リフレッ
シュ時間の短縮と消費電力の抑制ができる。

【００２６】請求項３記載の発明によれば、動画用フレ
ームメモリとして動作しているバンクに対しては水平同
期信号に同期してリフレッシュを行うことにより、実際
に同期転送を行っていない時間内にリフレッシュを済ま
せ、メモリ上のデータの同期転送時においても、DRAMの
リフレッシュを可能とする。また、動画用フレームメモ
リとして動作しているバンクにおいて、リフレッシュの
該当ラインが、直前に読み出されたり、書き込まれたり
した場合は、リフレッシュを省くように制御し、不必要
なリフレッシュを行わないようにして、リフレッシュ時
間の短縮と消費電力の抑制ができる。

【図面の簡単な説明】

【図１】請求項１記載の発明の概要構成を表すブロック
図である。

【図２】請求項１記載の発明のメモリコントローラとフ
レームメモリの関係を表す図である。

【図３】分割リフレッシュ制御方法を示すタイミングチ
ャート図である。

【図４】水平同期信号に同期したリフレッシュ制御方法
を表す図である。

【図５】水平同期信号に同期したリフレッシュ制御方法
を表す図である。

【図６】請求項１記載の発明の実施例を表す図である。

【図７】請求項２記載の発明の実施例を表す図である。

【図８】請求項３記載の発明の概要構成を表すブロック
図である。

【図９】請求項３記載の発明の実施例を表す図である。

【図１０】リフレッシュアドレステーブルの実施例であ
る。

【図１１】ＲＡＳオンリーリフレッシュを表す図であ
る。

【符号の説明】

１、２１フレームメモリ２、２２メモリコントローラ３、２３リフレッシュタイマ４、２４リフレッシュアドレスカウンタ５、２５アドレス発生回路１０バンク１０１１バンク１１１２バンク１２１３バンク１３１４バンク１４１５バンク１５１６バンク１６１７バンク１７２６リフレッシュアドレステーブル。

Claims

【特許請求の範囲】

【請求項１】DRAMで構成され、複数のバンクを有するフ
レームメモリのリフレッシュ制御方法において、データ
を読み出し中もしくは書き込み中の動作中バンクは、水
平同期信号に同期して１ライン毎にリフレッシュを行
い、前記動作中バンク以外のバンクは、各バンク毎にリ
フレッシュを行うことを特徴とするリフレッシュ制御方
法。
【請求項２】読み出し中もしくは書き込み中の前記動作
中バンクでは、水平同期信号に同期して１ラインで必要
な回数のリフレッシュを一括して行うことを特徴とする
請求項１記載のリフレッシュ制御方法。
【請求項３】DRAMで構成され、複数のバンクを有するフ
レームメモリのメモリ制御方法において、データを読み
出し中もしくは書き込み中の動作中バンク以外のバンク
は、各バンク毎にリフレッシュを行い、前記動作中バン
クでは、前記動作中バンクのラインのうち、読み出し終
了もしくは書き込み終了からの経過時間が所定時間以上
である所定時間経過ラインは、１ライン毎に水平同期信
号に同期してリフレッシュを行い、前記動作中バンクの
ラインのうち、読み出し終了もしくは書き込み終了から
の経過時間が前記所定時間以下である所定時間未経過ラ
インは、リフレッシュを行わないことを特徴とするリフ
レッシュ制御方法。